RU2812964C1 - Method of stable code cyclic synchronization when applying hard and soft solutions and modulation according to s1-fl joint type - Google Patents

Method of stable code cyclic synchronization when applying hard and soft solutions and modulation according to s1-fl joint type Download PDF

Info

Publication number
RU2812964C1
RU2812964C1 RU2023117581A RU2023117581A RU2812964C1 RU 2812964 C1 RU2812964 C1 RU 2812964C1 RU 2023117581 A RU2023117581 A RU 2023117581A RU 2023117581 A RU2023117581 A RU 2023117581A RU 2812964 C1 RU2812964 C1 RU 2812964C1
Authority
RU
Russia
Prior art keywords
code
sequence
words
bch
synchronization
Prior art date
Application number
RU2023117581A
Other languages
Russian (ru)
Inventor
Андрей Николаевич Забабурин
Сергей Алексеевич Трушин
Original Assignee
Акционерное общество "Калужский научно-исследовательский институт телемеханических устройств"
Filing date
Publication date
Application filed by Акционерное общество "Калужский научно-исследовательский институт телемеханических устройств" filed Critical Акционерное общество "Калужский научно-исследовательский институт телемеханических устройств"
Application granted granted Critical
Publication of RU2812964C1 publication Critical patent/RU2812964C1/en

Links

Images

Abstract

FIELD: discrete information transmission.
SUBSTANCE: in the method of stable code cyclic synchronization when using hard and soft solutions and modulation according to the C1-FL junction type, modified information of the C1-FL junction type is received from the channel from the channel. The correction device for each bit of modulated information calculates its quality, according to which the signs are formed least reliable bits, and error vectors are formed for these least reliable bits. Error vectors, summed modulo two with the input bipulse information, enter the block of demodulators, at the outputs of which the bits of BCH words and words formed at the junctions of BCH words are formed. Next, these words enter the Huffman filter block to further determine the endings of the blocks. From the correction device, a bipulse sequence corresponding to the modulated information of the C1-FL junction type, the quality of its bits, and the signs of the least reliable bits, so that there is no loss, are written to the information storage device through a register that takes into account processing delays in the demodulator, the error vector generation circuit and the Huffman filter bank.
EFFECT: technical result is to ensure high reliability of the received information, while ensuring high speed of information transmission and simple circuit design.
1 cl, 1 dwg

Description

Изобретение относится к технике связи для систем передачи дискретной информации и может быть применено в системах помехоустойчивой защиты информации, в которых применяются корректирующие коды, в частности, каскадные коды. The invention relates to communication technology for discrete information transmission systems and can be used in noise-resistant information protection systems that use correction codes, in particular, concatenated codes.

При разработке устройств кодовой цикловой синхронизации актуальной задачей является повышение вероятности правильного установления синхронизации, и, следовательно, повышение вероятности правильно принимаемой информации в каналах связи с высоким уровнем помех. Под правильной синхронизацией понимают синхронизацию, которая обеспечивает прием достоверной информации. When developing code frame synchronization devices, an urgent task is to increase the probability of correctly establishing synchronization, and, consequently, increasing the probability of correctly received information in communication channels with a high level of interference. Correct synchronization means synchronization that ensures the reception of reliable information.

В устройствах кодовой цикловой синхронизации синхронизирующие признаки передают словами помехоустойчивого кода, при этом используется избыточность кода и поэтому передача дополнительных синхронизирующих символов не требуется. В этом случае синхронизация обеспечивается многократным повторением признаков синхронизации в различных словах внутреннего кода каскадного кода.In coded frame synchronization devices, synchronizing signs are transmitted in words of an error-resistant code, while code redundancy is used and therefore the transmission of additional synchronizing symbols is not required. In this case, synchronization is ensured by repeated repetition of synchronization signs in various words of the internal code of the concatenated code.

Предлагаемый способ кодовой цикловой синхронизации при применении жестких и мягких решений и модуляции по типу стыка С1-ФЛ направлен на повышение достоверности принимаемой информации за счет высокой вероятности правильного установления синхронизации в каналах связи с большим уровнем помех. The proposed method of code cyclic synchronization when using hard and soft solutions and modulation according to the C1-FL interface type is aimed at increasing the reliability of received information due to the high probability of correctly establishing synchronization in communication channels with a high level of interference.

Наиболее близким к предлагаемому способу (прототип) является способ устойчивой кодовой цикловой синхронизации при применении жестких и мягких решений [Патент РФ №2797444 МПК H04L 7/08, опубл. 06.06.2023, Бюл. №16], заключающийся в том, что принятую входную последовательность, состоящую из нескольких следующих друг за другом слов, каждое из которых представляет собой поразрядную сумму по модулю два помехоустойчивого циклического кода, нумерующей последовательности и фазирующей последовательности, сначала умножают на проверочный полином помехоустойчивого циклического кода и, в результате умножения, получают сумму синдромов помехоустойчивого циклического кода, нумерующей последовательности и фазирующей последовательности, затем полученную сумму умножают на проверочный полином нумерующей последовательности и получают сумму синдромов помехоустойчивого циклического кода и фазирующей последовательности, из этой суммы вычитают синдром фазирующей последовательности и получают синдром помехоустойчивого циклического кода, которому может соответствовать одна нумерующая последовательность или несколько нумерующих последовательностей, каждому биту в непрерывной последовательности, равной числу бит в кодовом слове циклического помехоустойчивого кода, присваивают свою метку, повторяющуюся постоянно через промежуток времени, соответствующий передаче одного кодового слова, поэтому такие метки определяют границы слов циклического помехоустойчивого кода и слов, образованных на стыке двух соседних слов циклического помехоустойчивого кода, пороговое значение числа кодовых слов в синхронизирующей последовательности равно минимальному набору кодовых слов, требуемому для декодирования блока, и синхронизацию проводят по кодовым словам с числом ошибок в них не более исправляющей способности кодовых слов, получаемых после снятия с входной последовательности синхронизирующих символов, для каждого слова блоков, соответствующего своей метке, синхронизированными счетчиками параллельно формируют полный набор нумерующих последовательностей, значения этих синхронизированных счетчиков параллельно увеличивают на единицу через промежуток времени, соответствующий передаче одного кодового слова, при достижении синхронизированными счетчиками их максимального значения следующее значение счетчиков соответствует их начальному значению и время цикла синхронизированного счетчика равно длительности нумерующей последовательности, для каждого синхронизированного счетчика одной определенной нумерующей последовательности есть свой набор счетчиков совпадений для всех разных меток, значения каждого синхронизированного счетчика из полного набора нумерующих последовательностей для каждой метки аппаратным способом параллельно сравнивают с номерами нумерующих последовательностей для соответствующего слова входной последовательности, которое анализируют в данный момент, при совпадении номера слова входной последовательности со значением синхронизированного счетчика нумерующей последовательности значение их счетчика совпадений увеличивают на единицу, если по окончании синхронизирующей последовательности в ее счетчике совпадений, соответствующем метке определенных слов входной последовательности, значение не достигло порогового значения, то только этот счетчик совпадений сбрасывают в исходное состояние, с целью исключения возможных срабатываний ложной синхронизации блоков по окончании каждой нумерующей последовательности проводят сравнение значения ее счетчика совпадений со значениями всех счетчиков совпадений остальных меток, в случае превышения или равенства числу, записанному в этом анализируемом счетчике совпадений, порогового значения и если в каком - либо из этих счетчиков меток значение равно или больше значения анализируемого счетчика совпадений или если значение анализируемого счетчика совпадения не достигло порогового значения по окончании этой нумерующей последовательности, тогда не принимают решение о кодовой цикловой синхронизации входной последовательности, при этом сбрасывают в исходное состояние только счетчик совпадений этой нумерующей последовательности и продолжают операцию определения правильной синхронизации блока, если по окончании каждой нумерующей последовательности значение ее счетчика совпадений превышает или становится равным пороговому значению и превышает значение любого счетчика совпадений всех меток, то принимают решение о кодовой цикловой синхронизации входной последовательности, при этом сбрасывают в исходное состояние все счетчики совпадений, с целью максимального исключения срабатываний ложной синхронизации блоков после определения правильной синхронизации запускают счетчик на промежуток времени, соответствующий длительности передачи одного блока, и если по окончании счета приходит подтверждение правильной синхронизации блока, то при дальнейшей передаче блоков все возможные срабатывания ложной синхронизации игнорируют внутри истинных блоков из кодовых слов, при этом в каждой очередной передаче блока идет подтверждение правильной синхронизации блока, если не приходит очередное подтверждение правильной синхронизации блока, то это означает либо окончание передачи сообщения, либо, в худшем случае, потерю блока, в таком случае алгоритм синхронизации переходит на поиск правильной синхронизации блока и нового подтверждения правильной синхронизации блока, при поступлении входной последовательности по каждому разряду этой последовательности принимают жесткое решение и одновременно параллельно для наименее ненадежных разрядов слов Боуза-Чоудхури-Хоквингема [БЧХ(31,21,5)] формируют векторы ошибок, которые представляют полный набор комбинаций ошибок на позициях наименее ненадежных разрядов слов и нулевые значения на остальных разрядах этих слов, принимаемую входную последовательность параллельно поразрядно суммируют по модулю два с каждым из этих векторов ошибок, при этом для нулевых векторов ошибок и жестких решениях входная последовательность не изменяется, далее принятую входную последовательность и последовательности, полученные в результате суммирования входной последовательности с ненулевыми векторами ошибок, параллельно умножают на проверочный полином помехоустойчивого циклического кода БЧХ(31,16,7) и в результате умножения получают суммы синдромов помехоустойчивого циклического кода, нумерующей последовательности и фазирующей последовательности, затем полученные суммы умножают на проверочный полином нумерующей последовательности и получают суммы синдромов помехоустойчивого циклического кода и фазирующей последовательности, из каждой этой суммы вычитают синдром фазирующей последовательности и получают синдромы помехоустойчивого циклического кода БЧХ(31,21,5), при жестких решениях и нулевом векторе при мягких решениях синхронизацию проводят по кодовым словам БЧХ(31,21,5) с числом ошибок в них не более исправляющей способности кодовых слов БЧХ(31,16,7), равной (d-1)/2, где d есть минимальное кодовое расстояние слов БЧХ(31,16,7), при мягких решениях синхронизацию проводят по кодовым словам БЧХ(31,21,5), число ошибок в которых соответствует не более (d-1) ошибке для кодовых слов БЧХ(31,16,7), для исправления ошибок мягкими решениями в кодовых словах БЧХ(31,21,5), содержащих ненадежные разряды, формируют векторы ошибок, количество которых зависит от выбора варианта схемы векторов ошибок, вариант схемы векторов ошибок характеризуется его максимальным числом различных векторов ошибок, при этом максимальное число различных векторов ошибок для каждого варианта равно 2z, где z есть максимальное число ненадежных разрядов в слове, для которых формируют различные вектора ошибок данного варианта, для ненадежных разрядов в слове, превышающих число z, вектора ошибок не формируют, если после исправления мягкими решениями в кодовых словах БЧХ(31,21,5) останется не более двух ошибок, то эти ошибки исправляют жесткими решениями по синдромам кодовых слов БЧХ(31,21,5), для варианта, формирующего при мягких решениях шестнадцать векторов ошибок при четырех и более ненадежных разрядах в слове, все шестнадцать векторов ошибок различные, и при синхронизации для данного варианта максимальное количество исправляемых ошибок в слове БЧХ(31,21,5) может составить шесть.The closest to the proposed method (prototype) is the method of stable code cyclic synchronization when using hard and soft solutions [RF Patent No. 2797444 IPC H04L 7/08, publ. 06/06/2023, Bulletin. No. 16], which consists in the fact that the received input sequence, consisting of several consecutive words, each of which is a bitwise sum modulo two of the noise-immune cyclic code, numbering sequence and phasing sequence, is first multiplied by the check polynomial of the noise-immune cyclic code and, as a result of multiplication, the sum of the syndromes of the noise-resistant cyclic code, the numbering sequence and the phasing sequence is obtained, then the resulting sum is multiplied by the check polynomial of the numbering sequence and the sum of the syndromes of the noise-resistant cyclic code and the phasing sequence is obtained, from this sum the syndrome of the phasing sequence is subtracted and the noise-resistant syndrome is obtained cyclic code, which may correspond to one numbering sequence or several numbering sequences, each bit in a continuous sequence equal to the number of bits in the code word of the cyclic noise-resistant code is assigned its own label, which is repeated constantly after a period of time corresponding to the transmission of one code word, therefore such labels determine boundaries of words of a cyclic noise-resistant code and words formed at the junction of two adjacent words of a cyclic noise-resistant code, the threshold value of the number of code words in the synchronizing sequence is equal to the minimum set of code words required for decoding a block, and synchronization is carried out using code words with the number of errors in them no more the correcting ability of codewords obtained after removing synchronizing symbols from the input sequence, for each word of blocks corresponding to its label, synchronized counters in parallel form a complete set of numbering sequences, the values of these synchronized counters are increased in parallel by one after a period of time corresponding to the transmission of one codeword, when synchronized counters reach their maximum value, the next value of the counters corresponds to their initial value and the cycle time of the synchronized counter is equal to the duration of the numbering sequence, for each synchronized counter of one specific numbering sequence there is its own set of match counters for all different labels, the values of each synchronized counter from the complete set of numbering sequences for each tag are compared in parallel in hardware with the numbers of numbering sequences for the corresponding word of the input sequence that is being analyzed at the moment, if the word number of the input sequence coincides with the value of the synchronized counter of the numbering sequence, the value of their match counter is increased by one, if at the end of the synchronizing sequence in its coincidence counter, corresponding to the label of certain words of the input sequence, the value has not reached the threshold value, then only this coincidence counter is reset to its original state, in order to eliminate possible false synchronization of blocks at the end of each numbering sequence, the value of its coincidence counter is compared with the values of all counters matches of the remaining tags, if the number recorded in this parsed hit counter exceeds or is equal to the threshold value and if in any of these tag counters the value is equal to or greater than the value of the parsed hit counter or if the value of the parsed match counter does not reach the threshold at the end of this numbering sequence, then they do not make a decision about the code cyclic synchronization of the input sequence, while only the coincidence counter of this numbering sequence is reset to the initial state and continue the operation of determining the correct block synchronization if, at the end of each numbering sequence, the value of its coincidence counter exceeds or becomes equal to the threshold value and exceeds the value of any counter of coincidences of all tags, then they make a decision on code cyclic synchronization of the input sequence, while resetting all coincidence counters to their initial state, in order to maximally eliminate the occurrence of false synchronization of blocks, after determining the correct synchronization, they start the counter for a period of time corresponding to the duration transmission of one block, and if at the end of the counting confirmation of correct block synchronization arrives, then during further transmission of blocks all possible false synchronization triggers are ignored within true blocks of code words, while in each next block transmission there is confirmation of correct block synchronization, if the next one does not arrive confirmation of correct block synchronization, this means either the end of message transmission, or, in the worst case, the loss of the block, in which case the synchronization algorithm proceeds to search for correct block synchronization and a new confirmation of correct block synchronization, when the input sequence arrives, each bit of this sequence receives a hard decision and at the same time, in parallel, for the least unreliable bits of the Bose-Chaudhury-Hocquengham words [BCHH (31,21,5)] they form error vectors that represent a complete set of combinations of errors at the positions of the least unreliable bits of words and zero values at the remaining bits of these words, the received input sequence is summed in parallel bitwise modulo two with each of these error vectors, while for zero error vectors and hard decisions the input sequence does not change, then the received input sequence and the sequences obtained as a result of the summation of the input sequence with non-zero error vectors are multiplied in parallel by the checking polynomial of the noise-resistant cyclic code BCH(31,16,7) and as a result of multiplication the sums of the syndromes of the noise-resistant cyclic code, the numbering sequence and the phasing sequence are obtained, then the resulting sums are multiplied by the check polynomial of the numbering sequence and the sums of the syndromes of the noise-resistant cyclic code and the phasing sequence are obtained , from each of this sum the syndrome of the phasing sequence is subtracted and the syndromes of the noise-resistant cyclic code BCH(31,21,5) are obtained; for hard decisions and a zero vector; for soft decisions, synchronization is carried out using codewords BCH(31,21,5) with the number of errors in they are no more than the correcting ability of the BCH(31,16,7) codewords, equal to (d-1)/2, where d is the minimum code distance of the BCH(31,16,7) words; with soft decisions, synchronization is carried out using the BCH codewords (31,21,5), the number of errors in which corresponds to no more than (d-1) error for the BCH(31,16,7) codewords, to correct errors with soft solutions in the BCH(31,21,5) codewords, containing unreliable bits, form error vectors, the number of which depends on the choice of the error vector scheme option, the error vector scheme option is characterized by its maximum number of different error vectors, while the maximum number of different error vectors for each option is equal to 2 z , where z is the maximum number of unreliable bits in a word for which different error vectors of this option are generated; for unreliable bits in a word exceeding the number z, error vectors are not formed if, after correction by soft decisions, no more than two errors remain in the code words BCH(31,21,5), then these errors are corrected by hard decisions using the BCH(31,21,5) code word syndromes, for the option that forms sixteen error vectors with four or more unreliable bits in the word with soft decisions, all sixteen error vectors are different, and during synchronization for this option the maximum number of correctable errors in the word BCH(31,21,5) can be six.

Этот способ обеспечивает правильный прием информации для каналов со средней вероятностью ошибки на бит не более 1,4×10-1 простую схемотехническую реализацию, высокую скорость передачи информации, но не обеспечивает достаточную достоверность, так как в нем не реализован алгоритм функционирования модуляции по типу стыка С1-ФЛ.This method ensures correct reception of information for channels with an average bit error probability of no more than 1.4 × 10 -1 , simple circuit implementation, high information transmission speed, but does not provide sufficient reliability, since it does not implement an interface-type modulation algorithm S1-FL.

Модуляции по типу стыка С1-ФЛ обладает высокой помехоустойчивостью, простотой преобразования и выделения тактовой частоты [Лагутенко O.И. Модемы. Справочник пользователя. Издательство «Лань». Санкт-Петербург, 1997 г., с. 48-52]. Применение модуляции по типу стыка С1-ФЛ позволяет сузить спектр полезного сигнала, что в свою очередь позволит с использованием полосового фильтра (полоса пропускания соответствует спектру сигнала) увеличить чувствительность приемника, а следовательно, и помехоустойчивость, за счет того, что собственный шум усилителя, находящийся вне спектра полученного сигнала, ослабляется фильтром [П. Хоровиц, У. Хилл. Искусство схемотехники, т.3, гл. 15.12, с. 340].Modulation based on the S1-FL interface has high noise immunity, ease of conversion and allocation of clock frequency [Lagutenko O.I. Modems. User's Guide. Publishing house "Lan". St. Petersburg, 1997, p. 48-52]. The use of modulation similar to the C1-FL junction makes it possible to narrow the spectrum of the useful signal, which in turn will allow, using a bandpass filter (the passband corresponds to the signal spectrum), to increase the sensitivity of the receiver, and therefore the noise immunity, due to the fact that the amplifier’s own noise, located outside the spectrum of the received signal, is attenuated by the filter [P. Horowitz, W. Hill. The Art of Circuit Design, vol. 3, ch. 15.12, p. 340].

Промодулированное излучение через воздушную среду направляют на приемник, который преобразует его в электрический сигнал. В частности, в аппаратуре атмосферной оптической линии связи, работающей на рассеянном излучении УФ-С диапазона, применяют в качестве приемника фотоэлектронный умножитель (ФЭУ). Для усиления токов ФЭУ применяют трансимпедансный усилитель.The modulated radiation is directed through the air to a receiver, which converts it into an electrical signal. In particular, in atmospheric optical communication line equipment operating on scattered UV-C radiation, a photomultiplier tube (PMT) is used as a receiver. A transimpedance amplifier is used to amplify PMT currents.

Цель изобретения - предлагаемым способом устойчивой кодовой цикловой синхронизации при применении жестких и мягких решений и модуляции типа стыка С1-ФЛ обеспечить высокую достоверность принимаемой информации за счет высокой вероятности правильной синхронизации при применении жестких и мягких решений, обеспечить простую схемотехническую реализацию, высокую скорость передачи информации.The purpose of the invention is to use the proposed method of stable code cyclic synchronization when using hard and soft solutions and modulation of the C1-FL interface type to ensure high reliability of received information due to the high probability of correct synchronization when using hard and soft solutions, to ensure simple circuit implementation, high speed of information transfer.

Структурная схема предлагаемого способа устойчивой кодовой цикловой синхронизации при применении жестких и мягких решений и модуляции по типу стыка С1-ФЛ приведена на фиг. 1. Предлагаемый способ устойчивой кодовой цикловой синхронизации при применении жестких и мягких решений и модуляции по типу стыка С1-ФЛ содержит коррекционное устройство 1, схему фиксирования значения бита и его качества 2, схему выбора наименее достоверных битов 3, счетчик Джонсона 4, схему формирования векторов ошибок 5, блок двухвходовых сумматоров 6, блок демодуляторов 7, блок фильтров Хаффмена 8, схему сравнения номеров 9, счетчик на длительность блока 10, регистр 11, накопитель информации 12, который состоит из схемы управления 13, оперативных запоминающих устройств ОЗУ1 14 и ОЗУ2 15.The block diagram of the proposed method of stable code cyclic synchronization when using hard and soft solutions and modulation according to the type of C1-FL junction is shown in Fig. 1. The proposed method of stable code cyclic synchronization when using hard and soft solutions and modulation according to the S1-FL interface type contains a correction device 1, a circuit for fixing the value of a bit and its quality 2, a circuit for selecting the least reliable bits 3, a Johnson counter 4, a vector generation circuit errors 5, two-input adder block 6, demodulator block 7, Huffman filter block 8, number comparison circuit 9, block duration counter 10, register 11, information storage 12, which consists of a control circuit 13, random access memory devices RAM1 14 and RAM2 15 .

Предлагаемый способ устойчивой кодовой цикловой синхронизации при применении жестких и мягких решений и модуляции по типу стыка С1-ФЛ работает следующим образом.The proposed method of stable code cyclic synchronization when using hard and soft solutions and modulation according to the type of C1-FL junction works as follows.

На передающей стороне в качестве выходной информации формируют последовательность с1 ⊕ c2i ⊕ c3n, представляющую собой поразрядную сумму по модулю два трех последовательностей: последовательности внутренних двоичных кодов каскадного кода с1, нумерующей двоичной последовательности с2=c21c22c23…c2n и фазирующей последовательности c3n=c3c3c3...с3, нарушающей циклические свойства исходного кода и состоящей из повторяющихся циклических последовательностей, где n - число слов кода БЧХ, - нумерующая последовательность для i-го слова БЧХ.On the transmitting side, a sequence with 1 ⊕ c 2i ⊕ c 3n is formed as output information, which is a bitwise sum modulo two of three sequences: a sequence of internal binary codes of a concatenated code with 1 , a numbering binary sequence with 2 =c 21 c 22 c 23 ... c 2n and phasing sequence c 3n =c 3 c 3 c 3 ...c 3 , violating the cyclic properties of the source code and consisting of repeating cyclic sequences, where n is the number of words of the BCH code, is the numbering sequence for the i-th word of the BCH.

Для получения последовательности с1 на передающей стороне исходную информацию объемом k m-ичных (m>1) символов кодируют m-ичным помехоустойчивым кодом, например, m-ичным помехоустойчивым кодом Рида - Соломона (PC). Код PC является внешним кодом или кодом первой ступени помехоустойчивого каскадного кода.To obtain a sequence with 1 on the transmitting side, the initial information of k m-ary (m>1) symbols is encoded with an m-ary noise-resistant code, for example, an m-ary noise-resistant Reed-Solomon (PC) code. The PC code is the outer code or the first stage code of the error-resistant concatenated code.

В результате такого кодирования исходной информации получают блок из слов кода PC (N,k), информационная длина которого /с равна слову PC, а блоковая - N символов.As a result of such encoding of the original information, a block of code words PC (N,k) is obtained, the information length of which /c is equal to the word PC, and the block length is N symbols.

Далее блок информации, состоящий из слов PC, кодируют двоичным кодом, например двоичным кодом БЧХ с порождающим многочленом h1(x) Код БЧХ является внутренним кодом или кодом второй ступени помехоустойчивого каскадного кода. Слово кода БЧХ имеет следующие параметры: n1 - блоковая длина кода, k1 - информационная длина кода. В результате кодирования блока из слов PC кодом БЧХ получают блок из N двоичных слов кода БЧХ (n1,k1)представляющих собой последовательность c1.Next, a block of information consisting of words PC is encoded with a binary code, for example, a binary BCH code with a generating polynomial h 1 (x). The BCH code is an internal code or a code of the second stage of an error-correcting cascade code. The BCH code word has the following parameters: n 1 - block code length, k 1 - information code length. As a result of encoding a block of PC words with the BCH code, a block of N binary words of the BCH code (n 1 ,k 1 ) is obtained, representing a sequence c 1 .

Далее слова кода БЧХ суммируют по модулю два с нумерующей последовательностью c2i. В качестве нумерующей последовательности выбирают двоичный код с блоковой длиной n1 и информационной длиной k2, например, код Рида-Маллера (РМ) первого порядка (последовательность максимального периода) с порождающим многочленом h2(х). Информационная длина кода РМ соответствует двоичной записи номеров слов БЧХ. Между номерами слов БЧХ в каскадном коде и информационной частью нумерующей последовательности устанавливают взаимно однозначное соответствие. Первое слово БЧХ суммируют по модулю два с последовательностью, полученной в результате кодирования двоичной записи первого номера слова БЧХ кодом РМ, второе слово БЧХ суммируют по модулю два с последовательностью, полученной в результате кодирования двоичной записи второго номера слова БЧХ кодом РМ и так далее. Такую операцию суммирования выполняют со всеми словами кода БЧХ. Если проверочные многочлены h1(х) и h2(х) суммируемых кодов БЧХ и РМ взаимно просты и являются делителями двучлена xn1+1, в результате суммирования будет получено N слов циклического кода БЧХ с длиной n1 и информационной длиной k1+k2. Этот код будет корректировать ошибки, число которых e≤r/log2(n1+1), где r=n1-k1-k2- число проверочных символов кода.Next, the words of the BCH code are summed modulo two with the numbering sequence c 2i . A binary code with block length n 1 and information length k 2 is chosen as a numbering sequence, for example, a first-order Reed-Muller (RM) code (maximum period sequence) with a generating polynomial h 2 (x). The information length of the PM code corresponds to the binary notation of the BCH word numbers. A one-to-one correspondence is established between the numbers of the BCH words in the cascade code and the information part of the numbering sequence. The first BCH word is summed modulo two with the sequence obtained by encoding the binary record of the first number of the BCH word with the RM code, the second BCH word is summed modulo two with the sequence obtained by encoding the binary record of the second number of the BCH word with the RM code, and so on. This summation operation is performed with all words of the BCH code. If the check polynomials h 1 (x) and h 2 (x) of the summed BCH and RM codes are coprime and are divisors of the binomial x n1 +1, the summation will result in N words of the cyclic BCH code with length n 1 and information length k 1 + k2 . This code will correct errors, the number of which is e≤r/log 2 (n 1 +1), where r=n 1 -k 1 -k 2 is the number of check characters of the code.

Третья последовательность c3, с которой суммируются слова БЧХ, будет постоянной последовательностью длиной n1 бит для всех слов. Такой последовательностью может быть любая последовательность, не являющаяся кодовым словом кода БЧХ, например, последовательность 10000…000.The third sequence c 3 , with which the BCH words are summed, will be a constant sequence of length n 1 bits for all words. Such a sequence can be any sequence that is not a code word of the BCH code, for example, the sequence 10000...000.

В реальных каналах возможны помехи, которые можно рассматривать как последовательность с4, наличие единиц в которой соответствует размещению ошибок в словах. Для безошибочных слов последовательность с4 содержит только нули.In real channels, interference is possible, which can be considered as a sequence with 4 , the presence of units in which corresponds to the placement of errors in words. For error-free words, the sequence with 4 contains only zeros.

Рассмотрим работу способа устойчивой кодовой цикловой синхронизации при применении жестких и мягких решений и модуляции по типу стыка С1-ФЛ на примере двухступенчатого каскадного кода [РС(32,16,17), БЧХ(31,16,7)]. В кодере исходный блок информации 256 бит разбивают на два блока 16×8 бит, каждый из которых кодируют кодом PC. Кодером PC обычно осуществляют кодирование посредством умножения информационного вектора на порождающую матрицу кода. Операцию выполняют в поле Галуа GF(28) в соответствии с порождающим полиномом Let us consider the operation of the method of stable code cyclic synchronization when using hard and soft solutions and modulation according to the C1-FL junction type using the example of a two-stage concatenated code [RS(32,16,17), BCH(31,16,7)]. In the encoder, the original 256-bit block of information is divided into two 16x8-bit blocks, each of which is encoded with a PC code. The PC encoder typically performs encoding by multiplying the information vector by the code generator matrix. The operation is performed in the Galois field GF(2 8 ) in accordance with the generating polynomial

Р(x)=х8+х6+х3+х2+1P(x)=x 8 +x 6 +x 3 +x 2 +1

В результате кодирования блока 16×8 кодом PC получают тридцать два восьмиразрядных слова PC. Далее слова из двух блоков группируют по два и получают тридцать два шестнадцатиразрядных слова, которые кодируют кодом БЧХ.Encoding a 16x8 block with PC code results in thirty-two eight-bit PC words. Next, words from two blocks are grouped by two and thirty-two sixteen-bit words are obtained, which are encoded with the BCH code.

Кодирование кодом БЧХ осуществляют в соответствии с порождающим многочленомCoding with the BCH code is carried out in accordance with the generating polynomial

h1(x)=x16+x12+x11+x10+x9+x4+1h 1 (x)=x 16 +x 12 +x 11 +x 10 +x 9 +x 4 +1

В качестве порождающего многочлена для нумерующей последовательности применяют многочлен The polynomial is used as a generating polynomial for the numbering sequence

h2(х)=х5+х2+7h 2 (x) = x 5 + x 2 +7

Информация в виде последовательности с1⊕ c2i ⊕ c3n, сформированной из трех последовательностей, поступает на информационный вход схемы модулятора по типу стыка С1-ФЛ, на выходе которой формируется предназначенный для передачи в канал биимпульсный сигнал в соответствии с чертежом 4 ГОСТ 27232-87 (Стык аппаратуры передачи данных с физическими линиями).Information in the form of a sequence with 1 ⊕ c 2i ⊕ c 3n , formed from three sequences, is supplied to the information input of the modulator circuit according to the type of junction S1-FL, at the output of which a bipulse signal is generated for transmission into the channel in accordance with drawing 4 of GOST 27232- 87 (Interface of data transmission equipment with physical lines).

Из канала информация в виде биимпульсных сигналов последовательности с1 ⊕ c2i ⊕ c3n ⊕ с4, сформированной из четырех последовательностей, поступает на информационный вход устройства кодовой цикловой синхронизации. Эта модулированная по типу стыка С1-ФЛ последовательность проходит через коррекционное устройство (КУ). КУ предназначено для синхронизации битов информации с частотой приема и восстановления формы этих битов при возможных искажениях. Вариант КУ, его структурная схема и описание функционирования приведены в источнике [В.И. Шляпобергский. Основы техники передачи дискретных сообщений. М., «Связь», 1973, с. 275, рис. 5.15].From the channel, information in the form of bipulse signals of the sequence c 1 ⊕ c 2i ⊕ c 3n ⊕ c 4 , formed from four sequences, is supplied to the information input of the code frame synchronization device. This sequence, modulated according to the type of C1-FL junction, passes through a correction device (CU). The CU is designed to synchronize information bits with the reception frequency and restore the shape of these bits in the event of possible distortion. The CU option, its block diagram and description of operation are given in the source [V.I. Shlyapobergsky. Fundamentals of discrete message transmission technology. M., “Communication”, 1973, p. 275, fig. 5.15].

КУ для каждого бита последовательности вычисляет его качество, по которым формируется признак наименее достоверных битов. Далее последовательности из битов, соответствующих модуляции по типу стыка С1-ФЛ, их качества и признаков наименее достоверных битов поступают в накопитель информации. В накопителе информации биимпульсную последовательность, качество ее битов и признаки наименее достоверных битов, для учета задержек обработки в демодуляторе, схеме формирования векторов ошибок и блоке фильтров Хаффмена, записывают через регистр, чтобы не было потери битов, в одно из двух оперативных запоминающих устройств (ОЗУ), пока не будет определен конец блока слов БЧХ. Окончание блока должно соответствовать правильному определению кодовой цикловой синхронизации. После этого схема управления накопителя начнет запись последующей информации в другое ОЗУ, а из предыдущего ОЗУ начнет считывание информации для дальнейших операций ее обработки и декодирования. Использование накопителя информации, содержащего два ОЗУ, позволяет применить конвейерный способ обработки информации, обеспечив одновременную запись и считывание информации из накопителя информации, что повышает быстродействие способа кодовой цикловой синхронизации.For each bit of the sequence, the QU calculates its quality, which is used to form the sign of the least reliable bits. Next, sequences of bits corresponding to modulation according to the type of C1-FL junction, their quality and characteristics of the least reliable bits enter the information storage device. In the information storage device, the bipulse sequence, the quality of its bits and the characteristics of the least reliable bits, to take into account processing delays in the demodulator, the error vector generation circuit and the Huffman filter unit, are written through a register, so that there is no loss of bits, into one of two random access memory devices (RAM). ), until the end of the block of words BCH is determined. The end of the block must match the correct definition of the code frame synchronization. After this, the drive's control circuit will begin writing subsequent information to another RAM, and will begin reading information from the previous RAM for further processing and decoding operations. The use of an information storage device containing two RAMs allows the use of a pipeline method of information processing, ensuring simultaneous recording and reading of information from the information storage device, which increases the performance of the code cyclic synchronization method.

Схема фиксирования значения бита и его качества 2 с помощью интегратора КУ регистрирует значения метрик бита. Обоснование выбора значений метрик приведено в работе [И.А. Ромачева, С.А. Трушин. Устройство декодирования с мягкими решениями для двухступенчатого каскадного кода. // Труды IX Российской научно-технической конференции «Новые информационные технологии в системах связи и управления ». Калуга, 2010. - С. 356-357].The circuit for fixing the value of a bit and its quality 2, using the integrator KU, registers the values of the bit metrics. The rationale for the choice of metric values is given in the work [I.A. Romacheva, S.A. Trushin. A soft-decision decoder for two-stage concatenated code. // Proceedings of the IX Russian scientific and technical conference “New information technologies in communication and control systems”. Kaluga, 2010. - P. 356-357].

КУ для синхронизации битов информации с частотой приема определяет границы этих битов, что позволяет интегратору при возможных искажениях в канале для каждого бита вычислить его качество и для соответствующих битов назначить признаки наименее достоверных битов.The CU for synchronizing information bits with the reception frequency determines the boundaries of these bits, which allows the integrator, in case of possible distortions in the channel for each bit, to calculate its quality and assign attributes of the least reliable bits to the corresponding bits.

Признаки наименее достоверных символов поступают в схему формирования векторов ошибок 5. Для реализации мягких решений модулированная информация поступает на один из входов двухвходовых сумматоров по модулю два блока сумматоров 6. На другие входы двухвходовых сумматоров по модулю два поступает соответствующий вектор ошибок из схемы формирования векторов ошибок. На выходах двухвходовых сумматоров по модулю два блока сумматоров формируют модулированные кодовые слова с мягкими решениями. Вектор ошибок формируют в соответствии с известным алгоритмом Чейза, метод 2 [Кларк Дж., мл., Кейн Дж. Кодирование с исправлением ошибок в системах цифровой связи. М.: Радио и связь, 1987 г., с. 161., Р. Морелос-Сарагоса. Искусство помехоустойчивого кодирования. Методы, алгоритмы, применение. / Пер. с англ. - М.; Техносфера, 2006 г., с. 210-213]. В данном алгоритме всевозможные комбинации векторов ошибок формируют на [d/2] позициях наименее достоверных разрядов, где d - минимальное кодовое расстояние. Для кодового слова БЧХ(31,16,7) значение [d/2] равно трем. В предлагаемом способе комбинации векторов ошибок могут формировать на не более чем [d/2]+1 позициях наименее достоверных разрядов. Если слово БЧХ содержит более четырех наименее достоверных разрядов, то для варианта схемы шестнадцати векторов ошибок векторы ошибок формируют только для первых четырех позиций, а значения остальных разрядов, в том числе на местах наименее достоверных разрядов, остаются исходными. При модуляции по типу стыка С1-ФЛ каждому разряду слова БЧХ соответствует два бита, то есть тридцати одному разрядному слову БЧХ соответствует шестьдесят два бита модулированного слова БЧХ. Фрагмент схемы для формирования вариантов векторов ошибок и ее временная диаграмма приведены в работе [Ромачева И.А., Третьяков А.В., Трушин СА. Устройство цикловой синхронизации с мягкими решениями. Труды IX Российской научно-технической конференции «Новые информационные технологии в системах связи и управления». Калуга. 2010, с. 328-338, рис. 2].Signs of the least reliable symbols are supplied to the error vector generation circuit 5. To implement soft decisions, modulated information is supplied to one of the inputs of the two-input modulo two adder blocks 6. The other inputs of the two-input modulo two adders receive the corresponding error vector from the error vector generation circuit. At the outputs of two-input modulo adders, two blocks of adders form modulated codewords with soft decisions. The error vector is generated in accordance with the well-known Chase algorithm, method 2 [Clark J., Jr., Kane J. Error Correction Coding in Digital Communication Systems. M.: Radio and communication, 1987, p. 161., R. Morelos-Zaragoza. The art of noise-resistant coding. Methods, algorithms, application. / Per. from English - M.; Technosphere, 2006, p. 210-213]. In this algorithm, all possible combinations of error vectors are formed at [d/2] positions of the least reliable bits, where d is the minimum code distance. For the codeword BCH(31,16,7) the value of [d/2] is three. In the proposed method, combinations of error vectors can be formed at no more than [d/2]+1 positions of the least reliable bits. If the word BCH contains more than four least reliable bits, then for the sixteen error vector scheme option, error vectors are formed only for the first four positions, and the values of the remaining bits, including those at the places of the least reliable bits, remain original. When modulating according to the C1-FL junction type, each bit of the BCH word corresponds to two bits, that is, thirty-one bit BCH words correspond to sixty-two bits of the modulated BCH word. A fragment of the circuit for generating variants of error vectors and its timing diagram are given in [Romacheva I.A., Tretyakov A.V., Trushin S.A. Cycle synchronization device with soft solutions. Proceedings of the IX Russian Scientific and Technical Conference “New information technologies in communication and control systems.” Kaluga. 2010, p. 328-338, fig. 2].

Для исправления шести ошибок в предлагаемом способе на [d/2]+1 позициях для четырех наименее достоверных битов формируют пятнадцать ненулевых векторов ошибок, так как нулевой вектор формировать нет смысла, и еще до двух ошибок исправляют жесткими решениями после исправления четырех ошибок ненулевыми векторами ошибок. Поэтому потребуется проанализировать не более двадцати вариантов номеров. Один из векторов ошибок содержит только нули и он не искажает принятое слово БЧХ. В предлагаемом способе для нулевого вектора ошибок при мягких решениях или только жестких решениях исправление ошибок проводят по одному алгоритму с жестким исправлением не более трех ошибок в слове. На вход схемы формирования векторов ошибок поступает сигнал в виде логической «1» на позициях наименее достоверных битов, а на остальных позициях битов сигнал поступает в виде логического «0». Для шестнадцати векторов ошибок после поступления четырех бит с мягкими решениями формируют сигнал запрета, по которому на оставшихся позициях битов модулированного слова БЧХ, в том числе и для наименее достоверных битов, для вектора ошибок поступает сигнал в виде логического «0». Таким образом, для четырех битов с мягкими решениями формируют пятнадцать разных ненулевых векторов ошибок, которые параллельно побитно суммируют по модулю два с принимаемой биимпульсной входной информацией. При количестве битов с мягкими решениями менее четырех в схеме формирования шестнадцати векторов ошибок для последних из пятнадцати векторов ошибок идет повторение предыдущих различных векторов ошибок. Количество различных векторов ошибок равно 2z, где z - число ненадежных битов в слове. Например, для двух битов с мягкими решениями формируют первые четыре разных вектора ошибок с учетом нулевого вектора ошибок, а остальные двенадцать векторов ошибок три раза повторяют первые четыре вектора ошибок. Для слова БЧХ, содержащего три ошибки, при жестких решениях для нулевого вектора формируют пять вариантов номеров, а для остальных пятнадцати ненулевых векторов, если их синдром соответствует не более чем двум ошибкам, формируют соответствующий номер. Если для некоторых из пятнадцати нулевых векторов их синдром соответствует только тройным ошибкам, то тогда формируют сигнал блокировки для игнорирования сравнения таких номеров этого слова.To correct six errors in the proposed method, fifteen non-zero error vectors are formed at [d/2]+1 positions for the four least reliable bits, since there is no point in generating a zero vector, and up to two more errors are corrected with hard decisions after correcting four errors with non-zero error vectors . Therefore, you will need to analyze no more than twenty variants of numbers. One of the error vectors contains only zeros and does not distort the received BCH word. In the proposed method, for a zero vector of errors with soft decisions or only hard decisions, error correction is carried out using one algorithm with hard correction of no more than three errors per word. The input of the error vector generation circuit receives a signal in the form of a logical “1” at the positions of the least reliable bits, and at the remaining positions of the bits the signal arrives in the form of a logical “0”. For sixteen error vectors, after the arrival of four bits with soft decisions, a prohibition signal is generated, according to which a signal in the form of a logical “0” is received at the remaining positions of the bits of the modulated BCH word, including for the least reliable bits, for the error vector. Thus, for four bits with soft decisions, fifteen different non-zero error vectors are formed, which are added in parallel, bit by bit, modulo two with the received bipulse input information. When the number of bits with soft decisions is less than four in the scheme for generating sixteen error vectors, for the last of the fifteen error vectors, the previous different error vectors are repeated. The number of different error vectors is 2 z , where z is the number of unreliable bits in the word. For example, for two soft decision bits, the first four different error vectors are generated taking into account the zero error vector, and the remaining twelve error vectors repeat the first four error vectors three times. For a BCH word containing three errors, with hard solutions, five variant numbers are formed for the zero vector, and for the remaining fifteen non-zero vectors, if their syndrome corresponds to no more than two errors, the corresponding number is formed. If for some of the fifteen zero vectors their syndrome corresponds only to triple errors, then a blocking signal is generated to ignore the comparison of such numbers of this word.

Для формирования векторов ошибок надо знать позиции наименее достоверных битов в модулированных словах БЧХ в границах этих слов БЧХ. Возможные границы слов БЧХ можно определять по импульсам на выходах распределителя на основе счетчика Джонсона. Такты счетчика Джонсона должны совпадать с границами разрядов слов при демодуляции. Интервал между импульсами на каждом из выходов распределителя на основе счетчика Джонсона соответствует границам демодулированных слов БЧХ или слов, образованных на стыке двух демодулированных слов БЧХ, а сам импульс служит меткой. Пример реализации варианта распределителя на основе счетчика Джонсона приведен в источнике [В.Л. Шило. Популярные цифровые микросхемы. Справочник. Москва. Металлургия, 1988, с. 240, рис. 2.40].To generate error vectors, it is necessary to know the positions of the least reliable bits in the modulated BCH words within the boundaries of these BCH words. Possible word boundaries of the BCH can be determined by pulses at the outputs of a distributor based on a Johnson counter. The Johnson counter clocks must coincide with the word bit boundaries during demodulation. The interval between pulses at each of the outputs of the distributor based on a Johnson counter corresponds to the boundaries of demodulated BCH words or words formed at the junction of two demodulated BCH words, and the pulse itself serves as a mark. An example of the implementation of a distributor based on a Johnson counter is given in the source [V.L. Awl. Popular digital microcircuits. Directory. Moscow. Metallurgy, 1988, p. 240, fig. 2.40].

С КУ синхронизирующие импульсы поступают на тактовый вход распределителя на основе счетчика Джонсона. Каждый вектор ошибок формируют в границах, соответствующих модулированным словам БЧХ и тридцати вариантам слов, образованных на стыке двух слов БЧХ.From the CU, synchronizing pulses are supplied to the clock input of a distributor based on a Johnson counter. Each error vector is formed within the boundaries corresponding to the modulated words of the BCH and thirty variants of words formed at the junction of two words of the BCH.

Вектора ошибок, суммированные по модулю два с входной модулированной информацией, с выхода блока сумматоров поступают в блок демодуляторов 7 по типу стыка С1-ФЛ, на выходах которых формируются разряды для слов БЧХ.The error vectors, summed modulo two with the input modulated information, from the output of the adder block enter the demodulator block 7 according to the C1-FL interface type, at the outputs of which bits for the BCH words are formed.

С выходов блока демодуляторов разряды для слов БЧХ поступают в блок фильтров Хаффмена 8, где в фильтрах Хаффмена последовательность умножают на многочлены h1(x)и h2(x)для кодов БЧХ и РМ. Таким образом, в первом фильтре Хаффмена вычисляют синдром слова кода БЧХ последовательности с1, а во втором фильтре Хаффмена - синдром кода РМ последовательности C2i.From the outputs of the demodulator block, the bits for the BCH words enter the Huffman filter block 8, where in the Huffman filters the sequence is multiplied by the polynomials h 1 (x) and h 2 (x) for the BCH and RM codes. Thus, in the first Huffman filter, the word syndrome of the BCH code of the sequence with 1 is calculated, and in the second Huffman filter, the syndrome of the PM code of the sequence C 2i is calculated.

Для безошибочного слова синдром кода равен нулю и в регистре синдрома будет записана комбинация b0, соответствующая преобразованной в фильтрах Хаффмена последовательности c3.For an error-free word, the code syndrome is equal to zero and the combination b 0 corresponding to the sequence c 3 transformed in Huffman filters will be written in the syndrome register.

Для слов с ошибками, исправление которых возможно в пределах корректирующей способности кода, в регистре синдрома будет записана комбинация из некоторого множества {bi} соответствующая преобразованной в фильтрах Хаффмена последовательности с3 ⊕ c4 и однозначно определяющая комбинацию ошибок. Жесткое декодирование принятой последовательности позволяет исправлять не более (d-1)/2 ошибок, где d - минимальное кодовое расстояние слов кода БЧХ.For words with errors, the correction of which is possible within the correcting ability of the code, a combination of a certain set {b i } corresponding to the sequence c 3 ⊕ c 4 transformed in Huffman filters and uniquely defining the combination of errors will be written in the syndrome register. Hard decoding of the received sequence allows correcting no more than (d-1)/2 errors, where d is the minimum code distance of BCH code words.

Блок дешифраторов при обнаружении в регистре синдрома комбинации b0 или комбинации из множества выдает на вход блока сумматоров по модулю два соответствующие комбинации для исправления ошибок.When a decoder block detects a combination b 0 or a combination from a set in the syndrome register, it outputs the corresponding modulo two combinations to the input of the modulo two adder block for error correction.

В этот момент в регистре второго фильтра Хаффмена находится двоичная комбинация номеров, однозначно соответствующая последовательности c2i, поскольку последовательность с1 снимается первым фильтром Хаффмена, а последовательность с3 является постоянной.At this moment, in the register of the second Huffman filter there is a binary combination of numbers that uniquely corresponds to the sequence c 2i , since the sequence with 1 is removed by the first Huffman filter, and the sequence with 3 is constant.

Эту двоичную комбинацию номеров с выхода регистра подают на другой вход блока сумматоров по модулю два. В блоке сумматоров по модулю два осуществляют коррекцию разрядов рассматриваемой комбинации номеров так, чтобы на его выходе была двоичная комбинация, соответствующая предполагаемому истинному номеру слова кода БЧХ. Комбинации синдрома, которые распознает блок дешифраторов, получают путем вычисления синдрома для каждой из возможных комбинаций ошибок. Пример построения блока дешифраторов представлен в источнике [Кларк Дж., мл., Кейн Дж. Кодирование с исправлением ошибок в системах цифровой связи: Пер. с англ. - М.: Радио и связь, 1987, с. 96 - 101].This binary combination of numbers from the register output is fed to another input of the modulo two adder block. In the modulo two adder block, the bits of the considered combination of numbers are corrected so that its output contains a binary combination corresponding to the supposed true number of the BCH code word. The syndrome combinations that the decoder unit recognizes are obtained by calculating the syndrome for each of the possible error combinations. An example of constructing a decoder block is presented in the source [Clark J., Jr., Kane J. Error Correction Coding in Digital Communication Systems: Trans. from English - M.: Radio and communication, 1987, p. 96 - 101].

В результате суммирования слов кода БЧХ (31,16,7) с нумерующей последовательностью получают слова кода БЧХ (31,21,5). Для слов кода БЧХ (31,21,5) вычисляют синдромы для однозначной коррекции их номеров до одной ошибки в слове. Для кода БЧХ(31,21,5) синдром соответствует десяти битам. Поэтому только двойным и тройным ошибкам в слове соответствует вариантов. Причем 527 синдромам тройных ошибок соответствуют по пять вариантов кодовых слов для каждого синдрома, и 465 синдромам двойных и тройных ошибок для каждого такого синдрома соответствует один вариант кодового слова для двойной ошибки и по четыре варианта кодового слова для тройных ошибок. Следовательно, трансформированные слова, соответствующие 1860 вариантам кодовых слов с тройными ошибками, могут при синхронизации давать ложный номер как кодовое слово с двойной ошибкой и, наоборот, для 465 кодовых слов с двойной ошибкой давать ложный номер как кодовое слово с тройной ошибкой. Минимальное кодовое расстояние слов БЧХ(31,21,5) равно пяти, поэтому при жестких решениях эти слова с числом ошибок более трех будут также соответствовать трансформированным словам с количеством ошибок не более трех и ложными номерами.As a result of summing the words of the BCH code (31,16,7) with the numbering sequence, the words of the BCH code (31,21,5) are obtained. For words of the BCH code (31,21,5), syndromes are calculated to unambiguously correct their numbers to one error in a word. For the BCH(31,21,5) code, the syndrome corresponds to ten bits. Therefore, only double and triple errors in a word correspond to options. Moreover, 527 triple error syndromes correspond to five variants of code words for each syndrome, and 465 double and triple error syndromes for each such syndrome correspond to one variant of a code word for a double error and four variants of a code word for triple errors. Consequently, the transformed words corresponding to 1860 triple error codewords may, when synchronized, produce a false number as a double error codeword and, conversely, for 465 double error codewords, produce a false number as a triple error codeword. The minimum code distance of the words BCH(31,21,5) is five, therefore, with hard decisions, these words with the number of errors more than three will also correspond to transformed words with the number of errors no more than three and false numbers.

Откорректированные номера слов кода БЧХ с выхода блока сумматоров по модулю два для нулевого вектора ошибок и для остальных ненулевых векторов ошибок с выходов схем определения номеров слов параллельно поступают на входы схемы сравнения номеров 9. Схема сравнения номеров содержит тридцать один список для тридцати двух синхронизированных счетчиков полного набора нумерующих последовательностей и 31×32=992 счетчика совпадений. В предлагаемом способе все варианты синхронизации для нумерующих последовательностей и слов входной последовательности учтены. Каждый список содержит тридцать два общих синхронизированных счетчика для полного набора нумерующих последовательностей и соответствующие этому списку тридцать два счетчика совпадений с возможностью записи в каждый из них максимального числа, равного N, где N - число слов кода БЧХ в блоке. Такое количество счетчиков в каждом списке исключает ложные затирания слов кода БЧХ во время кодовой синхронизации. Для декодирования блока каскадного кода требуется набор слов кода БЧХ не менее значения М, где М - минимальное количество слов кода БЧХ, достаточное для декодирования блока. С увеличением L, где L - пороговое значение количества слов для правильной кодовой синхронизации, уменьшается вероятность правильной кодовой цикловой синхронизации и вероятность ложной цикловой синхронизации. Для приема блока каскадного кода необходимо выполнение правильной кодовой цикловой синхронизации и выполнение декодирования блока каскадного кода. Поэтому для порогового значения правильной кодовой синхронизации при синхронизации по кодовым словам с максимально возможным количеством ошибок, исправляемым при жестких и мягких решениях, оптимальным решением будет L равно М. Для двухступенчатого каскадного кода [РС(32,16,17), БЧХ(31,16,7)] значения L и М равны шестнадцати.The corrected word numbers of the BCH code from the output of the modulo two adder block for the zero error vector and for the remaining non-zero error vectors from the outputs of the word number determination circuits are sent in parallel to the inputs of the number comparison circuit 9. The number comparison circuit contains thirty-one lists for thirty-two synchronized total counters a set of numbering sequences and 31×32=992 match counters. In the proposed method, all synchronization options for numbering sequences and words of the input sequence are taken into account. Each list contains thirty-two common synchronized counters for the full set of numbering sequences and thirty-two match counters corresponding to this list with the ability to write in each of them a maximum number equal to N, where N is the number of words of the BCH code in the block. This number of counters in each list eliminates false erasures of BCH code words during code synchronization. To decode a block of a concatenated code, a set of words of the BCH code is required that is not less than the value M, where M is the minimum number of words of the BCH code sufficient to decode the block. As L increases, where L is the word count threshold for correct code frame synchronization, the probability of correct code frame synchronization and the probability of false frame synchronization decreases. To receive a concatenated code block, it is necessary to perform correct code frame synchronization and perform decoding of the concatenated code block. Therefore, for the threshold value of correct code synchronization when synchronizing by codewords with the maximum possible number of errors corrected with hard and soft decisions, the optimal solution will be L equal to M. For a two-stage concatenated code [PC(32,16,17), BCH(31, 16.7)] the values of L and M are equal to sixteen.

С КУ синхронизирующие импульсы поступают на тактовый вход распределителя на длину слова БЧХ на основе счетчика Джонсона. Интервал между импульсами на каждом из выходов распределителя на основе счетчика Джонсона соответствует границам слов БЧХ или слов, образованных на стыке двух слов БЧХ, а сам импульс служит меткой. Сравнение номеров нумерующих последовательностей проводят только внутри списка одной метки, соответствующей границам слов, чьи номера анализируют в данный момент. Причем сравнение номеров входной последовательности и значений синхронизированных счетчиков полного набора нумерующих последовательностей внутри каждого списка проводят параллельно аппаратным способом. Затем проводят операцию нахождения для откорректированных номеров нумерующих последовательностей равных значений синхронизированных счетчиков и увеличивают значения их счетчиков совпадений на единицу. Вариант полного набора нумерующих последовательностей для одной метки можно представить следующим образом: первый синхронизированный счетчик имеет значение 00000, значение второго синхронизированного счетчика на единицу больше значения первого синхронизированного счетчика, то есть 00001, значение третьего синхронизированного счетчика на единицу больше значения второго синхронизированного счетчика, то есть 00010 и так далее. Поэтому значение тридцать второго синхронизированного счетчика для этой метки будет 11111. Через некоторый интервал, соответствующий времени передачи одного кодового слова, значения синхронизированных счетчиков параллельно увеличивают на единицу, а тактом служит эта метка. Через интервал времени, соответствующий длительности передачи тридцати одного кодового слова, значения этих синхронизированных счетчиков будут: 11111,11110,11101,11100,…,00010, 00001, 00000.From the CC, synchronizing pulses are supplied to the clock input of the distributor for the length of the BCH word based on a Johnson counter. The interval between pulses at each of the distributor outputs based on a Johnson counter corresponds to the boundaries of BCH words or words formed at the junction of two BCH words, and the pulse itself serves as a mark. Comparison of numbers of numbering sequences is carried out only within the list of one label corresponding to the boundaries of the words whose numbers are currently being analyzed. Moreover, the comparison of the input sequence numbers and the values of the synchronized counters of the full set of numbering sequences within each list is carried out in parallel in hardware. Then the operation of finding equal values of synchronized counters for the corrected numbers of numbering sequences is carried out and the values of their coincidence counters are increased by one. A variant of the complete set of numbering sequences for one label can be represented as follows: the first synchronized counter has the value 00000, the value of the second synchronized counter is one greater than the value of the first synchronized counter, that is, 00001, the value of the third synchronized counter is one greater than the value of the second synchronized counter, that is 00010 and so on. Therefore, the value of the thirty-second synchronized counter for this label will be 11111. After a certain interval corresponding to the transmission time of one code word, the values of the synchronized counters are increased in parallel by one, and this label serves as the clock. After a time interval corresponding to the duration of the transmission of thirty-one codewords, the values of these synchronized counters will be: 11111,11110,11101,11100,...,00010, 00001, 00000.

Для полного набора нумерующих последовательностей можно применить один синхронизированный счетчик, а значения для остальных тридцати одного синхронизированных счетчиков получать суммированием. Например, значение второго синхронизированного счетчика получают суммированием единицы (00001) и значения первого синхронизированного счетчика, значение третьего синхронизированного счетчика получают суммированием числа два (00010) и значения первого синхронизированного счетчика и так далее. Значение тридцать второго синхронизированного счетчика получают суммированием числа тридцать один (11111)и значения первого синхронизированного счетчика.For a complete set of numbering sequences, one synchronized counter can be used, and the values for the remaining thirty-one synchronized counters can be obtained by summing. For example, the value of the second synchronized counter is obtained by summing one (00001) and the value of the first synchronized counter, the value of the third synchronized counter is obtained by summing the number two (00010) and the value of the first synchronized counter, and so on. The value of the thirty-second synchronized counter is obtained by summing the number thirty-one (11111) and the value of the first synchronized counter.

Кодовому слову с двумя или тремя ошибками входной последовательности, соответствующему жестким решениям, соответствуют пять вариантов номеров нумерующей последовательности. Для этого слова пять вариантов номеров нумерующей последовательности параллельно за один такт сравнивают внутри списка со значениями синхронизированных счетчиков полного набора нумерующих последовательностей и, если есть сравнения, то значения для всех соответствующих счетчиков совпадений увеличивают на единицу.A codeword with two or three errors in the input sequence, corresponding to hard decisions, corresponds to five variants of numbers of the numbering sequence. For this word, five variants of numbering sequence numbers are compared in parallel in one clock cycle within the list with the values of synchronized counters of the full set of numbering sequences and, if there are comparisons, then the values for all corresponding match counters are increased by one.

Для безошибочного кодового слова и кодового слова с одной ошибкой входной последовательности, соответствующих жестким решениям, пять вариантов номеров нумерующей последовательности одинаковые. Для этого слова номер нумерующей последовательности параллельно за один такт сравнивают внутри списка со значениями синхронизированных счетчиков полного набора нумерующих последовательностей и, если есть сравнение, то значение для соответствующего счетчика совпадений увеличивают на единицу.For an error-free codeword and a codeword with one error of the input sequence, corresponding to hard decisions, the five options for numbers of the numbering sequence are the same. For this word, the number of the numbering sequence is compared in parallel within one clock cycle within the list with the values of the synchronized counters of the full set of numbering sequences and, if there is a comparison, then the value for the corresponding coincidence counter is increased by one.

Кодовому слову входной последовательности с мягкими решениями могут соответствовать двадцать вариантов номеров нумерующей последовательности. Для этого слова двадцать вариантов номеров нумерующей последовательности параллельно за один такт сравнивают внутри списка со значениями синхронизированных счетчиков полного набора нумерующих последовательностей и, если есть сравнения, то значения для всех соответствующих счетчиков совпадений увеличивают на единицу.The codeword of the input sequence with soft decisions can correspond to twenty variants of the numbers of the numbering sequence. For this word, twenty variants of numbering sequence numbers are compared in parallel in one clock cycle within the list with the values of synchronized counters of the full set of numbering sequences and, if there are comparisons, then the values for all corresponding match counters are increased by one.

При исправлении ошибок кодовых слов входной последовательности только жесткими решениями для отсутствующих пятнадцати возможных вариантов номеров нумерующей последовательности с мягкими решениями формируют сигнал запрета на их сравнение внутри списка со значениями синхронизированных счетчиков полного набора нумерующих последовательностей.When correcting errors in the code words of the input sequence, only hard decisions for the missing fifteen possible variants of numbers of the numbering sequence with soft decisions form a signal prohibiting their comparison within the list with the values of synchronized counters of the full set of numbering sequences.

С целью исключения возможных срабатываний ложной синхронизации блоков по окончании каждой нумерующей последовательности проводят сравнение этого значения счетчика совпадений со всеми счетчиками совпадений всех меток, т.е. с 991 счетчиком. Если по окончании этой нумерующей последовательности значение ее счетчика не достигло порогового значения или равно или меньше значений счетчиков совпадений в каком-либо из этих 991 счетчиков, то кодовая цикловая синхронизация входной последовательности не проводится, при этом сбрасывают в исходное состояние только счетчик совпадений этой нумерующей последовательности и продолжают операцию правильной синхронизации блока.In order to eliminate possible false synchronization of blocks, at the end of each numbering sequence, this coincidence counter value is compared with all coincidence counters of all labels, i.e. with 991 counters. If at the end of this numbering sequence the value of its counter has not reached the threshold value or is equal to or less than the values of the coincidence counters in any of these 991 counters, then code frame synchronization of the input sequence is not carried out, and only the coincidence counter of this numbering sequence is reset to its original state and continue the operation of correct block synchronization.

Алгоритм варианта сравнения по окончании каждой нумерующей последовательности значений их счетчиков совпадений с остальными 991 счетчиками совпадений меток может быть следующим. Когда синхронный счетчик досчитывает до конца, то значение его счетчика совпадений для соответствующей метки сравнивают с пороговым значением. Если значение этого счетчика совпадений равно или больше порогового значения, то формируют маркер логической «1», а для счетчиков совпадений остальных 991 счетчиков совпадений формируют маркеры логического «0». При значении этого счетчика совпадений меньше порогового значения для него и для счетчиков совпадений остальных 991 счетчиков совпадений формируют маркеры логического «0». Для каждой метки есть полный набор синхронных счетчиков из 32 штук. Каждое значение их счетчиков совпадений попарно сравнивают друг с другом. Значение первого счетчика совпадений сравнивают со значением второго счетчика совпадений, значение третьего счетчика совпадений сравнивают со значением четвертого счетчика совпадений, и так далее, значение тридцать первого счетчика совпадений сравнивают со значением тридцать второго счетчика совпадений. После сравнения на выход схемы поступает большее значение счетчика совпадений с его маркером. Для одной метки на первой ступени сравнивают 16 пар счетчиков совпадений, на последующих ступенях сравнивают соответственно 8 пар, 4 пары, 2 пары и одну пару счетчиков совпадений. Для каждой метки требуется пять ступеней сравнений и тогда на выход ее схемы сравнения поступает наибольшее значение счетчика совпадений со своим маркером. Далее аналогичным способом для тридцати одной метки проводят сравнение наибольших значений их счетчиков совпадений. Для этого требуется еще пять ступеней сравнений. Если на выходе общей схемы сравнения присутствует маркер логической «1», то это означает определение кодовой цикловой синхронизации. Если на выходе схемы сравнения присутствует маркер логического «0», то это означает отсутствие кодовой цикловой синхронизации.The algorithm for comparing the values of their match counters with the remaining 991 label match counters at the end of each numbering sequence can be as follows. When the synchronous counter reaches the end, the value of its hit counter for the corresponding label is compared with the threshold value. If the value of this match counter is equal to or greater than the threshold value, then a logical “1” marker is generated, and logical “0” markers are generated for the match counters of the remaining 991 match counters. When the value of this match counter is less than the threshold value for it and for the match counters of the remaining 991 match counters, logical “0” markers are formed. For each tag there is a complete set of 32 synchronous counters. Each value of their match counters is compared with each other in pairs. The value of the first match counter is compared with the value of the second match counter, the value of the third match counter is compared with the value of the fourth match counter, and so on, the value of the thirty-first match counter is compared with the value of the thirty-second match counter. After comparison, the output of the circuit receives a larger value of the coincidence counter with its marker. For one label, at the first stage, 16 pairs of coincidence counters are compared; at subsequent stages, 8 pairs, 4 pairs, 2 pairs and one pair of coincidence counters are compared, respectively. Each tag requires five stages of comparisons, and then the output of its comparison circuit receives the highest value of the counter of matches with its marker. Next, in a similar way, for thirty-one tags, the largest values of their coincidence counters are compared. This requires five more stages of comparisons. If there is a logical “1” marker at the output of the general comparison circuit, then this means determining the code frame synchronization. If there is a logical “0” marker at the output of the comparison circuit, this means that there is no code frame synchronization.

Следовательно, если по окончании каждой нумерующей последовательности значение ее счетчика совпадений превышает или становится равным пороговому значению, а при сравнении больше значения любого счетчика совпадений всех остальных меток, то принимают решение о правильной кодовой цикловой синхронизации входной последовательности, при этом сбрасывают в исходное состояние все счетчики совпадений.Therefore, if at the end of each numbering sequence the value of its coincidence counter exceeds or becomes equal to the threshold value, and when compared, it is greater than the value of any coincidence counter of all other labels, then a decision is made on the correct code cyclic synchronization of the input sequence, and all counters are reset to their original state coincidences.

С целью максимального исключения срабатываний ложной синхронизации блоков после определения правильной кодовой цикловой синхронизации запускают счетчик на промежуток времени, соответствующий длительности передачи одного блока. Если по окончании счета приходит подтверждение правильной кодовой цикловой синхронизации блока, то этим определяется граница блока и при дальнейшей передаче блоков все возможные срабатывания ложной синхронизации блоков внутри передаваемого блока игнорируют. То есть их счетчики совпадений сбрасываются, а при каждой очередной передаче блока должно быть подтверждение правильной кодовой цикловой синхронизации блока. Если не приходит очередное подтверждение правильной кодовой цикловой синхронизации блока, то это означает либо окончание передачи сообщения, либо, в худшем случае, потерю блока, в таком случае алгоритм синхронизации переходит на поиск правильной синхронизации блока и нового подтверждения правильной синхронизации блока.In order to minimize the occurrence of false block synchronization, after determining the correct code frame synchronization, a counter is started for a period of time corresponding to the duration of the transmission of one block. If, at the end of the counting, confirmation of the correct code cyclic synchronization of the block is received, then the block boundary is determined and during further transmission of blocks, all possible occurrences of false block synchronization within the transmitted block are ignored. That is, their match counters are reset, and each time a block is transmitted there must be confirmation of the correct code frame synchronization of the block. If the next confirmation of the correct code frame synchronization of the block does not arrive, then this means either the end of the message transmission, or, in the worst case, the loss of the block, in which case the synchronization algorithm proceeds to search for the correct block synchronization and a new confirmation of the correct block synchronization.

Предлагаемый способ устойчивой кодовой цикловой синхронизации при применении жестких и мягких решений и модуляции по типу стыка С1-ФЛ обеспечивает высокую достоверность принимаемой информации за счет высокой вероятности правильной синхронизации при применении жестких и мягких решений, обеспечивает простую схемотехническую реализацию. При этом алгоритм обработки информации реализован параллельно аппаратными решениями, что обеспечивает высокую скорость передачи информации.The proposed method of stable code cyclic synchronization when using hard and soft solutions and modulation according to the C1-FL interface type ensures high reliability of the received information due to the high probability of correct synchronization when using hard and soft solutions, and provides a simple circuit implementation. At the same time, the information processing algorithm is implemented in parallel with hardware solutions, which ensures high speed of information transfer.

Claims (1)

Способ устойчивой кодовой цикловой синхронизации при применении жестких и мягких решений и модуляции по типу стыка С1-ФЛ, заключающийся в том, что принятую входную последовательность и последовательности, полученные в результате суммирования входной последовательности с ненулевыми векторами ошибок, параллельно умножают на проверочный полином помехоустойчивого циклического кода БЧХ(31,16,7) и в результате умножения получают суммы синдромов помехоустойчивого циклического кода, нумерующей последовательности и фазирующей последовательности, затем полученные суммы умножают на проверочный полином нумерующей последовательности и получают суммы синдромов помехоустойчивого циклического кода и фазирующей последовательности, из каждой этой суммы вычитают синдром фазирующей последовательности и получают синдромы помехоустойчивого циклического кода БЧХ(31,21,5), при жестких решениях и нулевом векторе при мягких решениях синхронизацию проводят по кодовым словам БЧХ(31,21,5) с числом ошибок в них не более исправляющей способности кодовых слов БЧХ(31,16,7), равной (d-1)/2, где d есть минимальное кодовое расстояние слов БЧХ(31,16,7), при мягких решениях синхронизацию проводят по кодовым словам БЧХ(31,21,5), число ошибок в которых соответствует не более (d-1) ошибке для кодовых слов БЧХ(31,16,7), для исправления ошибок мягкими решениями в кодовых словах формируют векторы ошибок, количество которых зависит от выбора варианта схемы векторов ошибок, вариант схемы векторов ошибок характеризуется его максимальным числом различных векторов ошибок, при этом максимальное число различных векторов ошибок для каждого варианта равно 2z, где z есть максимальное число ненадежных разрядов в слове, для которых формируют различные вектора ошибок данного варианта, для ненадежных разрядов в слове, превышающих число z, вектора ошибок не формируют, если после исправления мягкими решениями в кодовых словах БЧХ(31,21,5) останется не более двух ошибок, то эти ошибки исправляют жесткими решениями по синдромам кодовых слов БЧХ(31,21,5), для варианта, формирующего при мягких решениях шестнадцать векторов ошибок при четырех и более ненадежных разрядах в слове, все шестнадцать векторов ошибок различные, и при синхронизации для данного варианта максимальное количество исправляемых ошибок в слове БЧХ(31,21,5) может составить шесть, каждому биту в непрерывной последовательности, равной числу бит в кодовом слове циклического помехоустойчивого кода, присваивают свою метку, повторяющуюся постоянно через промежуток времени, соответствующий передаче одного кодового слова, поэтому такие метки определяют границы слов циклического помехоустойчивого кода и слов, образованных на стыке двух соседних слов циклического помехоустойчивого кода, пороговое значение числа кодовых слов в синхронизирующей последовательности равно минимальному набору кодовых слов, требуемому для декодирования блока, и синхронизацию проводят по кодовым словам с числом ошибок в них не более исправляющей способности кодовых слов, получаемых после снятия с входной последовательности синхронизирующих символов, для каждого слова блоков, соответствующего своей метке, синхронизированными счетчиками параллельно формируют полный набор нумерующих последовательностей, значения этих синхронизированных счетчиков параллельно увеличивают на единицу через промежуток времени, соответствующий передаче одного кодового слова, при достижении синхронизированными счетчиками их максимального значения следующее значение счетчиков соответствует их начальному значению и время цикла синхронизированного счетчика равно длительности нумерующей последовательности, для каждого синхронизированного счетчика одной определенной нумерующей последовательности есть свой набор счетчиков совпадений для всех разных меток, значения каждого синхронизированного счетчика из полного набора нумерующих последовательностей для каждой метки аппаратным способом параллельно сравнивают с номерами нумерующих последовательностей для соответствующего слова входной последовательности, которое анализируют в данный момент, при совпадении номера слова входной последовательности со значением синхронизированного счетчика нумерующей последовательности значение их счетчика совпадений увеличивают на единицу, если по окончании синхронизирующей последовательности в ее счетчике совпадений, соответствующем метке определенных слов входной последовательности, значение не достигло порогового значения, то только этот счетчик совпадений сбрасывают в исходное состояние, с целью исключения возможных срабатываний ложной синхронизации блоков по окончании каждой нумерующей последовательности проводят сравнение значения ее счетчика совпадений со значениями всех счетчиков совпадений остальных меток, в случае превышения или равенства числу, записанному в этом анализируемым счетчике совпадений, порогового значения и если в каком-либо из этих счетчиков меток значение равно или больше значения анализируемого счетчика совпадений или если значение анализируемого счетчика совпадения не достигло порогового значения по окончании этой нумерующей последовательности, тогда не принимают решение о кодовой цикловой синхронизации входной последовательности, при этом сбрасывают в исходное состояние только счетчик совпадений этой нумерующей последовательности и продолжают операцию определения правильной синхронизации блока, если по окончании каждой нумерующей последовательности значение ее счетчика совпадений превышает или становится равным пороговому значению и превышает значение любого счетчика совпадений всех меток, то принимают решение о кодовой цикловой синхронизации входной последовательности, при этом сбрасывают в исходное состояние все счетчики совпадений, с целью максимального исключения срабатываний ложной синхронизации блоков после определения правильной синхронизации запускают счетчик на промежуток времени, соответствующий длительности передачи одного блока, и если по окончании счета приходит подтверждение правильной синхронизации блока, то при дальнейшей передаче блоков все возможные срабатывания ложной синхронизации игнорируют внутри истинных блоков из кодовых слов, при этом в каждой очередной передаче блока идет подтверждение правильной синхронизации блока, если не приходит очередное подтверждение правильной синхронизации блока, то это означает либо окончание передачи сообщения, либо, в худшем случае, потерю блока, в таком случае алгоритм синхронизации переходит на поиск правильной синхронизации блока и нового подтверждения правильной синхронизации блока, отличающийся тем, что в коррекционное устройство из канала поступает модулированная информация типа стыка С1-ФЛ, коррекционное устройство для каждого бита модулированной информации вычисляет его качество, по которому формируют признаки наименее достоверных битов, а для этих наименее достоверных битов формируют векторы ошибок, векторы ошибок, суммированные по модулю два с входной биимпульсной информацией, поступают в блок демодуляторов, на выходах которых формируют разряды слов БЧХ и слов, образованных на стыках слов БЧХ, далее эти слова поступают в блок фильтров Хаффмена, из коррекционного устройства биимпульсную последовательность, соответствующую модулированной информации по типу стыка С1-ФЛ, качество ее битов, и признаки наименее достоверных битов, чтобы не было потери, записывают в накопитель информации через регистр, учитывающий задержки обработки в демодуляторе, схеме формирования векторов ошибок и блоке фильтров Хаффмена.A method of stable code cyclic synchronization when using hard and soft solutions and modulation according to the C1-FL interface type, which consists in the fact that the received input sequence and the sequences obtained as a result of the summation of the input sequence with non-zero error vectors are multiplied in parallel by a check polynomial of the noise-resistant cyclic code BCH(31,16,7) and as a result of multiplication the sums of the syndromes of the noise-resistant cyclic code, the numbering sequence and the phasing sequence are obtained, then the resulting sums are multiplied by the check polynomial of the numbering sequence and the sums of the syndromes of the noise-resistant cyclic code and the phasing sequence are obtained, from each of this sum they are subtracted phasing sequence syndrome and obtain the syndromes of the noise-resistant cyclic code BCH(31,21,5), with hard decisions and a zero vector, with soft decisions, synchronization is carried out using codewords BCH(31,21,5) with the number of errors in them not exceeding the correcting ability of the codes words BCH(31,16,7), equal to (d-1)/2, where d is the minimum code distance of words BCH(31,16,7); with soft solutions, synchronization is carried out using code words BCH(31,21,5 ), the number of errors in which corresponds to no more than (d-1) error for codewords BCH(31,16,7), to correct errors with soft decisions in codewords, error vectors are formed, the number of which depends on the choice of error vector scheme option, option an error vector scheme is characterized by its maximum number of different error vectors, and the maximum number of different error vectors for each option is equal to 2 z , where z is the maximum number of unreliable bits in a word, for which different error vectors of a given option are formed, for unreliable bits in a word, exceeding the number z, error vectors are not formed; if, after correction by soft decisions, no more than two errors remain in the BCH(31,21,5) codewords, then these errors are corrected by hard decisions using the BCH(31,21,5) codeword syndromes, for the option that generates sixteen error vectors with soft decisions with four or more unreliable bits in the word, all sixteen error vectors are different, and when synchronizing for this option, the maximum number of correctable errors in the word BCH(31,21,5) can be six, for each a bit in a continuous sequence equal to the number of bits in a code word of a cyclic noise-resistant code is assigned its own label, which is repeated constantly after a period of time corresponding to the transmission of one code word, therefore such labels determine the boundaries of words of a cyclic noise-resistant code and words formed at the junction of two adjacent words of a cyclic noise-resistant code, the threshold value of the number of codewords in the synchronizing sequence is equal to the minimum set of codewords required for decoding the block, and synchronization is carried out using codewords with the number of errors in them not exceeding the correcting ability of the codewords obtained after removing the synchronizing symbols from the input sequence, for of each word of blocks corresponding to its label, synchronized counters in parallel form a complete set of numbering sequences, the values of these synchronized counters are increased in parallel by one after a period of time corresponding to the transmission of one code word, when the synchronized counters reach their maximum value, the next value of the counters corresponds to their initial value and the cycle time of a synchronized counter is equal to the duration of the numbering sequence, for each synchronized counter of one specific numbering sequence there is its own set of match counters for all different labels, the values of each synchronized counter from the complete set of numbering sequences for each label are compared in parallel in hardware with the numbering sequence numbers for the corresponding word input sequence that is being analyzed at the moment, if the word number of the input sequence coincides with the value of the synchronized counter of the numbering sequence, the value of their coincidence counter is increased by one, if at the end of the synchronizing sequence in its coincidence counter corresponding to the label of certain words of the input sequence, the value has not reached the threshold value, then only this coincidence counter is reset to its original state, in order to eliminate possible false synchronization of blocks at the end of each numbering sequence, the value of its coincidence counter is compared with the values of all coincidence counters of the remaining tags, in case it exceeds or is equal to the number recorded in this analyzed hit counter, threshold value, and if any of these mark counters has a value equal to or greater than the value of the parsed hit counter, or if the value of the parsed match counter has not reached the threshold at the end of this numbering sequence, then no decision is made about the code framing of the input sequence, at the same time, only the coincidence counter of this numbering sequence is reset to its original state and the operation of determining the correct synchronization of the block is continued, if at the end of each numbering sequence the value of its coincidence counter exceeds or becomes equal to the threshold value and exceeds the value of any coincidence counter of all marks, then a decision is made on the code cyclic synchronization of the input sequence, while all coincidence counters are reset to their original state, in order to maximally eliminate false block synchronization, after determining correct synchronization, the counter is started for a period of time corresponding to the duration of the transmission of one block, and if, at the end of the count, confirmation of correct block synchronization is received, then during further transmission of blocks, all possible false synchronization triggers are ignored inside true blocks of code words, while in each next block transmission there is confirmation of correct block synchronization, if the next confirmation of correct block synchronization does not arrive, then this means either the end of message transmission, or, in the worst case, block loss, in which case the synchronization algorithm proceeds to search for correct block synchronization and a new confirmation of correct block synchronization, characterized in that the correction device receives modulated information from the channel, such as the C1-FL junction, a correction device for each bit of modulated information calculates its quality, by which the characteristics of the least reliable bits are formed, and for these least reliable bits, error vectors are formed, the error vectors, summed modulo two with the input bipulse information, enter the block of demodulators, at the outputs of which the bits of the BCH words and words formed at the junctions of BCH words, then these words enter the Huffman filter block, from the correction device a bipulse sequence corresponding to modulated information according to the type of junction C1-FL, the quality of its bits, and the signs of the least reliable bits, so that there is no loss, are written to the information storage device via a register that takes into account processing delays in the demodulator, error vector generation circuit, and Huffman filter bank.
RU2023117581A 2023-07-03 Method of stable code cyclic synchronization when applying hard and soft solutions and modulation according to s1-fl joint type RU2812964C1 (en)

Publications (1)

Publication Number Publication Date
RU2812964C1 true RU2812964C1 (en) 2024-02-06

Family

ID=

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2406121C2 (en) * 2009-01-19 2010-12-10 Открытое акционерное общество "Научно-производственное предприятие "Рубин" (ОАО "НПП "Рубин") Multichannel data transmission equipment
RU2450464C1 (en) * 2011-02-24 2012-05-10 Открытое акционерное общество "Калужский научно-исследовательский институт телемеханических устройств" Code frame synchronisation apparatus with integrated soft and hard decisions
RU2669707C1 (en) * 2017-10-26 2018-10-15 Федеральное государственное бюджетное образовательное учреждение высшего образования "Омский государственный технический университет" Method of increasing accuracy of clock and code frame synchronization in communication systems
RU2747623C1 (en) * 2020-03-24 2021-05-11 Акционерное общество "Калужский научно-исследовательский институт телемеханических устройств" Method of code frame synchronisation for reed-solomon and bose-chaudhuri-hocquenghem [rs(32,16,17), bch(31,16,7)] concatenated code in simultaneous application of hard and soft solutions
RU2797444C1 (en) * 2022-12-26 2023-06-06 Акционерное общество "Калужский научно-исследовательский институт телемеханических устройств" Method for stable code framing with hard and soft decisions

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2406121C2 (en) * 2009-01-19 2010-12-10 Открытое акционерное общество "Научно-производственное предприятие "Рубин" (ОАО "НПП "Рубин") Multichannel data transmission equipment
RU2450464C1 (en) * 2011-02-24 2012-05-10 Открытое акционерное общество "Калужский научно-исследовательский институт телемеханических устройств" Code frame synchronisation apparatus with integrated soft and hard decisions
RU2669707C1 (en) * 2017-10-26 2018-10-15 Федеральное государственное бюджетное образовательное учреждение высшего образования "Омский государственный технический университет" Method of increasing accuracy of clock and code frame synchronization in communication systems
RU2747623C1 (en) * 2020-03-24 2021-05-11 Акционерное общество "Калужский научно-исследовательский институт телемеханических устройств" Method of code frame synchronisation for reed-solomon and bose-chaudhuri-hocquenghem [rs(32,16,17), bch(31,16,7)] concatenated code in simultaneous application of hard and soft solutions
RU2797444C1 (en) * 2022-12-26 2023-06-06 Акционерное общество "Калужский научно-исследовательский институт телемеханических устройств" Method for stable code framing with hard and soft decisions

Similar Documents

Publication Publication Date Title
US6654926B1 (en) Soft decision maximum likelihood encoder and decoder
US7237183B2 (en) Parallel decoding of a BCH encoded signal
US7206992B2 (en) Decoding a received BCH encoded signal
KR101170629B1 (en) Error-correcting multi-stage code generator and decoder for communication systems having single transmitters or multiple transmitters
US7293222B2 (en) Systems and processes for fast encoding of hamming codes
KR20080043679A (en) Method for correcting error and apparatus adapted to the same
US20210234634A1 (en) Forward error correction with compression coding
RU2310273C2 (en) Method for encoding/decoding information in data transmission networks
Einarsson et al. A note on soft decision decoding with successive erasures (corresp.)
US7231575B2 (en) Apparatus for iterative hard-decision forward error correction decoding
RU2633148C2 (en) Method for code frame synchronization for cascade code when applying strict solutions
US7392454B2 (en) Error locating methods and devices for algebraic geometric codes
RU2812964C1 (en) Method of stable code cyclic synchronization when applying hard and soft solutions and modulation according to s1-fl joint type
RU2485683C1 (en) Decoding device with soft decisions for double-stage cascade code
Kandasamy et al. Erasure Techniques in MRD codes
RU2500074C1 (en) Soft decision code frame synchronisation method
RU2671989C1 (en) Method of transmission of multilateral messages by the concatenated code in the communication complexes
US6986097B1 (en) Method and apparatus for generating parity bits in a forward error correction (FEC) system
RU2608872C1 (en) Method of encoding and decoding block code using viterbi algorithm
US8943391B2 (en) Cyclic code decoding method and cyclic code decoder
RU2797444C1 (en) Method for stable code framing with hard and soft decisions
RU2450464C1 (en) Code frame synchronisation apparatus with integrated soft and hard decisions
RU2110148C1 (en) Method for encoding and decoding of data for system of broadcast transmission of digital messages
US7170946B2 (en) System and method for reviving catastrophic codes
RU2759801C1 (en) Method for code frame synchronization for cascade code when applying strict solutions