RU2485683C1 - Decoding device with soft decisions for double-stage cascade code - Google Patents
Decoding device with soft decisions for double-stage cascade code Download PDFInfo
- Publication number
- RU2485683C1 RU2485683C1 RU2012112746/08A RU2012112746A RU2485683C1 RU 2485683 C1 RU2485683 C1 RU 2485683C1 RU 2012112746/08 A RU2012112746/08 A RU 2012112746/08A RU 2012112746 A RU2012112746 A RU 2012112746A RU 2485683 C1 RU2485683 C1 RU 2485683C1
- Authority
- RU
- Russia
- Prior art keywords
- code
- circuit
- outputs
- inputs
- input
- Prior art date
Links
Landscapes
- Error Detection And Correction (AREA)
Abstract
Description
Изобретение относится к системам передачи дискретной информации и может быть использовано в системах помехоустойчивой защиты информации.The invention relates to systems for transmitting discrete information and can be used in systems of noise-immune information protection.
При разработке декодирующих устройств актуальной задачей является повышение достоверности принимаемой информации в каналах связи с высоким уровнем помех.When developing decoding devices, the urgent task is to increase the reliability of the received information in communication channels with a high level of interference.
Применение мягких решений при декодировании помехоустойчивого кода дает дополнительную информацию для увеличения достоверности принимаемой информации.The use of soft solutions when decoding an error-correcting code provides additional information to increase the reliability of the received information.
В основе мягкого декодирования лежат два оптимальных правила. Одно из них состоит в выборе кодового слова с минимальным расстоянием до принятой последовательности. Это правило минимальной вероятности ошибки в последовательности, и реализующий его декодер является декодером максимального правдоподобия.Soft decoding is based on two optimal rules. One of them consists in choosing a codeword with a minimum distance to the received sequence. This is the rule of minimum probability of error in the sequence, and the decoder that implements it is the maximum likelihood decoder.
Другое правило состоит в декодировании каждого символа кодового слова с минимизацией средней вероятности ошибки символа.Another rule is to decode each symbol of the codeword with minimizing the average probability of symbol error.
Каждое из правил может быть точно реализовано только для очень коротких кодов. В настоящее время методы мягкого декодирования более длинных кодов представляют собой попытки аппроксимировать одно из вышеприведенных правил.Each of the rules can only be precisely implemented for very short codes. Currently, soft decoding methods for longer codes are attempts to approximate one of the above rules.
Известно устройство декодирования с мягкими решениями (прототип), содержащее схему выбора наименее достоверного символа и схему вычисления синдрома, выходы которых образуют адрес для схемы поиска по таблице, с выхода которой вектор наиболее вероятных ошибок поступает на один из входов сумматора, на другой вход сумматора поступает вектор кодового слова после жесткого решения для каждого символа, на выходе сумматора формируется кодовое слово с минимальным кодовым расстоянием к принятой последовательности [Дж.Кларк, Дж.Кейн. Кодирование с исправлением ошибок в системах цифровой связи. Москва, «Радио и связь» 1987, стр.162-165, рис.4.10].A decoding device with soft solutions (prototype) is known, which contains a scheme for selecting the least reliable symbol and a syndrome calculation scheme, the outputs of which form an address for a table search scheme, from the output of which the vector of the most probable errors goes to one of the inputs of the adder, and to the other input of the adder a codeword vector after a hard decision for each character, a codeword is generated at the output of the adder with a minimum code distance to the received sequence [J. Clark, J. Kane. Error correction coding in digital communication systems. Moscow, "Radio and Communications" 1987, pp. 162-165, Fig. 4.10].
Такое устройство обладает недостаточным быстродействием, так как требует последовательного итерационного процесса при вычислении кодового слова, ближайшего к принятой последовательности.Such a device has insufficient speed, since it requires a sequential iterative process in calculating the codeword closest to the received sequence.
Аналогичным недостатком обладает схема, реализующая алгоритм Чейза, Тип II [Р.Морелос-Сарагоса. Искусство помехоустойчивого кодирования. Методы, алгоритмы, применение. Москва, Техносфера, 2006, стр.212-213, рис.76].A similar drawback has a scheme that implements the Chase algorithm, Type II [R. Morelos-Zaragoza. The art of noiseless coding. Methods, algorithms, application. Moscow, Technosphere, 2006, p. 212-213, Fig. 76].
Цель изобретения - повышение быстродействия устройства декодирования, а также повышение достоверности принимаемой информации.The purpose of the invention is to increase the speed of the decoding device, as well as increasing the reliability of the received information.
Для достижения цели предложено устройство декодирования с мягкими решениями для двухступенчатого каскадного кода, содержащее коррекционное устройство, вход INF которого является информационным входом и вход С которого является тактовым входом устройства, один из выходов коррекционного устройства соединен с входом схемы определения качества бита, другой выход коррекционного устройства соединен с входом демодулятора, один из выходов демодулятора соединен с одним из входов схемы определения качества символов и выбора наименее достоверных символов, другой вход которой соединен с выходом схемы определения качества бита, выход схемы определения качества символов и выбора наименее достоверных символов соединен с одним из входов схемы кодовой цикловой синхронизации с интегрированными мягкими и жесткими решениями, другой вход которой соединен с выходом демодулятора, выходы Q1QU, CBCH, SR схемы кодовой цикловой синхронизации с интегрированными мягкими и жесткими решениями соединены с входами схемы формирования векторов ошибок для наименее достоверных символов, выход схемы формирования векторов ошибок для наименее достоверных символов соединен с одним из входов блока сумматоров по модулю два, а другой вход блока сумматоров по модулю два соединен с выходом DBCH схемы кодовой цикловой синхронизации с интегрированными мягкими и жесткими решениями, а выходы блока сумматоров по модулю два соединены с входами D1-D8 блока декодеров кода Боуза-Чоудхури-Хоквингема (БЧХ), который содержит восемь декодеров кода БЧХ, другие входы CBCH, SR, EWR, WRRG блока декодеров кода БЧХ соединены шиной BUS CL с выходами схемы кодовой цикловой синхронизации с интегрированными мягкими и жесткими решениями, выходы WBCH0-WBCH8 декодеров кода БЧХ соединены с входами схемы определения наименьшего веса, вход качества символов Q0QU которой соединен с выходом схемы кодовой цикловой синхронизации с интегрированными мягкими и жесткими решениями, выходы для управляющих сигналов СВСН и WRRG которой соединены по шине BUS CL с входами схемы определения наименьшего веса, а выходы разрешения E1-E8 которой соединены с входами блока декодеров кода БЧХ, выходы WZBCH1-WZBCH8 и OZER1-OZER8 которого соединены с входами IN Ports контроллера декодера кода PC, входы прерываний INT1, INT2, INT3 которого по шине BUS CL соединены с выходами для сигналов MO и SR схемы кодовой цикловой синхронизации с интегрированными мягкими и жесткими решениями, выходы d0-d4 которой соединены с входами контроллера декодера кода Рида-Соломона (PC), выход которого OUT Ports является информационным выходом устройства.To achieve the goal, a decoding device with soft solutions for a two-stage cascade code is proposed, comprising a correction device, the input of which is the information input and the input of which is the device clock input, one of the outputs of the correction device is connected to the input of the bit quality determination circuit, and the other output of the correction device connected to the input of the demodulator, one of the outputs of the demodulator is connected to one of the inputs of the circuit for determining the quality of characters and choosing the least reliable symbols, the other input of which is connected to the output of the bit quality determination circuit, the output of the symbol quality determination circuit and the selection of the least reliable symbols is connected to one of the inputs of the code cyclic synchronization circuit with integrated soft and hard solutions, the other input of which is connected to the output of the demodulator, Q1QU outputs , CBCH, SR code cycle synchronization schemes with integrated soft and hard solutions are connected to the inputs of the error vector generation circuit for the least reliable characters, the output of the pho circuit The generation of error vectors for the least reliable characters is connected to one of the inputs of the adder block modulo two, and the other input of the adder block modulo two is connected to the DBCH output of the code cycle synchronization circuit with integrated soft and hard solutions, and the outputs of the adder block modulo two are connected to the inputs D1-D8 of the Bose-Chowdhury-Hockingham code decoder block (BCH), which contains eight BCH code decoders, the other CBCH, SR, EWR, WRRG inputs of the BCH code decoder block are connected by the BUS CL bus to the outputs of the code cyclic clock circuit with integrated soft and hard solutions, the outputs of the WBCH0-WBCH8 BCH code decoders are connected to the inputs of the least weight determination circuit, the character quality input Q0QU of which is connected to the output of the code cycle synchronization circuit with integrated soft and hard solutions, the outputs of which are control signals of SHCH and WRRG of which connected via the BUS CL to the inputs of the least weight determination circuit, and the resolution outputs E1-E8 of which are connected to the inputs of the BCH code decoder block, the outputs of WZBCH1-WZBCH8 and OZER1-OZER8 of which are connected to the inputs of IN Ports to a PC code decoder troller, whose INT1, INT2, INT3 interrupt inputs are connected via BUS CL to the outputs for the MO and SR signals of the code cycle synchronization circuit with integrated soft and hard solutions, the outputs d0-d4 of which are connected to the inputs of the Reed-Solomon code decoder controller (PC), the output of which OUT Ports is the information output of the device.
Новым является то, что в устройство для повышения его быстродействия и достоверности принимаемой информации введены схема кодовой цикловой синхронизации с интегрированными мягкими и жесткими решениями, схема формирования векторов ошибок для наименее достоверных символов, блок сумматоров по модулю два, блок декодеров кода БЧХ, схема определения наименьшего веса и контроллер декодера кода PC, которые обеспечивают использование мягких решений, а также параллельную и конвейерную обработку для вычислений.What is new is that in order to increase its speed and reliability of the received information, a code cycle synchronization scheme with integrated soft and hard solutions, an error vector generation scheme for the least reliable characters, an adder module modulo two, a BCH code decoder unit, a scheme for determining the smallest are introduced weights and PC code decoder controller, which provide the use of soft solutions, as well as parallel and pipeline processing for calculations.
На чертеже приведена структурная схема предлагаемого устройства.The drawing shows a structural diagram of the proposed device.
Устройство декодирования с мягкими решениями для двухступенчатого каскадного кода содержит коррекционное устройство 1, схему определения качества бита 2, схему определения качества символов и выбора наименее достоверных символов 3, демодулятор 4, схему кодовой цикловой синхронизации с интегрированными мягкими и жесткими решениями 5, схему формирования векторов ошибок для наименее достоверных символов 6, блок сумматоров по модулю два 7, блок декодеров кода БЧХ 8, состоящий из восьми декодеров БЧХ 9, 10, 11, схему определения наименьшего веса 12, контроллер декодера кода PC 13.A decoding device with soft solutions for a two-stage cascade code contains a correction device 1, a circuit for determining the quality of bits 2, a circuit for determining the quality of characters and selecting the least reliable characters 3, a demodulator 4, a code cycle synchronization circuit with integrated soft and hard solutions 5, a circuit for generating error vectors for the least reliable characters 6, the adder block modulo two 7, the decoder block code BCH 8, consisting of eight decoders BCH 9, 10, 11, the scheme for determining the lowest weight 12, PC 13 code decoder controller.
Устройство работает следующим образом.The device operates as follows.
На передающей стороне в качестве выходной информации формируется последовательность c1⊕c2i⊕c3n, представляющая собой поразрядную сумму по модулю два трех последовательностей: последовательности внутренних двоичных кодов каскадного кода c1, синхронизирующей двоичной последовательности c2i=c21c22c23…c2n и последовательности c3n=c3c3c3…c3, нарушающей циклические свойства исходного кода и состоящей из повторяющихся циклических последовательностей, где n - число слов кода БЧХ.On the transmitting side, the sequence c 1 ⊕c 2i ⊕c 3n is formed as the output information, which is a bitwise sum modulo two three sequences: sequences of internal binary codes of the cascading code c 1 , synchronizing binary sequence c 2i = c 21 c 22 c 23 ... c 2n and sequences c 3n = c 3 c 3 c 3 ... c 3 , which violates the cyclic properties of the source code and consists of repeating cyclic sequences, where n is the number of words of the BCH code.
Для получения последовательности c1 на передающей стороне исходная информация объемом k m-ичных (m>1) символов кодируется m-ичным помехоустойчивым кодом, например m-ичным помехоустойчивым кодом PC. Код PC является внешним кодом или кодом первой ступени помехоустойчивого каскадного кода.To obtain a sequence c 1 on the transmitting side, the initial information of k m-ary (m> 1) characters is encoded with an m-ary noise-resistant code, for example, an m-ary noise-resistant code PC. The PC code is an external code or the code of the first stage of the error-correcting cascading code.
В результате такого кодирования исходной информации получают блок из слов кода PC (n, k), информационная длина которого k и равна слову PC, а блоковая - n символов.As a result of this encoding of the source information, a block is obtained from the words of the code PC (n, k), the information length of which is k and equal to the word PC, and the block length is n characters.
Далее блок информации, состоящий из слов PC, кодируется двоичным кодом, например двоичным кодом БЧХ с проверочным многочленом h1(x). Код БЧХ является внутренним кодом или кодом второй ступени помехоустойчивого каскадного кода. Слово кода БЧХ имеет следующие параметры: n1 - блоковая длина кода, k1 - информационная длина кода. В результате кодирования блока из слов PC кодом БЧХ получают блок из n двоичных слов кода БЧХ (n1, k1), представляющих собой последовательность c1.Further, the information block consisting of the words PC is encoded with a binary code, for example, a BCH binary code with a verification polynomial h 1 (x). The BCH code is an internal code or a second-stage code of a noise-free cascading code. The BCH code word has the following parameters: n 1 - block code length, k 1 - information code length. As a result of encoding a block of words PC with the BCH code, a block of n binary words of the BCH code (n 1 , k 1 ) is obtained, which is a sequence c 1 .
Далее слова кода БЧХ суммируются по модулю два с синхронизирующей последовательностью c2i. В качестве синхронизирующей последовательности выбирают двоичный код с блоковой длиной n1 и информационной длиной k2, например код Рида-Маллера (РМ) первого порядка (последовательность максимального периода) с проверочным многочленом h2(x). Информационная длина k2 кода РМ соответствует двоичной записи номеров слов БЧХ. Между номерами слов БЧХ в каскадном коде и информационной частью синхронизирующей последовательности устанавливается взаимно однозначное соответствие. Первое слово БЧХ суммируется по модулю два с последовательностью, полученной в результате кодирования двоичной записи первого номера слова БЧХ кодом РМ, второе слово БЧХ суммируется по модулю два с последовательностью, полученной в результате кодирования двоичной записи второго номера слова БЧХ кодом РМ и так далее. Такая операция суммирования выполняется со всеми словами кода БЧХ.Further, the words of the BCH code are summed modulo two with a synchronizing sequence c 2i . As a synchronizing sequence, a binary code with a block length n 1 and an information length k 2 is selected, for example, a first-order Reed-Muller (PM) code (sequence of maximum period) with a verification polynomial h 2 (x). The information length k 2 of the PM code corresponds to the binary notation of the word numbers of the BCH. A one-to-one correspondence is established between the numbers of the BCH words in the cascade code and the information part of the synchronizing sequence. The first BCH word is summed modulo two with the sequence obtained by encoding the binary record of the first BCH word number with the PM code, the second BCH word is summed modulo two with the sequence obtained by encoding the binary record of the second BCH word with the PM code and so on. Such a summing operation is performed with all the words of the BCH code.
Если проверочные многочлены h1(x) и h2(x) суммируемых кодов БЧХ и РМ взаимно просты и являются делителями двучлена xn1+1, в результате суммирования будет получено n слов циклического кода БЧХ с длиной n1 и информационной длиной k1+k2. Этот код будет корректировать ошибки, число которыхIf the test polynomials h 1 (x) and h 2 (x) of the summed BCH and PM codes are coprime and are divisors of the binomial x n1 +1, the summation will result in n words of a cyclic BCH code with length n 1 and information length k 1 + k 2 . This code will correct errors, the number of which
е≤r/log2(n1+1),e≤r / log 2 (n 1 +1),
где r=n1-k1-k2 - число проверочных символов кода.where r = n 1 -k 1 -k 2 is the number of verification characters of the code.
Третья последовательность c3, с которой суммируются слова БЧХ, будет постоянной последовательностью длиной n1 бит для всех слов. Такой последовательностью может быть любая последовательность, не являющаяся кодовым словом кода БЧХ, например последовательность 10000…000.The third sequence c 3 , with which the BCH words are summed, will be a constant sequence of length n 1 bits for all words. Such a sequence can be any sequence that is not a code word of the BCH code, for example, a sequence of 10000 ... 000.
В реальных каналах возможны помехи, которые можно рассматривать как последовательность c4, наличие единиц в которой соответствует размещению ошибок в словах. Для безошибочных слов последовательность c4 содержит только нули.In real channels, interference is possible, which can be considered as a sequence of c 4 , the presence of units in which corresponds to the placement of errors in words. For error-free words, the sequence c 4 contains only zeros.
Информация в виде последовательности с1⊕c2i⊕c3n⊕c4, сформированной из четырех последовательностей и, при необходимости, модулированная, поступает на информационный вход устройства в коррекционное устройство 1. Коррекционное устройство 1 предназначено для синхронизации битов информации с частотой приема и восстановления формы этих битов при возможных искажениях.Information in the form of a sequence with 1 ⊕c 2i ⊕c 3n ⊕c 4 , formed of four sequences and, if necessary, modulated, is fed to the information input of the device in correction device 1. Correction device 1 is designed to synchronize bits of information with the frequency of reception and recovery the shape of these bits with possible distortion.
Вариант коррекционного устройства со структурной схемой и описанием функционирования приведен в источнике [В.И.Шляпобергский. Основы техники передачи дискретных сообщений. М.: «Связь», 1973, с.275, рис.5.15].A variant of the correction device with a block diagram and a description of the operation is given in the source [V.I.Shlyapobersky. Fundamentals of discrete messaging technology. M .: "Communication", 1973, p.275, Fig.5.15].
Коррекционное устройство с помощью интеграторов восстанавливает исходную форму цифровых битов и сопровождает каждый бит стробом.Correction device using integrators restores the original form of digital bits and accompanies each bit with a strobe.
Схема определения качества бита 2 с помощью интегратора регистрирует значения метрик бита. Обоснование выбора значений метрик приведено в работе [И.А.Ромачева, С.А.Трушин. Устройство декодирования с мягкими решениями для двухступенчатого каскадного кода. // Труды IX Российской научно-технической конференции «Новые информационные технологии в системах связи и управления». Калуга, 2010. С.353-369]. С выхода схемы определения качества бита 2 сигналы поступают на один из входов схемы определения качества символов и выбора наименее достоверных символов 3, а на другой вход этой схемы с выхода демодулятора приходит строб границы для каждого символа. При модуляции сигнала, например, для стыка С1-ФЛ ГОСТ 27232-87, каждый символ имеет длительность двух бит, поэтому вероятность ошибки в них можно считать суммой двух метрик.The scheme for determining the quality of bit 2 using the integrator registers the values of the metrics of the bit. The rationale for the choice of metric values is given in the work of [I.A. Romachev, S.A. Trushin. Soft decoding device for two-stage cascade code. // Proceedings of the IX Russian Scientific and Technical Conference "New Information Technologies in Communication and Control Systems". Kaluga, 2010. S.353-369]. From the output of the circuit for determining the quality of bit 2, the signals are sent to one of the inputs of the circuit for determining the quality of characters and the selection of the least reliable characters 3, and the border gate for each character comes to the other input of this circuit from the output of the demodulator. When modulating the signal, for example, for the C1-FL interface GOST 27232-87, each symbol has a duration of two bits, so the error probability in them can be considered the sum of two metrics.
Таблица метрик наименее достоверных символов и вариант схемы определения качества символов и выбора наименее достоверных символов приведены в работе [И.А.Ромачева, С.А.Трушин. Устройство декодирования с мягкими решениями для двухступенчатого каскадного кода. // Труды IX Российской научно-технической конференции «Новые информационные технологии в системах связи и управления». Калуга, 2010. С.353-369].The table of metrics of the least reliable symbols and a variant of the scheme for determining the quality of symbols and the selection of the least reliable symbols are given in [I.A. Romachev, S.A. Trushin. Soft decoding device for two-stage cascade code. // Proceedings of the IX Russian scientific and technical conference "New information technologies in communication and control systems." Kaluga, 2010. S.353-369].
Сумматор определяет значение метрики символа, соответствующей двум битам, а дешифраторы - наличие хотя бы одного бита с метриками 0 или 1. По стробу с выхода демодулятора фиксируется результат суммирования метрик для каждого символа, а также присутствие или отсутствие признака наименее достоверного символа. С информационного выхода демодулятора 4 и с выхода схемы определения качества символов и выбора наименее достоверных символов 3 цифровые сигналы, соответствующие символам и их метрикам, поступают в схему кодовой цикловой синхронизации с интегрированными мягкими и жесткими решениями 5, которая предназначена для определения границ блоков информации.The adder determines the value of the metric of the symbol corresponding to two bits, and the decoders determine the presence of at least one bit with metrics 0 or 1. On the strobe from the output of the demodulator, the result of summing the metrics for each symbol, as well as the presence or absence of the sign of the least reliable symbol, is recorded. From the information output of the demodulator 4 and the output of the circuit for determining the quality of characters and the selection of the least reliable characters 3, digital signals corresponding to the characters and their metrics are fed into a code cycle synchronization circuit with integrated soft and hard solutions 5, which is designed to determine the boundaries of information blocks.
Описание схемы кодовой цикловой синхронизации с интегрированными мягкими и жесткими решениями приведено в заявке [Устройство кодовой цикловой синхронизации с интегрированными мягкими и жесткими решениями. Заявка №2011107040, приоритет 24.02.2011 г.].A description of the code cycle synchronization scheme with integrated soft and hard solutions is given in the application [Code cyclic synchronization device with integrated soft and hard solutions. Application No. 2011107040, priority 02.24.2011].
Последовательность символов и их качество записываются в накопитель информации. Структурная схема накопителя информации приведена на рис.3 в работе [И.А.Ромачева, С.А.Трушин. Устройство декодирования с мягкими решениями для двухступенчатого каскадного кода. // Труды IX Российской научно-технической конференции «Новые информационные технологии в системах связи и управления» Калуга, 2010. С.353-369].The sequence of characters and their quality are recorded in the storage device. The structural diagram of the information storage device is shown in Fig. 3 in the work of [I.A. Romachev, S.A. Trushin. Soft decoding device for two-stage cascade code. // Proceedings of the IX Russian scientific and technical conference "New information technologies in communication and control systems" Kaluga, 2010. P.353-369].
Для снятия в словах БЧХ последовательностей c2i и c3n в эту схему введены сумматоры и регистры с полиномами X5+X2+1 и X5+X4+X2+Х+1, а для фиксирования номеров этих слов d0-d4 используется регистр хранения номеров. В накопителе информации последовательность записывается в одно из двух ОЗУ, пока не будет определен конец блока информации, после чего схема управления накопителя начнет запись последующей информации в другое ОЗУ, а из предыдущего ОЗУ начнет считывание информации для дальнейших операций по ее обработке и декодированию. Использование накопителя информации, содержащего два ОЗУ, позволяет применить конвейерный способ обработки информации, обеспечив одновременную запись и считывание информации из накопителя информации, что повышает быстродействие устройства. С выхода сумматора информация в виде последовательности c1⊕c4 через выход DBCH схемы кодовой цикловой синхронизации с интегрированными мягкими и жесткими решениями 5 поступает на один из входов блока сумматоров по модулю два 7, а на другой его вход приходят векторы ошибок с выхода схемы формирования векторов ошибок для наименее достоверных символов 6.To remove the sequences c 2i and c 3n in BCH words, adders and registers with polynomials X 5 + X 2 +1 and X 5 + X 4 + X 2 + X + 1 are introduced into this circuit, and d0-d4 for fixing the numbers of these words The register of storage of numbers is used. In the information storage device, the sequence is written into one of two RAM until the end of the information block is determined, after which the drive control circuit will begin to write subsequent information to another RAM, and from the previous RAM will start reading information for further processing and decoding operations. The use of an information storage device containing two RAMs makes it possible to apply a pipelined method of processing information by ensuring the simultaneous recording and reading of information from the information storage device, which increases the speed of the device. From the adder’s output, information in the form of a sequence c 1 ⊕c 4 through the DBCH output of the code cycle synchronization circuit with integrated soft and hard solutions 5 is fed to one of the inputs of the adder block modulo two 7, and error vectors from the output of the formation circuit arrive at its other input error vectors for the least reliable characters 6.
Вариант схемы формирования векторов ошибок для наименее достоверных символов и описание ее функционирования приведены в работе [И.А.Ромачева, Третьяков А.В, С.А.Трушин. Устройство синхронизации с мягкими решениями. // Труды IX Российской научно-технической конференции «Новые информационные технологии в системах связи и управления». Калуга, 2010. С.328-338, рис.2].A variant of the scheme for generating error vectors for the least reliable symbols and a description of its functioning are given in [I.A. Romacheva, A. Tretyakov, S. A. Trushin. Sync device with soft solutions. // Proceedings of the IX Russian scientific and technical conference "New information technologies in communication and control systems." Kaluga, 2010. S.328-338, Fig. 2].
С выходов блока сумматоров по модулю два 7 информация с мягкими решениями поступает на входы D1-D8 блока декодеров кода БЧХ 8, который содержит восемь одинаковых декодеров БЧХ 9, 10, 11, работающих параллельно.From the outputs of the adder block modulo two 7 information with soft decisions is fed to the inputs D1-D8 of the block of decoders of the BCH code 8, which contains eight identical decoders of the BCH 9, 10, 11 working in parallel.
Вариант схемы декодера БЧХ и описание его функционирования приведены в работе [И.А.Ромачева, С.А.Трушин. Устройство декодирования с мягкими решениями для двухступенчатого каскадного кода. // Труды IX Российской научно-технической конференции «Новые информационные технологии в системах связи и управления». Калуга, 2010. С.353-369, рис.4].A variant of the BCH decoder circuit and a description of its operation are given in [I.A. Romacheva, S.A. Trushin. Soft decoding device for two-stage cascade code. // Proceedings of the IX Russian scientific and technical conference "New information technologies in communication and control systems." Kaluga, 2010. S.353-369, Fig. 4].
Декодер БЧХ исправляет независимые ошибки до трех штук и пачки ошибок до семи штук в словах, порожденных полиномомThe BCH decoder corrects independent errors of up to three and error packets of up to seven in words generated by a polynomial
g(X)=X16+X12+Х11+X10+X9+X8+X6+X4+Х3+X2+Х+1.g (X) = X 16 + X 12 + X 11 + X 10 + X 9 + X 8 + X 6 + X 4 + X 3 + X 2 + X + 1.
Процедура декодирования слов БЧХ предполагает циклические сдвиги принятой информации и для каждого сдвига вычисление весов Wi(x) между синдромом Si(x) и покрывающими комбинациями Qi(x). Если при полном циклическом сдвиге на каком-либо шаге выполняется неравенствоThe decoding procedure for BCH words involves cyclic shifts of the received information and for each shift, calculating the weights W i (x) between the syndrome S i (x) and the covering combinations Q i (x). If, with a complete cyclic shift, at some step, the inequality
Wi(x)=Si(x)-Qi(x)≤(d-1)/2,W i (x) = S i (x) -Q i (x) ≤ (d-1) / 2,
где d - минимальное кодовое расстояние слов БЧХ, то для соответствующего шага i делается исправление и код считается декодированным. Если неравенство не выполняется, это означает, что обнаружена некорректируемая ошибка. В качестве покрывающих комбинаций применяются следующие:where d is the minimum code distance of the BCH words, then for the corresponding step i, a correction is made and the code is considered decoded. If the inequality does not hold, it means that an uncorrectable error has been detected. The following combinations are used as coating combinations:
Q1=α31+α15+α11+α10+α9+α8+α7+α5+α3+α2+α+1,Q 1 = α 31 + α 15 + α 11 + α 10 + α 9 + α 8 + α 7 + α 5 + α 3 + α 2 + α + 1,
Q2=α23+α11+α8+α6+α5+α3+1.Q 2 = α 23 + α 11 + α 8 + α 6 + α 5 + α 3 +1.
Исправление ошибок проводится инвертированием соответствующих бит промежуточного регистра в момент срабатывания дешифратора и при завершении цикла записью результата декодирования в выходной регистр. Декодированные слова БЧХ WBCH1-WBCH8 с их метриками Q0QU поступают на входы схемы определения наименьшего веса. Для определения декодированных слов БЧХ с наименьшим весом от исходного слова WBCH0 сначала определяются те позиции, на которых их символы имеют противоположные значения относительно символов исходного слова WBCH0. Значения символов при коррекции изменяются на противоположные, что эквивалентно сумме метрики этого символа и максимального значения метрики. Очевидно, что чем больше значение метрики изменяемого символа, то тем больше расстояние откорректированного символа от исходного символа. Сложнее схемотехнически выбирать слово с минимальным расстоянием от исходного принятого слова, чем выбирать слово с максимальным расстоянием от исходного принятого слова, для чего достаточно, чтобы старшие разряды суммы чисел метрики декодированного слова были больше старших разрядов суммы чисел метрики исходного слова. Поэтому исходные метрики заменены на модифицированные метрики, равные разности максимального значения метрик и исходной метрики, для которых слово с минимальным расстоянием от исходного слова выбирается по максимальной сумме этих модифицированных метрик.Errors are corrected by inverting the corresponding bits of the intermediate register at the moment the decoder is triggered and when the cycle ends, writing the decoding result to the output register. The decoded BCH words WBCH1-WBCH8 with their Q0QU metrics go to the inputs of the least weight determination circuit. To determine the decoded BCH words with the least weight from the original word WBCH0, those positions are first determined at which their symbols have opposite values relative to the symbols of the original word WBCH0. The values of the symbols during correction are reversed, which is equivalent to the sum of the metric of this symbol and the maximum value of the metric. Obviously, the larger the metric value of the character being changed, the greater the distance of the corrected character from the original character. It is more difficult to select a word with a minimum distance from the original received word than to select a word with a maximum distance from the original received word, for which it is enough that the higher digits of the sum of the metric numbers of the decoded word are greater than the higher digits of the sum of the metric numbers of the original word. Therefore, the original metrics are replaced with modified metrics equal to the differences between the maximum value of the metrics and the original metric, for which a word with a minimum distance from the original word is selected from the maximum sum of these modified metrics.
В предлагаемом устройстве при мягких решениях во время декодирования возможна коррекция шести символов, что соответствует максимальной сумме их метрик, равной 26+25.In the proposed device, with soft decisions during decoding, six characters can be corrected, which corresponds to the maximum sum of their metrics equal to 2 6 +2 5 .
Структурная схема определения наименьшего веса и ее составные части - схема для определения метрик 31-разрядного слова БЧХ, фрагмент схемы для выбора оптимального декодированного слова БЧХ, схема приоритетов, и их описание функционирования для варианта предлагаемого устройства приведены в работе [И.А.Ромачева, С.А.Трушин. Устройство декодирования с мягкими решениями для двухступенчатого каскадного кода. // Труды IX Российской научно-технической конференции «Новые информационные технологии в системах связи и управления». Калуга, 2010. С.353-369, рис.5, 6, 7, 8, 9].The structural scheme for determining the least weight and its components — a scheme for determining metrics of a 31-bit BCH word, a fragment of a scheme for choosing the optimal decoded BCH word, a priority scheme, and their operation description for a variant of the proposed device are given in [I.A. Romacheva, S.A. Trushin. Soft decoding device for two-stage cascade code. // Proceedings of the IX Russian scientific and technical conference "New information technologies in communication and control systems." Kaluga, 2010. S.353-369, Fig. 5, 6, 7, 8, 9].
Сигналы разрешения Е1-Е8 с выходов схемы определения наименьшего веса 12 подключают выходы блока декодеров кода БЧХ 8, на которых декодированное слово БЧХ WZBCH1-WZBCH8 с минимальным расстоянием от исходного слова, к шине OZER, WZBCH. Контроллер декодера PC по сигналу SR считывает по входам IN Ports слово БЧХ и информацию о качестве слова БЧХ, а по входам d0-d4 считывает значение номера этого слова БЧХ. В качестве контроллера можно, например, применить микроконтроллер типа Atmega 128, структурная схема которого приведена в источнике [Евстифеев А.В. Микроконтроллер AVR семейства Mega. Руководство пользователя. - М.: Издательский дом «Додека - XXI», 2007, с.92, рис.2.2]. Сигнал МО определяет начало и окончание процедуры декодирования кода БЧХ, а также начало процедуры декодирования кода PC. При декодировании кода PC с исправлением ошибок и стираний можно использовать все принятые слова кода БЧХ по процедуре Месси [Галлагер Р. Теория информации и надежная связь. США, 1968 г. Пер. с англ. под ред. М.С.Пинкера и Б.С.Цыбакова, М.: «Советское радио», 1974 г., с.263-276, рис.6.7.4].The enable signals E1-E8 from the outputs of the least weight determination circuit 12 connect the outputs of the decoder block of the BCH code 8, on which the decoded BCH word WZBCH1-WZBCH8 with the minimum distance from the source word, to the OZER, WZBCH bus. The PC decoder controller on the SR signal reads the word BCH and information about the quality of the word BCH at the inputs of IN Ports, and at the inputs d0-d4 reads the value of the number of this word BCH. As a controller, you can, for example, use an Atmega 128 microcontroller, the block diagram of which is given in the source [A. Evstifeev Microcontroller AVR family Mega. User's manual. - M .: Publishing house "Dodeka - XXI", 2007, p. 92, fig. 2.2]. The MO signal determines the beginning and end of the decoding procedure of the BCH code, as well as the beginning of the decoding procedure of the PC code. When decoding a PC code with error and erasure correction, you can use all the received words of the BCH code according to the Messi procedure [R. Gallager Information Theory and Reliable Communication. USA, 1968 Per. from English under the editorship of M.S. Pinker and B.S. Tsybakova, M .: "Soviet Radio", 1974, s.263-276, Fig.6.7.4].
Однако для снижения сложности декодирования можно использовать только наиболее достоверные слова кода БЧХ, поскольку в укороченном коде исправляется меньшее число ошибок. С другой стороны, помехоустойчивость такого алгоритма декодирования высокая, потому что используются только наиболее достоверные символы, в которых меньше ошибок. Полная процедура сортировки для мягких решений практически нецелесообразна из-за ее сложности. В упрощенной процедуре сортировки можно сделать следующий отбор по качеству:However, to reduce the decoding complexity, only the most reliable words of the BCH code can be used, since fewer errors are corrected in the shortened code. On the other hand, the noise immunity of such a decoding algorithm is high, because only the most reliable characters are used, in which there are fewer errors. A complete sorting procedure for soft solutions is almost impractical because of its complexity. In the simplified sorting procedure, the following quality selection can be made:
0 - безошибочные слова без мягких решений;0 - error-free words without soft decisions;
1 - безошибочные слова с одним недостоверным символом;1 - error-free words with one unreliable character;
2 - слова с одной ошибкой без мягких решений;2 - words with one mistake without soft decisions;
3 - безошибочные слова с двумя недостоверными символами;3 - error-free words with two unreliable characters;
4 - слово с одной ошибкой и одним недостоверным символом;4 - a word with one error and one unreliable symbol;
5 - слова с двумя ошибками без мягких решений;5 - words with two mistakes without soft decisions;
6 - безошибочные слова с тремя недостоверными символами;6 - error-free words with three unreliable characters;
7 - слово с одной ошибкой и двумя недостоверными символами;7 - a word with one error and two invalid characters;
8 - слово с двумя ошибками и одним недостоверным символом;8 - a word with two errors and one unreliable symbol;
9 - слова с тремя ошибками без мягких решений;9 - words with three mistakes without soft decisions;
10 - слово с одной ошибкой и тремя недостоверными символами;10 - a word with one error and three unreliable characters;
11 - слово с двумя ошибками и двумя недостоверными символами;11 - a word with two errors and two invalid characters;
12 - слово с тремя ошибками и одним недостоверным символом;12 - a word with three errors and one unreliable symbol;
13 - пачки с четырьмя ошибками без мягких решений;13 - packs with four errors without soft solutions;
14 - слово с двумя ошибками и тремя недостоверными символами;14 - a word with two errors and three unreliable characters;
15 - слово с тремя ошибками и двумя недостоверными символами;15 - a word with three errors and two invalid characters;
16 - пачки с пятью ошибками без мягких решений;16 - packs with five errors without soft solutions;
17 - слово с тремя ошибками и тремя недостоверными символами;17 - a word with three errors and three unreliable characters;
18 - пачки с шестью ошибками;18 - packs with six errors;
19 - пачки с семью ошибками;19 - packs with seven errors;
20 - неисправимые ошибки.20 - fatal errors.
После завершения сортировки проводится окончательная процедура декодирования кода PC, например, по схеме, приведенной в источнике [патент РФ на полезную модель №43420, МПК7 H03M 13/05. Квашенников В.В. Декодирующее устройство кода Рида-Соломона. Приор. 12.08.2004, опубл. 10.01.2005].After sorting is completed, the final decoding procedure of the PC code is carried out, for example, according to the scheme given in the source [RF patent for utility model No. 43420, IPC7 H03M 13/05. Kvashennikov V.V. Reed-Solomon code decoding device. Prior. 08/12/2004, publ. 01/10/2005].
По сравнению с прототипом, в котором для упрощения схемотехнического решения для вычислений применяются медленные итерационные процедуры, новым является то, что в предлагаемом устройстве для повышения его быстродействия и достоверности принимаемой информации введены схема кодовой цикловой синхронизации с интегрированными мягкими и жесткими решениями, схема формирования векторов ошибок для наименее достоверных символов, блок сумматоров по модулю два, блок декодеров кода БЧХ, схема определения наименьшего веса и контроллер декодера кода PC, которые при использовании мягких решений обеспечивают параллельную и конвейерную обработку для вычислений и соответствуют технологическим требованиям для реализации на современной микроэлектронике, например, по технологии система на кристалле.Compared to the prototype, in which slow iterative procedures are used to simplify the circuitry solution for calculations, the new one is that in the proposed device for increasing its speed and reliability of the received information, a code cycle synchronization scheme with integrated soft and hard solutions, a scheme for generating error vectors are introduced for the least reliable characters, a block of adders modulo two, a block of decoders code BCH, the scheme for determining the least weight and the controller decoder ode of PC, who when using soft solutions provide parallel and pipeline processing for computing and related technological requirements for implementation on modern microelectronics, for example, according to the technology system-on-chip.
Достигаемым техническим результатом предлагаемого устройства декодирования является повышение быстродействия устройства, а также повышение достоверности принимаемой информации в каналах с высоким уровнем помех.Achievable technical result of the proposed decoding device is to increase the speed of the device, as well as increasing the reliability of the received information in channels with a high level of interference.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2012112746/08A RU2485683C1 (en) | 2012-04-02 | 2012-04-02 | Decoding device with soft decisions for double-stage cascade code |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2012112746/08A RU2485683C1 (en) | 2012-04-02 | 2012-04-02 | Decoding device with soft decisions for double-stage cascade code |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU2485683C1 true RU2485683C1 (en) | 2013-06-20 |
Family
ID=48786542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2012112746/08A RU2485683C1 (en) | 2012-04-02 | 2012-04-02 | Decoding device with soft decisions for double-stage cascade code |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2485683C1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104716965A (en) * | 2015-03-09 | 2015-06-17 | 复旦大学 | BCH soft decoding algorithm and implementation circuit thereof |
| RU2619533C2 (en) * | 2015-10-27 | 2017-05-16 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Lexicographic decoder of concatenated code |
| RU2633148C2 (en) * | 2016-02-01 | 2017-10-11 | Акционерное общество "Калужский научно-исследовательский институт телемеханических устройств" | Method for code frame synchronization for cascade code when applying strict solutions |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6499128B1 (en) * | 1999-02-18 | 2002-12-24 | Cisco Technology, Inc. | Iterated soft-decision decoding of block codes |
| RU2340091C2 (en) * | 2006-11-23 | 2008-11-27 | Андрей Николаевич Хмельков | Method of decoding serial cascade code (versions) |
| US20100169746A1 (en) * | 2008-12-31 | 2010-07-01 | Stmicroelectronics, Inc. | Low-complexity soft-decision decoding of error-correction codes |
| RU2428801C1 (en) * | 2010-01-26 | 2011-09-10 | Открытое акционерное общество "Калужский научно-исследовательский институт телемеханических устройств" | Device of code cycle synchronisation with soft decisions |
| RU2444127C1 (en) * | 2010-08-24 | 2012-02-27 | Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Method for soft-decision decoding systematic block codes |
-
2012
- 2012-04-02 RU RU2012112746/08A patent/RU2485683C1/en not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6499128B1 (en) * | 1999-02-18 | 2002-12-24 | Cisco Technology, Inc. | Iterated soft-decision decoding of block codes |
| RU2340091C2 (en) * | 2006-11-23 | 2008-11-27 | Андрей Николаевич Хмельков | Method of decoding serial cascade code (versions) |
| US20100169746A1 (en) * | 2008-12-31 | 2010-07-01 | Stmicroelectronics, Inc. | Low-complexity soft-decision decoding of error-correction codes |
| RU2428801C1 (en) * | 2010-01-26 | 2011-09-10 | Открытое акционерное общество "Калужский научно-исследовательский институт телемеханических устройств" | Device of code cycle synchronisation with soft decisions |
| RU2444127C1 (en) * | 2010-08-24 | 2012-02-27 | Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Method for soft-decision decoding systematic block codes |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104716965A (en) * | 2015-03-09 | 2015-06-17 | 复旦大学 | BCH soft decoding algorithm and implementation circuit thereof |
| RU2619533C2 (en) * | 2015-10-27 | 2017-05-16 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Lexicographic decoder of concatenated code |
| RU2633148C2 (en) * | 2016-02-01 | 2017-10-11 | Акционерное общество "Калужский научно-исследовательский институт телемеханических устройств" | Method for code frame synchronization for cascade code when applying strict solutions |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100881192B1 (en) | A method of detecting an error pattern, an error correction apparatus, and a method of encoding data | |
| US7502982B2 (en) | Iterative detector with ECC in channel domain | |
| US7246294B2 (en) | Method for iterative hard-decision forward error correction decoding | |
| KR20060052488A (en) | Concatenated iterative and algebraic coding | |
| KR20000076757A (en) | Method and apparatus for updating cyclic redundancy check information for data storage | |
| CN101621299A (en) | Burst correcting method, equipment and device | |
| JPH0380727A (en) | Detection method and device for frame synchronization of data stream | |
| CN105812000B (en) | A kind of improved BCH soft-decision decoding method | |
| US7231575B2 (en) | Apparatus for iterative hard-decision forward error correction decoding | |
| RU2485683C1 (en) | Decoding device with soft decisions for double-stage cascade code | |
| Guo et al. | Sca-ldpc: A code-based framework for key-recovery side-channel attacks on post-quantum encryption schemes | |
| KR101874537B1 (en) | Method and Apparatus for Parallel Decoding of Polar Codes | |
| RU2633148C2 (en) | Method for code frame synchronization for cascade code when applying strict solutions | |
| RU2379841C1 (en) | Decoder with erasure correction | |
| US9236890B1 (en) | Decoding a super-code using joint decoding of underlying component codes | |
| KR20040044589A (en) | A Soft-Input Decoding Method of Reed-Muller Codes Using Majority Logic and Apparatus thereof | |
| US6986097B1 (en) | Method and apparatus for generating parity bits in a forward error correction (FEC) system | |
| RU2450464C1 (en) | Code frame synchronisation apparatus with integrated soft and hard decisions | |
| US8943391B2 (en) | Cyclic code decoding method and cyclic code decoder | |
| Lee | An efficient BCH decoder for WBAN applications | |
| JP2003078421A (en) | Method and device for detecting first position of code series, and decoding method and device using the sames | |
| Nuha et al. | Binary Data Correction Simulation Using Convolutional Code on Additive White Gaussian Noise Channel | |
| RU2428801C1 (en) | Device of code cycle synchronisation with soft decisions | |
| WO2017075745A1 (en) | Methods, systems, and computer-readable media for decoding cyclic code | |
| RU2812964C1 (en) | Method of stable code cyclic synchronization when applying hard and soft solutions and modulation according to s1-fl joint type |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20210403 |