RU2389063C1 - Binary number comparator - Google Patents

Binary number comparator Download PDF

Info

Publication number
RU2389063C1
RU2389063C1 RU2008142902/09A RU2008142902A RU2389063C1 RU 2389063 C1 RU2389063 C1 RU 2389063C1 RU 2008142902/09 A RU2008142902/09 A RU 2008142902/09A RU 2008142902 A RU2008142902 A RU 2008142902A RU 2389063 C1 RU2389063 C1 RU 2389063C1
Authority
RU
Russia
Prior art keywords
group
transistors
transistor
base
combined
Prior art date
Application number
RU2008142902/09A
Other languages
Russian (ru)
Inventor
Дмитрий Васильевич Андреев (RU)
Дмитрий Васильевич Андреев
Константин Иванович Трубкин (RU)
Константин Иванович Трубкин
Original Assignee
Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" filed Critical Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет"
Priority to RU2008142902/09A priority Critical patent/RU2389063C1/en
Application granted granted Critical
Publication of RU2389063C1 publication Critical patent/RU2389063C1/en

Links

Landscapes

  • Logic Circuits (AREA)

Abstract

FIELD: information technology.
SUBSTANCE: invention can be used to design automation apparatus and functional parts of control systems. The comparator has 29 transistors grouped into nine groups and 14 resistors.
EFFECT: faster operation of the device.
1 dwg, 1 tbl

Description

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.The invention relates to computer technology and can be used to build automation, functional units of control systems, etc.

Известны компараторы двоичных чисел (см., например, патент РФ 2300131, кл. G06F 7/02, 2007 г.), которые формируют признаки соотношений А>В, А=В, где А=а1а0, В=b1b0 - двухразрядные двоичные числа, задаваемые двоичными сигналами a0, a1, b0, b1 ∈{0,1}, и с учетом рис.1.35б на стр.57 в книге Шило В.Л. Популярные цифровые микросхемы: Справочник. М.: Металлургия, 1988, а также рис.4-1 на стр.170, рис.4-4 на стр.171, рис.4-8 на стр.173 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974, содержат транзисторы и резисторы.Binary numbers comparators are known (see, for example, RF patent 2300131, class G06F 7/02, 2007), which form signs of the relations A> B, A = B, where A = a 1 a 0 , B = b 1 b 0 - two-digit binary numbers defined by binary signals a 0 , a 1 , b 0 , b 1 ∈ {0,1}, and taking into account fig. 1.35b on page 57 in the book Shilo V.L. Popular Digital Chips: A Guide. M .: Metallurgy, 1988, as well as Fig. 4-1 on p. 170, Fig. 4-4 on p. 171, Fig. 4-8 on p. 173 in the book Pospelov D.A. Logical methods of analysis and synthesis of circuits. M .: Energy, 1974, contain transistors and resistors.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных компараторов двоичных чисел, относится низкое быстродействие, обусловленное тем, что максимальное время задержки распространения в них сигнала определяется выражением τ=5τT, где τТ - время задержки транзистора.The reason that impedes the achievement of the technical result indicated below when using known binary number comparators is the low speed due to the fact that the maximum delay time of signal propagation in them is determined by the expression τ = 5τ T , where τ T is the delay time of the transistor.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип компаратор двоичных чисел (рис.8.32а на стр.500 в книге Шевкопляс Б.В. Микропроцессорные структуры. Инженерные решения: Справочник. М.: Радио и связь, 1990), который формирует признаки соотношений А>В, А=В, где A=a1a0, В=b1b0 - двухразрядные двоичные числа, задаваемые двоичными сигналами a0, a1, b0, b1 ∈{0,1}, и с учетом рис.8.33а, 8.33б на стр.501 в книге Шевкопляс Б.В. Микропроцессорные структуры. Инженерные решения: Справочник. М.: Радио и связь, 1990, рис.1.35е на стр.57 в книге Шило В.Л. Популярные цифровые микросхемы: Справочник. М.: Металлургия, 1988, а также рис.4-1 на стр.170, рис.4-4 на стр.171 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974, содержит 26 транзисторов и 14 резисторов.The closest device of the same purpose to the claimed invention in terms of features is the binary number comparator adopted for the prototype (Fig. 8.32a on p. 500 in the book of B. Shevkoplyas Microprocessor structures. Engineering solutions: Reference book. M: Radio and communications, 1990), which forms the signs of the relations A> B, A = B, where A = a 1 a 0 , B = b 1 b 0 are two-digit binary numbers defined by binary signals a 0 , a 1 , b 0 , b 1 ∈ { 0,1}, and taking into account fig. 8.33a, 8.33b on p. 501 in the book of B. Shevkoplyas Microprocessor structures. Engineering Solutions: Reference. M .: Radio and communications, 1990, Fig. 1.35f on p. 57 in the book Shilo V.L. Popular Digital Chips: A Guide. M .: Metallurgy, 1988, as well as Fig. 4-1 on p. 170, Fig. 4-4 on p. 171 in the book Pospelov D.A. Logical methods of analysis and synthesis of circuits. M .: Energy, 1974, contains 26 transistors and 14 resistors.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится низкое быстродействие, обусловленное тем, что максимальное время задержки распространения сигнала в прототипе определяется выражением τ=4τT, где τT - время задержки транзистора.The reason that impedes the achievement of the technical result indicated below when using the prototype is its low speed, due to the fact that the maximum signal propagation delay time in the prototype is determined by the expression τ = 4τ T , where τ T is the transistor delay time.

Техническим результатом изобретения является повышение быстродействия при сохранении функциональных возможностей прототипа.The technical result of the invention is to improve performance while maintaining the functionality of the prototype.

Указанный технический результат при осуществлении изобретения достигается тем, что в компараторе двоичных чисел, содержащем 26 транзисторов и 14 резисторов, особенность заключается в том, что в него дополнительно введены три транзистора, причем все транзисторы подключены эмиттерами к шине нулевого потенциала и сгруппированы в девять групп так, что i-я

Figure 00000001
и первая группы содержат соответственно три и четыре транзистора, а вторая группа дополнительно содержит четвертый транзистор, объединенные коллекторы первого, второго транзисторов i-й группы соединены с базой третьего транзистора i-й группы и первым выводом i-го резистора, подключенного вторым выводом к шине единичного потенциала, во второй группе объединенные коллекторы первого, второго транзисторов дополнительно соединены с базой четвертого транзистора, а коллектор и база j-го
Figure 00000002
транзистора первой группы соединены соответственно с первым выводом (j+9)-го резистора, подключенного вторым выводом к шине единичного потенциала, и j-м входом компаратора двоичных чисел, первый и второй выходы которого образованы соответственно объединенными первым выводом первого резистора, подключенного вторым выводом к шине единичного потенциала, коллекторами третьих транзисторов второй, шестой - девятой групп и объединенными первым выводом четырнадцатого резистора, подключенного вторым выводом к шине единичного потенциала, коллектором четвертого транзистора второй группы, коллекторами третьих транзисторов третьей-пятой групп, коллектор и база первого транзистора первой группы подключены соответственно к базе первого транзистора пятой группы и объединенным базам первых транзисторов третьей, шестой, седьмой групп, коллектор и база второго транзистора первой группы подключены соответственно к базе первого транзистора четвертой группы и объединенным базе второго транзистора шестой группы, базам первых транзисторов второй, восьмой групп, база и коллектор третьего транзистора первой группы подключены соответственно к базе второго транзистора пятой группы и объединенным базе первого транзистора девятой группы, базам вторых транзисторов третьей, восьмой групп, а база и коллектор четвертого транзистора первой группы подключены соответственно к базе второго транзистора четвертой группы и объединенным базам вторых транзисторов второй, седьмой, девятой групп.The specified technical result in the implementation of the invention is achieved by the fact that in the binary comparator containing 26 transistors and 14 resistors, the peculiarity lies in the fact that three transistors are additionally introduced into it, and all transistors are connected by emitters to the zero potential bus and are grouped into nine groups so that i-i
Figure 00000001
and the first group contains three and four transistors, respectively, and the second group additionally contains the fourth transistor, the combined collectors of the first, second transistors of the i-th group are connected to the base of the third transistor of the i-th group and the first output of the i-th resistor connected by the second terminal to the bus unit potential, in the second group the combined collectors of the first, second transistors are additionally connected to the base of the fourth transistor, and the collector and base of the j-th
Figure 00000002
the transistors of the first group are connected respectively to the first terminal of the (j + 9) -th resistor connected by the second terminal to the unit potential bus, and the j-th binary binary comparator input, the first and second outputs of which are formed by the combined first terminal of the first resistor connected by the second terminal to the unit potential bus, by the collectors of the third transistors of the second, sixth - ninth groups and united by the first output of the fourteenth resistor connected by the second output to the unit potential bus, collectors the torus of the fourth transistor of the second group, the collectors of the third transistors of the third to fifth groups, the collector and the base of the first transistor of the first group are connected respectively to the base of the first transistor of the fifth group and the combined bases of the first transistors of the third, sixth, seventh groups, the collector and the base of the second transistor of the first group are connected, respectively to the base of the first transistor of the fourth group and the combined base of the second transistor of the sixth group, the bases of the first transistors of the second, eighth groups, the base and collector of the third of the first transistor of the first group are connected respectively to the base of the second transistor of the fifth group and the combined base of the first transistor of the ninth group, the bases of the second transistors of the third and eighth groups, and the base and collector of the fourth transistor of the first group are connected respectively to the base of the second transistor of the fourth group and the combined bases of second transistors of the second , seventh, ninth groups.

На чертеже представлена схема предлагаемого компаратора двоичных чисел.The drawing shows a diagram of the proposed comparator of binary numbers.

Компаратор двоичных чисел содержит 29 транзисторов 1(1)(1), …, 1(2)(4), 1(3)(1),…, 1(9)(3) и 14 резисторов 21, …, 214, причем все транзисторы подключены эмиттерами к шине нулевого потенциала и сгруппированы в девять групп так, что i-я

Figure 00000003
и первая группы содержат соответственно транзисторы 1(i)(1), 1(i)(2), 1(i)(3) и 1(1)(1), …, 1(i)(4), а вторая группа дополнительно содержит транзистор 1(2)(4), объединенные коллекторы транзисторов 1(i)(1), 1(i)(2) соединены с базой транзистора 1(i)(3) и первым выводом резистора 2i, подключенного вторым выводом к шине единичного потенциала, объединенные коллекторы транзисторов 1(2)(1), 1(2)(2) дополнительно соединены с базой транзистора 1(2)(4), а коллектор и база транзистора 1(1)(j)
Figure 00000004
соединены соответственно с первым выводом резистора 2j+9, подключенного вторым выводом к шине единичного потенциала, и j-м входом компаратора двоичных чисел, первый и второй выходы которого образованы соответственно объединенными первым выводом резистора 21, подключенного вторым выводом к шине единичного потенциала, коллекторами транзисторов 1(2)(3), 1(6)(3), …, 1(9)(3) и объединенными первым выводом резистора 214, подключенного вторым выводом к шине единичного потенциала, коллекторами транзисторов 1(2)(4), 1(3)(3), …, 1(5)(3), коллектор и база транзистора 1(1)(1) подключены соответственно к базе транзистора 1(5)(1) и объединенным базам транзисторов 1(3)(1), 1(6)(1), 1(7)(1), коллектор и база транзистора 1(1)(2) подключены соответственно к базе транзистора 1(4)(1) и объединенным базам транзисторов 1(2)(1), 1(6)(2), 1(8)(1), база и коллектор транзистора 1(1)(3) подключены соответственно к базе транзистора 1(5)(2) и объединенным базам транзисторов 1(3)(2), 1(8)(2), 1(9)(1), а база и коллектор транзистора 1(1)(4) подключены соответственно к базе транзистора 1(4)(2) и объединенным базам транзисторов 1(2)(2), 1(7)(2), 1(9)(2).The binary number comparator contains 29 transistors 1 (1) (1) , ..., 1 (2) (4) , 1 (3) (1) , ..., 1 (9) (3) and 14 resistors 2 1 , ..., 2 14 , and all transistors are connected by emitters to the zero potential bus and are grouped into nine groups so that the i-th
Figure 00000003
and the first group contains respectively transistors 1 (i) (1) , 1 (i) (2) , 1 (i) (3) and 1 (1) (1) , ..., 1 (i) (4) , and the second the group additionally contains transistor 1 (2) (4) , the combined collectors of transistors 1 (i) (1) , 1 (i) (2) are connected to the base of transistor 1 (i) (3) and the first output of resistor 2 i connected to the second the output to the unit potential bus, the combined collectors of transistors 1 (2) (1) , 1 (2) (2) are additionally connected to the base of transistor 1 (2) (4) , and the collector and base of transistor 1 (1) (j)
Figure 00000004
connected respectively to the first terminal of the resistor 2 j + 9 , connected by the second terminal to the unit potential bus, and the jth input of the binary number comparator, the first and second outputs of which are formed respectively by the combined first terminal of the resistor 2 1 connected by the second terminal to the unit potential bus, collectors of transistors 1 (2) (3) , 1 (6) (3) , ..., 1 (9) (3) and the combined first output of resistor 2 14 connected by the second output to the unit potential bus, collectors of transistors 1 (2) ( 4) 1 (3) (3), ..., 1 (5) (3), the collector and base transitive torus 1 (1) (1) are respectively connected to the base of the transistor 1 (5) (1) and the combined bases of transistors 1 (3) (1), 1 (6) (1), 1 (7) (1), the collector and the base of transistor 1 (1) (2) are connected respectively to the base of transistor 1 (4) (1) and the combined bases of transistors 1 (2) (1) , 1 (6) (2) , 1 (8) (1) , the base and the collector of transistor 1 (1) (3) are connected respectively to the base of transistor 1 (5) (2) and the combined bases of transistors 1 (3) (2) , 1 (8) (2) , 1 (9) (1) , and the base and collector of transistor 1 (1) (4) are connected respectively to the base of transistor 1 (4) (2) and the combined bases of transistors 1 (2) (2) , 1 (7) (2) , 1 (9) (2 )

Работа предлагаемого компаратора двоичных чисел осуществляется следующим образом.The work of the proposed comparator of binary numbers is as follows.

На его первый, второй и третий, четвертый входы подаются соответственно произвольные двоичные сигналы а0, а1, ∈{0,1} и b0, b1 ∈{0,1}, которые задают подлежащие сравнению двухразрядные двоичные числа А=a0a1 и В=b1b0 (а1, b1 и a0, b0 определяют значения старших и младших разрядов соответственно). Тогда сигналы на первом, втором выходах предлагаемого компаратора будут определяться выражениямиArbitrary binary signals а 0 , а 1 , ∈ {0,1} and b 0 , b 1 ∈ {0,1} are supplied to its first, second and third, fourth inputs, which specify two-digit binary numbers A = a to be compared 0 a 1 and B = b 1 b 0 (a 1 , b 1 and a 0 , b 0 determine the values of the higher and lower digits, respectively). Then the signals at the first, second outputs of the proposed comparator will be determined by the expressions

Figure 00000005
Figure 00000005

Figure 00000006
Figure 00000006

В таблице приведены значения реализуемых выражениями (1), (2) функций на всех возможных наборах значений их аргументов. С учетом таблицы имеем QA>B=1, если А>В, QA=B=1, если А=В.The table shows the values of the functions realized by expressions (1), (2) on all possible sets of values of their arguments. Given the table, we have Q A> B = 1 if A> B, Q A = B = 1 if A = B.

АBUT BB QA>B Q A> B QA=B Q A = B а1 a 1 a0 a 0 b1 b 1 b0 b 0 00 00 00 00 00 1one 00 00 1one 00 00 00 1one 00 00 00 1one 00 1one 00 1one 00 00 1one 00 00 00 1one 00 00 00 00 1one 1one 00 00 1one 00 00 1one 1one 00 1one 00 1one 1one 00 00 00 1one 00 00 1one 00 00 1one 1one 00 00 00 1one 1one 00 00 1one 00 1one 1one 1one 00 1one 00 00 1one 00 1one 00 1one 00 1one 1one 1one 00 00 1one 1one 00 1one 1one 00 1one 1one 1one 1one 00 1one

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый компаратор двоичных чисел формирует признаки соотношений А>В, А=В, где А=a1a0, В=b1b0 - двухразрядные двоичные числа, задаваемые двоичными сигналами a0, а1, b0, b1 ∈ {0,1}, и обладает более высоким по сравнению с прототипом быстродействием, т.к. максимальное время задержки распространения сигнала в предлагаемом компараторе определяется выражением τ=3τT, где τТ - время задержки транзистора.The above information allows us to conclude that the proposed binary number comparator forms the signs of the relations A> B, A = B, where A = a 1 a 0 , B = b 1 b 0 - two-digit binary numbers defined by binary signals a 0 , and 1 , b 0 , b 1 ∈ {0,1}, and has a higher speed compared to the prototype, because the maximum delay time of the signal propagation in the proposed comparator is determined by the expression τ = 3τ T , where τ T is the delay time of the transistor.

Claims (1)

Компаратор двоичных чисел, содержащий 26 транзисторов и 14 резисторов, отличающийся тем, что в него дополнительно введены три транзистора, причем все транзисторы подключены эмиттерами к шине нулевого потенциала и сгруппированы в девять групп так, что i-я
Figure 00000007
и первая группы содержат соответственно три и четыре транзистора, а вторая группа дополнительно содержит четвертый транзистор, объединенные коллекторы первого, второго транзисторов i-й группы соединены с базой третьего транзистора i-й группы и первым выводом i-го резистора, подключенного вторым выводом к шине единичного потенциала, во второй группе объединенные коллекторы первого, второго транзисторов дополнительно соединены с базой четвертого транзистора, а коллектор и база j-го
Figure 00000008
транзистора первой группы соединены соответственно с первым выводом (j+9)-го резистора, подключенного вторым выводом к шине единичного потенциала, и j-м входом компаратора двоичных чисел, первый и второй выходы которого образованы соответственно объединенными первым выводом первого резистора, подключенного вторым выводом к шине единичного потенциала, коллекторами третьих транзисторов второй, шестой - девятой групп и объединенными первым выводом четырнадцатого резистора, подключенного вторым выводом к шине единичного потенциала, коллектором четвертого транзистора второй группы, коллекторами третьих транзисторов третьей - пятой групп, коллектор и база первого транзистора первой группы подключены соответственно к базе первого транзистора пятой группы и объединенным базам первых транзисторов третьей, шестой, седьмой групп, коллектор и база второго транзистора первой группы подключены соответственно к базе первого транзистора четвертой группы и объединенным базе второго транзистора шестой группы, базам первых транзисторов второй, восьмой групп, база и коллектор третьего транзистора первой группы подключены соответственно к базе второго транзистора пятой группы и объединенным базе первого транзистора девятой группы, базам вторых транзисторов третьей, восьмой групп, а база и коллектор четвертого транзистора первой группы подключены соответственно к базе второго транзистора четвертой группы и объединенным базам вторых транзисторов второй, седьмой, девятой групп. A binary number comparator containing 26 transistors and 14 resistors, characterized in that it additionally includes three transistors, and all transistors are connected by emitters to the zero potential bus and are grouped into nine groups so that the i-th
Figure 00000007
and the first group contains three and four transistors, respectively, and the second group additionally contains the fourth transistor, the combined collectors of the first, second transistors of the i-th group are connected to the base of the third transistor of the i-th group and the first output of the i-th resistor connected by the second terminal to the bus unit potential, in the second group the combined collectors of the first, second transistors are additionally connected to the base of the fourth transistor, and the collector and base of the j-th
Figure 00000008
the transistors of the first group are connected respectively to the first terminal of the (j + 9) -th resistor connected by the second terminal to the unit potential bus, and the j-th binary binary comparator input, the first and second outputs of which are formed by the combined first terminal of the first resistor connected by the second terminal to the unit potential bus, by the collectors of the third transistors of the second, sixth - ninth groups and united by the first output of the fourteenth resistor connected by the second output to the unit potential bus, collectors the torus of the fourth transistor of the second group, the collectors of the third transistors of the third to fifth groups, the collector and the base of the first transistor of the first group are connected respectively to the base of the first transistor of the fifth group and the combined bases of the first transistors of the third, sixth, seventh groups, the collector and the base of the second transistor of the first group are connected, respectively to the base of the first transistor of the fourth group and the combined base of the second transistor of the sixth group, the bases of the first transistors of the second, eighth groups, the base and the collector are third its transistors of the first group are connected respectively to the base of the second transistor of the fifth group and the combined base of the first transistor of the ninth group, the bases of the second transistors of the third, eighth groups, and the base and collector of the fourth transistor of the first group are connected respectively to the base of the second transistor of the fourth group and the combined bases of the second transistors of the second , seventh, ninth groups.
RU2008142902/09A 2008-10-28 2008-10-28 Binary number comparator RU2389063C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2008142902/09A RU2389063C1 (en) 2008-10-28 2008-10-28 Binary number comparator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2008142902/09A RU2389063C1 (en) 2008-10-28 2008-10-28 Binary number comparator

Publications (1)

Publication Number Publication Date
RU2389063C1 true RU2389063C1 (en) 2010-05-10

Family

ID=42674034

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2008142902/09A RU2389063C1 (en) 2008-10-28 2008-10-28 Binary number comparator

Country Status (1)

Country Link
RU (1) RU2389063C1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU194455U1 (en) * 2019-05-27 2019-12-11 Акционерное общество "Научно-исследовательский институт молекулярной электроники" BIN NUMBER COMPARATOR
RU2791455C1 (en) * 2022-03-18 2023-03-07 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Binary number comparator

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ШЕВКОПЛЯС Б.В. Микропроцессорные структуры. Инженерные решения. - М.: Радио и связь, 1990, с.500-501. *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU194455U1 (en) * 2019-05-27 2019-12-11 Акционерное общество "Научно-исследовательский институт молекулярной электроники" BIN NUMBER COMPARATOR
RU2791455C1 (en) * 2022-03-18 2023-03-07 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Binary number comparator

Similar Documents

Publication Publication Date Title
CN201130369Y (en) Multichannel synchronous data capturing card based on VXI bus
RU2517720C1 (en) Logic converter
RU2440601C1 (en) Logic converter
RU2389063C1 (en) Binary number comparator
RU2443009C1 (en) Logic converter
RU2363037C1 (en) Device for comparing binary numbers
RU2629451C1 (en) Logic converter
RU2300131C1 (en) Binary number comparator
RU2704735C1 (en) Threshold module
RU2420789C1 (en) Device for comparing binary numbers
RU2361266C1 (en) Binary number comparator
RU2629452C1 (en) Logic converter
CN101527553B (en) Pulse-generating circuit and communication device
CN1858752A (en) Radio communication simulation device based on FPGA and USB storage device
CN101373203A (en) Speed testing structure of ring-shaped oscillator
RU2491613C1 (en) Logic processor
RU2300135C1 (en) Device for selecting the greater one of two binary numbers
Venkataramani et al. Approximate computing
CN106680689A (en) Signal generating system for aging tests
RU2363035C1 (en) Device for comparing binary numbers
RU2676888C1 (en) Logical module
CN2899308Y (en) Multi-path radio telecommunicating simulator
RU2242044C1 (en) Majority module
RU2282234C1 (en) Logical computing device
RU2778678C1 (en) Logic module

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20101029