RU2371341C2 - Устройство для достоверной передачи данных на железнодорожные маяки - Google Patents
Устройство для достоверной передачи данных на железнодорожные маяки Download PDFInfo
- Publication number
- RU2371341C2 RU2371341C2 RU2006143800/11A RU2006143800A RU2371341C2 RU 2371341 C2 RU2371341 C2 RU 2371341C2 RU 2006143800/11 A RU2006143800/11 A RU 2006143800/11A RU 2006143800 A RU2006143800 A RU 2006143800A RU 2371341 C2 RU2371341 C2 RU 2371341C2
- Authority
- RU
- Russia
- Prior art keywords
- data
- transmission
- microprocessor
- indicated
- cascade
- Prior art date
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B61—RAILWAYS
- B61L—GUIDING RAILWAY TRAFFIC; ENSURING THE SAFETY OF RAILWAY TRAFFIC
- B61L3/00—Devices along the route for controlling devices on the vehicle or vehicle train, e.g. to release brake, to operate a warning signal
- B61L3/02—Devices along the route for controlling devices on the vehicle or vehicle train, e.g. to release brake, to operate a warning signal at selected places along the route, e.g. intermittent control simultaneous mechanical and electrical control
- B61L3/08—Devices along the route for controlling devices on the vehicle or vehicle train, e.g. to release brake, to operate a warning signal at selected places along the route, e.g. intermittent control simultaneous mechanical and electrical control controlling electrically
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B61—RAILWAYS
- B61L—GUIDING RAILWAY TRAFFIC; ENSURING THE SAFETY OF RAILWAY TRAFFIC
- B61L3/00—Devices along the route for controlling devices on the vehicle or vehicle train, e.g. to release brake, to operate a warning signal
- B61L3/02—Devices along the route for controlling devices on the vehicle or vehicle train, e.g. to release brake, to operate a warning signal at selected places along the route, e.g. intermittent control simultaneous mechanical and electrical control
- B61L3/08—Devices along the route for controlling devices on the vehicle or vehicle train, e.g. to release brake, to operate a warning signal at selected places along the route, e.g. intermittent control simultaneous mechanical and electrical control controlling electrically
- B61L3/12—Devices along the route for controlling devices on the vehicle or vehicle train, e.g. to release brake, to operate a warning signal at selected places along the route, e.g. intermittent control simultaneous mechanical and electrical control controlling electrically using magnetic or electrostatic induction; using radio waves
- B61L3/121—Devices along the route for controlling devices on the vehicle or vehicle train, e.g. to release brake, to operate a warning signal at selected places along the route, e.g. intermittent control simultaneous mechanical and electrical control controlling electrically using magnetic or electrostatic induction; using radio waves using magnetic induction
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B61—RAILWAYS
- B61L—GUIDING RAILWAY TRAFFIC; ENSURING THE SAFETY OF RAILWAY TRAFFIC
- B61L27/00—Central railway traffic control systems; Trackside control; Communication systems specially adapted therefor
- B61L27/70—Details of trackside communication
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B61—RAILWAYS
- B61L—GUIDING RAILWAY TRAFFIC; ENSURING THE SAFETY OF RAILWAY TRAFFIC
- B61L3/00—Devices along the route for controlling devices on the vehicle or vehicle train, e.g. to release brake, to operate a warning signal
- B61L3/02—Devices along the route for controlling devices on the vehicle or vehicle train, e.g. to release brake, to operate a warning signal at selected places along the route, e.g. intermittent control simultaneous mechanical and electrical control
Abstract
Устройство (1) для достоверной передачи данных на железнодорожные маяки включает независимые и гальванически изолированные друг от друга первый и второй тракты (1a, 1b), каждый из которых включает в себя каскад (2а, 2b) выбора сигнала. Каскад содержит микропроцессор (6а, 6b) и принимает информационные сигналы, отражающие состояние участка железнодорожного пути, а также формирующий по меньшей мере один блок данных для передачи на маяк. Каскад (3а, 3b) управления сравнивает блоки данных, формируемые первым и вторым трактами (1а, 1b), для разрешения/запрещения передачи данных на маяк. Первый тракт (1а) содержит, кроме того, каскад (4, 5, 17) разрешения передачи, позволяющий в случае положительного результата сравнения, осуществленного каскадом (3а, 3b) управления, передачу на маяк блока данных, сформированного первым трактом (1а). Изобретение направлено на обеспечение безопасного и достоверного выбора и передачи на маяки блока данных. 10 з.п. ф-лы, 3 ил.
Description
Область техники
Данное изобретение относится к устройству для надежной передачи данных, в частности надежной передачи блока данных на железнодорожные маяки.
Уровень техники
Как известно, железнодорожные маяки (также известные под французским термином "balise")устанавливаются вдоль железнодорожных путей, принимают электромагнитный разрешающий сигнал с транспортного средства, движущегося по железнодорожному пути, и в ответ вырабатывают кодированный ответный сигнал (блок данных), передающийся на транспортное средство и содержащий информацию, относящуюся к местонахождению и перемещению транспортного средства.
К примеру, данная информация может указывать на наличие препятствия на участке железнодорожного пути по направлению движения от места расположения маяка.
Маяки включают в себя приемную антенну и передающую антенну и обычно укладываются между железнодорожными рельсами и надежно прикрепляются к шпалам.
Устройства кодирования и передачи данных (известные как «кодеры») также устанавливаются вдоль железнодорожных путей для получения диагностической информации относительно состояния железнодорожного пути, а также для передачи на маяки соответствующего блока данных, выбираемого на основании входного сигнала.
Входные сигналы кодера обычно поступают с контактов реле, расположенных вдоль железнодорожного пути, которые включаются при заранее установленных событиях, таких как переключение сигнала светофора с красного на зеленый, перевод стрелки и т.д.
Иными словами, данные маяки просто предназначены для трансляции транспортным средствам, движущимся по железнодорожным путям, блоков данных, отобранных и передаваемых кодерами.
Поэтому очень важным является абсолютная достоверность блоков данных, передаваемых транспортным средствам, движущимся по определенному участку железнодорожного пути, от которой зависит безопасность данных транспортных средств.
Таким образом, кодер должен гарантировать практически нулевую вероятность ошибки как при выборе блока данных на основании состояния железнодорожного пути, так и при передаче выбранных блоков данных на маяки.
Сущность изобретения
Целью настоящего изобретения является обеспечение усовершенствованного, более безопасного и более достоверного выбора и передачи на маяки блока данных.
В соответствии с настоящим изобретением предложено устройство для достоверной передачи данных на железнодорожные маяки, характеризующееся наличием независимых гальванически разделенных первого и второго трактов, каждый из которых включает в себя каскад выбора сигнала, содержащий микропроцессор, для приема информационных сигналов, относящихся к состоянию участка железнодорожного пути, а также для формирования по меньшей мере одного блока данных для передачи на маяк, а также каскад управления для сравнения блоков данных, создаваемых первым и вторым трактами, а также для разрешения/запрещения передачи данных на маяки, при этом упомянутый первый тракт также включает в себя каскад разрешения передачи, позволяющий осуществлять передачу блока данных, созданного вышеупомянутым первым трактом, в случае, если результат сравнения, выполненного каскадом управления, оказался положительным.
Краткое описание чертежей.
Предпочтительная форма реализации данного изобретения, не ограничивающая его объем, будет описана в виде примера со ссылкой на чертежи, где:
на фиг.1 показана блок-схема устройства для передачи данных в соответствии с данным изобретением;
на фиг.2 и 3 показаны детализированные блок-схемы частей устройства, показанного на фиг.1.
Предпочтительная форма реализации изобретения
Как показано на фиг.1, устройство 1 передачи данных в соответствии с настоящим изобретением включает в себя гальванически изолированные друг от друга первый и второй тракты 1а и 1b, работающие параллельно и независимо друг от друга.
Первый тракт 1а передает блоки данных на маяки, в то время как второй тракт 1b контролирует правильность работы устройства 1 передачи данных. В приведенном примере устройство 1 передачи данных управляет четырьмя маяками (BCN1, BCN2, BCN3, BCN4), хотя количество управляемых маяков, очевидно, может быть иным.
Первый тракт 1а и второй тракт 1b также включают в себя каскады 2а, 2b выбора сигнала для приема входных сигналов (INPUTS), генерируемых известным способом и касающихся состояния участка железнодорожного пути (например, сортировочной станции, на чертежах не показана), и для формирования в соответствии с ними надлежащего сигнала для передачи на каждый маяк.
Первый тракт 1а и второй тракт 1b включают в себя каскады 3а и ЗЬ управления для постоянного определения правильности работы устройства 1 передачи данных одновременно с передачей данных на маяки.
Первый тракт 1а также содержит схему 4 быстрого прерывания, включенную между каскадом 2а выбора сигнала и каскадом 3а управления, для прерывания передачи данных на маяки в случае неисправности; а также передающий каскад 5 для передачи на маяки подтвержденных блоков данных.
Каждый каскад 2а и 2b выбора сигнала включает в себя микропроцессор 6а, 6b; блок 7а, 7b приема сигналов, указывающих на состояние железнодорожного пути, блок 8а, 8b памяти для записи блоков данных, содержащий несколько ранее сформированных блоков данных (определяемых последовательностью битов), а также оперативное запоминающее устройство (ОЗУ) 9а, 9b.
Блоки 7а, 7b совершенно независимо друг от друга принимают параллельные входные сигналы тока и напряжения.
Каждый микропроцессор 6а, 6b, принимающий сигналы с соответствующего блока 7а, 7b приема сигналов, соединен с соответствующим блоком 8а, 8b памяти и с соответствующим ОЗУ 9а, 9b.
ОЗУ 9а, 9b разделено на 2 банка памяти - рабочую память и тестируемую память, физически отделенных друг от друга.
Выход каждого микропроцессора 6а, 6b соединен с соответствующим каскадом 3а, 3b управления через последовательный канал 10а, 10b передачи.
Каскад 3а, 3b управления включает в себя демультиплексор 12а, 12b с одним входом и четырьмя выходами, который принимает сигнал, формируемый соответствующим микропроцессором 6а, 6b, и, в свою очередь, формирует четыре выходных сигнала OUT 1a/b, OUT 2a/b, OUT 3a/b, OUT 4a/b, каждый из которых управляет соответствующим маяком; а также схему 14а, 14b сравнения для побитового приема и сравнения соответствующих сигналов, формируемых первым и вторым трактами 1а, 1b.
Схема 14а, 14b сравнения осуществляет побитовое сравнение следующих последовательностей сигналов: OUT 1а и OUT 1b; OUT 2a и OUT 2b; OUT 3а и OUT 3b; OUT 4a и OUT 4b.
Результат побитового сравнения передается схемой 14а, 14b сравнения соответствующему микропроцессору 6а, 6b.
Первый оптрон 16 включен между выходами демультиплексора 12а и входами схемы 14b сравнения, а также между выходами демультиплексора 12b и входами схемы 14а сравнения, что исключает прямое прохождение электрических сигналов с первого тракта 1а на второй тракт 1b, обеспечивая таким образом их гальваническую изоляцию.
На фиг.2 показана структура схем 14а, 14b сравнения.
Схема 14а, 14b сравнения включает в себя четыре логические схемы 20а-20d ИСКЛЮЧАЮЩЕЕ ИЛИ, получающие соответственно сигналы OUT 1а и OUT 1b; OUT 2a и OUT 2b; OUT 3а и OUT 3b; OUT 4a и OUT 4b.
Схема 14а, 14b сравнения также включает в себя четыре счетчика 21a-21d ошибок и четыре определителя 22a-22d локализации ошибок. Каждый счетчик 21a-21d ошибок соединен с входом соответствующего определителя 22a-22d локализации ошибок, который формирует сигнал управления, передаваемый на соответствующий микропроцессор 6а, 6b.
На фиг.3 показана структура схемы 4 быстрого прерывания, включенной между выходом микропроцессора 6а и демультиплексором 12а первого тракта 1а.
Схема 4 быстрого прерывания включает в себя первую и вторую логические схемы 30, 31 И, логическую схему 32 ИЛИ, а также первый и второй пороговые компараторы 33, 34.
Первая логическая схема 30 И принимает по последовательному каналу 10а передачи выходной сигнал микропроцессора 6а и первый разрешающий сигнал EN1, формируемый микропроцессором 6b; вторая логическая схема 31 И принимает выходной сигнал микропроцессора 6а и второй разрешающий сигнал EN2, также формируемый микропроцессором 6b. Логическая схема 32 ИЛИ принимает соответственно выходные сигналы первой и второй логических схем 30, 31 И и формирует первый и второй сигналы C1, C2 сравнения, которые считываются микропроцессором 6b. Более конкретно, первый и второй сигналы C1, C2 сравнения соответственно являются результатом сравнения выходных сигналов первой и второй логических схем 30, 31 И с изменяющимся пороговым напряжением.
В зависимости от положения ключа 35, управляемого сигналом управления TSOG, подаваемым от микропроцессора 6b, пороговое напряжение может принимать первое (положительное) значение (Vth) либо второе (отрицательное) значение (-Vth), противоположное первому значению.
Передающий каскад 5 на выходе первого тракта 1а принимает выходные сигналы OUT1a, OUT2a, OUT3a, OUT4a демультиплексора 12а через промежуточный второй оптрон 17 и управляет четырьмя соответствующими маяками.
Устройство 1 передачи данных также включает в себя схему 18 обеспечения безопасности, которая получает разрешающий сигнал от каждого микропроцессора 6а, 6b через промежуточный третий оптрон 19, чтобы микропроцессоры 6а, 6b оставались гальванически изолированными.
Схема обеспечения безопасности 18 подает напряжение питания Vdc на второй оптрон 17
Устройство 1 передачи данных работает следующим образом.
Первый и второй тракты 1а и 1b (фиг.1) принимают входные сигналы, относящиеся к состоянию железнодорожного пути, независимо друг от друга.
Блоки 7а, 7b приема сигналов получают и передают значения напряжения и тока входных сигналов на соответствующие микропроцессоры 6а, 6b, на эти блоки также может быть подан эталонный сигнал для тестирования правильности функционирования каналов сбора данных.
Каждый микропроцессор 6а, 6b имеет доступ к двум физически разделенным (рабочему и тестируемому) банкам данных в ОЗУ 9а, 9b. Более конкретно, первоначально работает первый (рабочий) банк данных ОЗУ. Одновременно, второй (тестируемый) банк подвергается тестированию. Как только тестирование завершено, зона рабочей памяти копируется во второй, протестированный, банк; затем работать начинает второй банк, а первый подвергается тестированию. Иными словами, в процессе работы два указанных банка данных переключаются и функционируют/тестируются постоянно, без перерывов.
На основе данных, полученных с соответствующих блоков 7а, 7b приема сигналов, каждый микропроцессор 6а, 6b независимо выбирает подходящий блок данных из блока 8а, 8b памяти по заранее определенным (известным) внутренним правилам.
На основе входных данных известным способом формируют для каждого маяка соответствующий блок данных TG1, TG2, TG3, TG4, причем из этих четырех блоков данных TG1, TG2, TG3, TG4 формируют суммарный блок данных, включающий в себя несколько групп последовательных битов, причем каждая группа включает в себя биты одинаковой локализации в разных исходных блоках данных. Так, первая группа битов содержит первые биты из блоков данных TG1, TG2, TG3, TG4, вторая группа битов содержит вторые биты из блоков данных TG1, TG2, TG3, TG4 и так далее до самого конца блоков данных.
Сформированный таким образом суммарный блок данных передают через последовательный канал 10а, 10b передачи со скоростью, в четыре раза превышающей частоту, использующуюся для передачи данных на маяки.
С помощью одного последовательного канала передачи с временным мультиплексированием (уплотнением) можно управлять несколькими маяками (в приведенном примере - четырьмя) для непрерывной передачи данных на маяки.
Логическая схема синхронизации первого и второго микропроцессоров 6а, 6b синхронизирует передачу блоков данных по последовательным каналам передачи 10а, 10b при помощи обычного тактового сигнала.
Суммарный блок данных, формируемый микропроцессорами 6а, 6b, принимается соответствующими демультиплексорами 12а, 12b, которые распределяют биты каждой группы на соответствующие выходы OUT 1a/b, OUT 2a/b, OUT 3a/b, OUT 4a/b таким образом, чтобы соответствующие блоки данных TG1, TG2, TG3, TG4, передаваемые на соответствующие маяки, были восстановлены на каждом выходе OUT 1a/b, OUT 2a/b, OUT 3a/b, OUT 4a/b.
Демультиплексор 12а, 12b осуществляет данную операцию посредством последовательной логической синхронизации с тактовым сигналом, с которым данные передаются по последовательным каналам 10а, 10b передачи.
Четыре восстановленных блока данных на выходах OUT 1a/b, OUT 2a/b, OUT 3a/b, OUT 4a/b затем поступают на схемы 14а, 14b сравнения.
Схемы 14а, 14b сравнения осуществляют побитовое сравнение блоков данных TG1, TG2, TG3, TG4, передаваемых первым трактом 1а, а также блоков данных TG1, TG2, TG3, TG4, передаваемых вторым трактом 1b, с целью определения соответствия друг другу передаваемых данных.
При отсутствии дефектов в устройстве 1 передачи данных блоки данных, формируемые независимо друг от друга на основании одних и тех же входных сигналов микропроцессорами 6а, 6b, должны быть идентичными.
Как показано на фиг.2, биты, локализованные идентично в каждом из блоков данных TG1, TG2, TG3, TG4, формируемых двумя трактами 1а и 1b, сравниваются логическими схемами 20a-20d ИСКЛЮЧАЮЩЕЕ ИЛИ, которые, в случае равенства сравниваемых битов, формируют логический сигнал низкого уровня.
Выходной сигнал логических схем 20a-20d ИСКЛЮЧАЮЩЕЕ ИЛИ поступает на счетчики 21a-21d ошибок и определители 22a-22d локализации ошибок, которые запоминают соответственно количество обнаруженных ошибок и их локализацию в рамках передаваемого блока данных. Более конкретно, счетчики 21a, 21d ошибок увеличивают количество обнаруженных ошибок при каждом получении логического сигнала высокого уровня с выхода соответствующей логической схемы 20a-20d ИСКЛЮЧАЮЩЕЕ ИЛИ.
Данные, запоминаемые счетчиками 21a-21d ошибок и определителями 22a-22d локализации ошибок, затем подают на соответствующий микропроцессор 6а, 6b в виде сигналов управления с целью индикации, если они есть, ошибок передачи данных.
Каждый микропроцессор 6а, 6b получает сигналы управления, независимо сформированные соответствующими схемами сравнения 14а, 14b.
В случае если ошибок не обнаружено, блоки данных TG1, TG2, TG3, TG4 на четырех выходах OUT 1а, OUT 2a, OUT 3а, OUT 4a демультиплексора 12а через оптрон 17 поступают на передающий каскад 5 для управления соответствующими маяками.
На оптрон 17, разрешающий прохождение выходных данных, подается напряжение Vdc от схемы 18 обеспечения безопасности, которая приводится в действие сигналами разрешения, поступающими с микропроцессоров 6а, 6b.
И, наоборот, в случае обнаружения каких-либо ошибок передачи данных для предотвращения передачи на маяки ошибочных блоков данных, а также в целях предотвращения получения движущимися транспортными средствами кодированных потенциально опасных сообщений, предпринимаются следующие действия:
- первый микропроцессор 6а прерывает передачу данных по каналу 10а передачи;
- оба микропроцессора 6а, 6b прерывают передачу разрешающих сигналов на схему 18 обеспечения безопасности, прерывая таким образом подачу напряжения Vdc на оптрон 17 и делая невозможным прохождение блоков данных на передающий каскад 5;
- второй микропроцессор 6b активирует схему 4 быстрого прерывания, которая прерывает передачу данных с выхода микропроцессора 6а на вход демультиплексора 12а.
Схема быстрого прерывания 4 (фиг.3) функционирует следующим образом.
Второй микропроцессор 6b непрерывно подает на схему 4 быстрого прерывания разрешающие сигналы EN1 и EN2, которые, при безошибочной работе устройства 1 передачи данных, разрешают передачу данных через логическую схему 30 И (высокий логический уровень разрешающего сигнала EN1 и низкий логический уровень разрешающего сигнала EN2) или через логическую схему 31 И (высокий логический уровень разрешающего сигнала EN2 и низкий логический уровень разрешающего сигнала EN1). Выходы логических схем 30, 31 И соединены со входами логической схемы 32 ИЛИ, обеспечивая таким образом непрерывное прохождение данных на выход схемы быстрого прерывания.
При обнаружении ошибок, требующих прекращения передачи данных, второй микропроцессор 6b блокирует обе логические схемы 30, 31 И, придавая обоим разрешающим сигналам EN1 и EN2 низкий логический уровень.
Наличие двухвходовых логических схем 30, 31 И позволяет тестировать работу схемы 4 быстрого прерывания одновременно с передачей данных.
То есть, второй микропроцессор 6b попеременно разрешает передачу через логическую схему 30 И и отключает логическую схему 31 И, а затем разрешает передачу через логическую схему 31 И и отключает логическую схему 30 И.
Указанные проверки осуществляются вторым микропроцессором 6b путем запрашивания первого и второго сигналов C1, C2 сравнения с компараторов 33, 34.
Для этого микропроцессор 6b выполнен с возможностью размыкания ключа 35 (посредством управляющего сигнала TSOG) и изменения тем самым порога компараторов 33, 34, а также с возможностью проверки отключения выходов логических схем 30, 31 И.
При отключенной логической схеме 30 И проверка осуществляется путем считывания выходного сигнала C1 соответствующего компаратора 33 наряду с изменением значения его входного порогового напряжения. На выходе логической схемы 30 И (отключенной) появляется, таким образом, опорное значение (например, нулевое), которое поступает на вход компаратора 33, на второй вход которого поступает положительное либо отрицательное пороговое напряжение (Vth, -Vth) так, что фактическое отключение логической схемы 30 И может определяться просто определением переключения выхода компаратора 33, а также изменением порогового напряжения.
То же применимо к определению фактического отключения логической схемы 31 И.
Устройство 1 передачи данных также предусматривает тестирование работы схем 14а, 14b сравнения, в частности выявление ошибок детекторов и запоминающих ячеек, одновременно с передачей блоков данных на маяки.
Микропроцессор 6b вводит в блок данных, передаваемый по последовательному каналу 10b передачи, последовательность ошибок в известном количестве и с заранее заданной локализацией в блоке данных.
Это возможно, если на маяки передают блоки данных, сформированные микропроцессором 6а, передаваемые по последовательному каналу 10а передачи и не содержащие ошибок.
Как только заданное число битов блока данных передано, каждый микропроцессор 6а, 6b независимо друг от друга проверяет, соответствует ли число и локализация запрограммированных ошибок (в рамках тестовой последовательности ошибок) числу и локализации обнаруженных ошибок.
Таким образом можно осуществлять тестирование правильности работы схем 14а, 14b сравнения, а в случае несоответствия обнаруженных ошибок - прерывать передачу блоков данных.
Преимущества данного изобретения указаны ниже.
В частности, при использовании двух независимых друг от друга гальванически изолированных трактов для независимого приема входных сигналов и формирования соответствующих блоков данных, а также двух независимых схем сравнения для сравнения и подтверждения соответствия двух блоков данных, значительно повышается степень достоверности передачи данных на маяки.
Устройство передачи данных согласно настоящему изобретению предусматривает три взаимодействующих способа скорейшего прерывания передачи данных при обнаружении каких-либо ошибок:
- прерывание передачи данных по выходному последовательному каналу;
- включение схемы быстрого прерывания,
- отключение схемы обеспечения безопасности для прекращения подачи напряжения питания на выходной оптрон, а следовательно, и передачи данных на маяки.
Более того, благодаря соответствующему построению схемы устройство передачи данных осуществляет непрерывное тестирование своего функционирования, не прерывая при этом передачу данных на маяки.
Таким образом, тестируется функционирование блоков приема входных сигналов, рабочей памяти ОЗУ микропроцессора, схем сравнения и определения ошибок передачи, а также схемы быстрого прерывания.
В описанное выше изобретение могут вноситься изменения, не выходящие за пределы настоящего изобретения, определенного в прилагаемой формуле изобретения.
В частности, для отбора передаваемых блоков данных, основанных на состоянии железнодорожного пути, может быть использовано иное устройство.
В этом случае на устройство передачи данных может непосредственно подаваться маркер, показывающий поле в соответствующем блоке памяти, содержащее блок данных, предназначенный для передачи.
Несмотря на то, что описанный пример относится к устройствам передачи, управляющим четырьмя маяками, при использовании различных электронных устройств (например, демультиплексора с большим числом выходов) можно управлять большим числом маяков.
Claims (11)
1. Устройство (1) для достоверной передачи данных, характеризующееся тем, что оно содержит независимые и гальванически изолированные друг от друга первый и второй тракты (1a, 1b), каждый из которых содержит содержащий микропроцессор (6а, 6b) каскад (2а, 2b) выбора сигнала, выполненный с возможностью получения информационных сигналов относительно состояния участка железнодорожного пути и формирования по меньшей мере одного блока данных для передачи на маяк, а также каскад (3а, 3b) управления, выполненный с возможностью сравнения блоков данных, формируемых первым и вторым трактами (1а, 1b), для включения или отключения передачи данных на маяк, при этом указанный первый тракт (1а) также содержит каскад (4, 5, 17) разрешения передачи, выполненный с возможностью разрешения передачи на маяк блока данных, сформированного указанным первым трактом (1а), в случае положительного результата сравнения, осуществленного указанным каскадом (3а, 3b) управления.
2. Устройство по п.1, отличающееся тем, что указанный каскад (4, 5, 17) разрешения передачи содержит схему (4) быстрого прерывания, включенную между выходом указанного микропроцессора (6а) и указанным каскадом (3а) управления указанного первого тракта (1а), причем указанная схема (4) быстрого прерывания препятствует прохождению указанного блока данных в случае отрицательного результата сравнения, осуществленного указанным каскадом (3а, 3b) управления.
3. Устройство по п.2, отличающееся тем, что указанная схема (4) быстрого прерывания содержит первую и вторую логические схемы (30, 31) И, каждая из которых имеет первый вход (10а) для приема указанного блока данных и второй вход для приема разрешающего сигнала (EN1, EN2) с микропроцессора (6b) второго тракта (1b), и логическую схему (32) ИЛИ, принимающую выходные сигналы указанных логических схем (30, 31) И, при этом оба указанных разрешающих сигнала (EN1, EN2) принимают низкие значения при отрицательном результате сравнения, осуществленного указанным каскадом (3а, 3b) управления.
4. Устройство по п.3, отличающееся тем, что указанная схема быстрого прерывания (4) содержит также первый и второй пороговые компараторы (33, 34), на которые подаются выходные сигналы соответственно указанных первой и второй логических схем (30, 31) И, а также пороговое напряжение (Vth, -Vth), изменяющееся в соответствии с управляющим сигналом (TSOG), формируемым микропроцессором (6b) указанного второго тракта (1b), причем указанные первый и второй компараторы (33, 34) формируют соответствующие сигналы сравнения (C1, C2), которые подаются на микропроцессор (6а) указанного первого тракта (1а) для проверки правильности функционирования указанной схемы быстрого прерывания (4).
5. Устройство по п.1, отличающееся тем, что указанный каскад (4, 5, 17) разрешения передачи содержит оптрон (17), включенный между каскадом (3а) управления указанного первого тракта (1а) и указанным маяком, причем указанный оптрон (17) взаимодействует со схемой обеспечения безопасности (18), принимающей сигналы микропроцессоров (6а, 6b) указанных первого и второго трактов (1а, 1b) для блокировки указанного оптрона (17) в случае отрицательного результата сравнения, осуществленного указанным каскадом (3а, 3b) управления.
6. Устройство по п.1, отличающееся тем, что указанный микропроцессор (6а) указанного первого тракта (1а) прерывает формирование блоков данных в случае отрицательного результата сравнения, осуществленного указанным каскадом (3а, 3b) управления.
7. Устройство по п.1, отличающееся тем, что указанный каскад (3а, 3b) управления содержит, по меньшей мере, одну логическую схему (20a-20d) ИСКЛЮЧАЮЩЕЕ ИЛИ, принимающую блоки данных, сформированные соответственно микропроцессорами (6а, 6b) первого и второго трактов (1а, 1b), счетчик (21a-21d) ошибок с входом, соединенным с выходом указанной логической схемы ИСКЛЮЧАЮЩЕЕ ИЛИ (20a-20d), определитель (22a-22d) локализации ошибок со входом, соединенным с выходом указанного счетчика (21a-21d) ошибок, формирующий сигнал управления, который подается на соответствующий микропроцессор (6а, 6b).
8. Устройство по п.7, отличающееся тем, что на указанный счетчик (21a-21d) ошибок и указанный определитель (22a-22d) локализации ошибок подается тестовая последовательность ошибок для проверки правильности функционирования указанного каскада (3а, 3b) управления.
9. Устройство по п.8, отличающееся тем, что указанная тестовая последовательность ошибок вводится в блок данных, сформированный микропроцессором (6b) указанного второго тракта (1b).
10. Устройство по п.1, отличающееся тем, что указанный каскад (2а, 2b) выбора сигнала формирует несколько блоков данных для передачи на соответствующие маяки и суммарный блок данных, содержащий несколько групп последовательных битов, каждая из которых включает в себя биты, расположенные соответствующим образом в различных блоках данных, а указанный каскад (3а, 3b), включает в себя демультиплексор (12а, 12b), который получает указанный суммарный блок данных и передает указанные различные биты каждой группы на соответствующие выходы (OUT 1a/b, OUT 2a/b, OUT 3a/b, OUT 4a/b) таким образом, чтобы на каждом выходе (OUT 1a/b, OUT 2a/b, OUT 3a/b, OUT 4a/b) был восстановлен соответствующий блок данных.
11. Устройство по п.10, отличающееся тем, что схема (4) быстрого прерывания включена между выходом указанных микропроцессора (6а) и демультиплексором (12) указанного первого тракта (1а) и препятствует прохождению указанного блока данных в случае отрицательного результата сравнения, осуществленного указанным каскадом (3а, 3b) управления.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT000325A ITTO20040325A1 (it) | 2004-05-14 | 2004-05-14 | Dispositivo per la trasmissione sicura di dati verso boe per la segnalazione ferroviaria |
| ITTO2004A000325 | 2004-05-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| RU2006143800A RU2006143800A (ru) | 2008-06-20 |
| RU2371341C2 true RU2371341C2 (ru) | 2009-10-27 |
Family
ID=34967168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2006143800/11A RU2371341C2 (ru) | 2004-05-14 | 2005-05-13 | Устройство для достоверной передачи данных на железнодорожные маяки |
Country Status (26)
| Country | Link |
|---|---|
| US (1) | US8026790B2 (ru) |
| EP (1) | EP1750987B1 (ru) |
| KR (1) | KR20070055421A (ru) |
| CN (1) | CN1984806B (ru) |
| AT (1) | ATE382008T1 (ru) |
| AU (1) | AU2005245147B2 (ru) |
| DE (1) | DE602005004023T2 (ru) |
| DK (1) | DK1750987T3 (ru) |
| EG (1) | EG24595A (ru) |
| ES (1) | ES2297711T3 (ru) |
| HR (1) | HRP20080109T3 (ru) |
| IL (1) | IL179219A (ru) |
| IT (1) | ITTO20040325A1 (ru) |
| JO (1) | JO2469B1 (ru) |
| MA (1) | MA28659B1 (ru) |
| MD (1) | MD3750G2 (ru) |
| MY (1) | MY141818A (ru) |
| PL (1) | PL1750987T3 (ru) |
| PT (1) | PT1750987E (ru) |
| RS (1) | RS50562B (ru) |
| RU (1) | RU2371341C2 (ru) |
| SA (1) | SA05260334B1 (ru) |
| SI (1) | SI1750987T1 (ru) |
| TW (1) | TW200619072A (ru) |
| UA (1) | UA90676C2 (ru) |
| WO (1) | WO2005113314A1 (ru) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ITTO20030978A1 (it) * | 2003-12-05 | 2005-06-06 | Ansaldo Segnalamento Ferroviario S P A | Boa (balise) per segnalazione ferroviaria e metodo di realizzazione della boa stessa. |
| FR2988064B1 (fr) * | 2012-03-15 | 2014-04-18 | Alstom Transport Sa | Systeme embarque de generation d'un signal de localisation d'un vehicule ferroviaire |
| US9608742B2 (en) * | 2012-06-18 | 2017-03-28 | Alstom Transport Technologies | Methods and systems for signal fingerprinting |
| CN107276768B (zh) * | 2017-06-29 | 2023-07-11 | 卡斯柯信号有限公司 | 一种用于地面电子单元的c接口板电路 |
| DE102018115759B3 (de) * | 2018-06-29 | 2019-08-29 | Scheidt & Bachmann Gmbh | Balisensteuerungsvorrichtung |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3003291C2 (de) * | 1980-01-30 | 1983-02-24 | Siemens AG, 1000 Berlin und 8000 München | Zweikanalige Datenverarbeitungsanordnung für Eisenbahnsicherungszwecke |
| JPS6182201A (ja) * | 1984-09-29 | 1986-04-25 | Nec Home Electronics Ltd | フエイルセ−フ制御回路 |
| US4622667A (en) * | 1984-11-27 | 1986-11-11 | Sperry Corporation | Digital fail operational automatic flight control system utilizing redundant dissimilar data processing |
| US4734687A (en) * | 1985-01-25 | 1988-03-29 | Smiths Industries Public Limited Company | Monitoring |
| DE3522418A1 (de) * | 1985-06-22 | 1987-01-02 | Standard Elektrik Lorenz Ag | Einrichtung zur meldung des belegungszustandes von gleisabschnitten im bereich eines stellwerks |
| JP3343143B2 (ja) * | 1992-12-02 | 2002-11-11 | 日本電気株式会社 | 故障診断方法 |
| FR2704329B1 (fr) * | 1993-04-21 | 1995-07-13 | Csee Transport | Système de sécurité à microprocesseur, applicable notamment au domaine des transports ferroviaires. |
| JP3412349B2 (ja) * | 1994-12-28 | 2003-06-03 | 株式会社日立製作所 | 制御装置 |
| DE59607113D1 (de) | 1995-04-13 | 2001-07-26 | Siemens Schweiz Ag Zuerich | Datenübertragungsverfahren und Vorrichtung |
| CN1183587C (zh) * | 1996-04-08 | 2005-01-05 | 德克萨斯仪器股份有限公司 | 用于把两个集成电路直流上相互隔离的方法和设备 |
| CN1110731C (zh) * | 1999-05-25 | 2003-06-04 | 李善伯 | 构成计算机管理下地面磁性航线、信标及传感器安装的方法 |
| FR2819772B1 (fr) * | 2001-01-22 | 2004-05-28 | Alstom | Dispositif et procede pour la localisation ponctuelle d'un vehicule ferroviaire le long d'une voie ferree equipee de balises et antenne destinee a equiper un tel dispositif |
| US6570497B2 (en) * | 2001-08-30 | 2003-05-27 | General Electric Company | Apparatus and method for rail track inspection |
| ITSV20020018A1 (it) * | 2002-05-03 | 2003-11-03 | Alstom Transp Spa | Dispositivo di elaborazione o comando operante in sicurezza intrinseca |
| US6666411B1 (en) * | 2002-05-31 | 2003-12-23 | Alcatel | Communications-based vehicle control system and method |
-
2004
- 2004-05-14 IT IT000325A patent/ITTO20040325A1/it unknown
-
2005
- 2005-05-13 MY MYPI20052176A patent/MY141818A/en unknown
- 2005-05-13 AT AT05742655T patent/ATE382008T1/de active
- 2005-05-13 US US11/596,402 patent/US8026790B2/en not_active Expired - Fee Related
- 2005-05-13 WO PCT/EP2005/052206 patent/WO2005113314A1/en active Application Filing
- 2005-05-13 KR KR1020067026284A patent/KR20070055421A/ko not_active Application Discontinuation
- 2005-05-13 PT PT05742655T patent/PT1750987E/pt unknown
- 2005-05-13 MD MDA20060273A patent/MD3750G2/ru not_active IP Right Cessation
- 2005-05-13 AU AU2005245147A patent/AU2005245147B2/en not_active Ceased
- 2005-05-13 CN CN200580021376XA patent/CN1984806B/zh not_active Expired - Fee Related
- 2005-05-13 SI SI200530176T patent/SI1750987T1/sl unknown
- 2005-05-13 RU RU2006143800/11A patent/RU2371341C2/ru not_active IP Right Cessation
- 2005-05-13 UA UAA200613184A patent/UA90676C2/ru unknown
- 2005-05-13 PL PL05742655T patent/PL1750987T3/pl unknown
- 2005-05-13 RS RSP-2008/0096A patent/RS50562B/sr unknown
- 2005-05-13 ES ES05742655T patent/ES2297711T3/es active Active
- 2005-05-13 DK DK05742655T patent/DK1750987T3/da active
- 2005-05-13 EP EP05742655A patent/EP1750987B1/en active Active
- 2005-05-13 DE DE602005004023T patent/DE602005004023T2/de active Active
- 2005-05-15 JO JO200562A patent/JO2469B1/en active
- 2005-05-16 TW TW094115791A patent/TW200619072A/zh unknown
- 2005-10-25 SA SA05260334A patent/SA05260334B1/ar unknown
-
2006
- 2006-11-13 IL IL179219A patent/IL179219A/en not_active IP Right Cessation
- 2006-11-13 EG EGNA2006001085 patent/EG24595A/xx active
- 2006-12-12 MA MA29524A patent/MA28659B1/fr unknown
-
2008
- 2008-03-11 HR HR20080109T patent/HRP20080109T3/xx unknown
Also Published As
| Publication number | Publication date |
|---|---|
| ATE382008T1 (de) | 2008-01-15 |
| US20070273470A1 (en) | 2007-11-29 |
| TW200619072A (en) | 2006-06-16 |
| IL179219A0 (en) | 2007-03-08 |
| RU2006143800A (ru) | 2008-06-20 |
| AU2005245147B2 (en) | 2011-08-25 |
| EP1750987A1 (en) | 2007-02-14 |
| CN1984806B (zh) | 2010-05-12 |
| MD3750F2 (en) | 2008-11-28 |
| PL1750987T3 (pl) | 2008-05-30 |
| EG24595A (en) | 2009-12-13 |
| ES2297711T3 (es) | 2008-05-01 |
| IL179219A (en) | 2010-06-16 |
| EP1750987B1 (en) | 2007-12-26 |
| US8026790B2 (en) | 2011-09-27 |
| UA90676C2 (ru) | 2010-05-25 |
| DE602005004023T2 (de) | 2008-12-11 |
| SA05260334B1 (ar) | 2009-02-01 |
| AU2005245147A1 (en) | 2005-12-01 |
| MY141818A (en) | 2010-06-30 |
| DK1750987T3 (da) | 2008-04-14 |
| SI1750987T1 (sl) | 2008-06-30 |
| MA28659B1 (fr) | 2007-06-01 |
| MD3750G2 (ru) | 2009-06-30 |
| KR20070055421A (ko) | 2007-05-30 |
| HRP20080109T3 (en) | 2008-04-30 |
| PT1750987E (pt) | 2008-03-10 |
| RS50562B (sr) | 2010-05-07 |
| DE602005004023D1 (de) | 2008-02-07 |
| WO2005113314A1 (en) | 2005-12-01 |
| CN1984806A (zh) | 2007-06-20 |
| JO2469B1 (en) | 2009-01-20 |
| ITTO20040325A1 (it) | 2004-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2371341C2 (ru) | Устройство для достоверной передачи данных на железнодорожные маяки | |
| US7975968B2 (en) | Method and apparatus for detection of the occupied or free state of a track section | |
| US4456997A (en) | Facility for fail-safe data transmission between trackside equipment of a guideway and vehicles moving therealong | |
| US4494717A (en) | Vital transmission checking apparatus for communication channels | |
| US4763267A (en) | System for indicating track sections in an interlocking area as occupied or unoccupied | |
| CN115195814A (zh) | 一种车站地面控制系统及电码化单元控制方法 | |
| CN114394134B (zh) | 一种适用于无轨道电路区段的虚拟区段解锁装置及方法 | |
| RU2314956C2 (ru) | Способ автоматической идентификации подвижного состава на многопутных участках железной дороги и система для его реализации | |
| KR100414031B1 (ko) | 다중계 처리장치 및 다중계 처리장치에 접속된 콘트롤러및 다중계 처리시스템 | |
| JP5769976B2 (ja) | 故障検知機能付きａｔｓ−ｐ地上子 | |
| US8005585B2 (en) | Method for determining the occupancy status of a track section in particular following a restart of an axle counting system, as well as an evaluation device and counting point for this | |
| AU2018203251A1 (en) | Method for transmitting steering information to a railway vehicle, and associated interlocking system and railway installation | |
| JP3676581B2 (ja) | 列車位置情報発生装置 | |
| KR200394750Y1 (ko) | 선로변 통합제어장치 | |
| CN116176659A (zh) | 由车载设备执行二次校核行车许可的方法、设备及系统 | |
| CN116176660A (zh) | 一种ato模式下的行车许可校核方法、车载设备及系统 | |
| CN116279681A (zh) | 一种车载设备校核行车许可的方法、车载设备及系统 | |
| Zhao et al. | A functional safety analysis approach for analyzing CBTC system | |
| RU2337033C2 (ru) | Способ контроля свободности участков пути | |
| JP2001180488A (ja) | 自動列車制御装置の送信装置 | |
| SU974392A1 (ru) | Устройство дл приема информации от контрольных пунктов | |
| CN116436769A (zh) | 一种轨道交通通信监控系统及监控方法 | |
| JP5711622B2 (ja) | 故障検知機能付きａｔｓ−ｐ地上子 | |
| UA110972U (uk) | Трансмітер безконтактний кодовий цифровий універсальний | |
| JPH05260172A (ja) | 導通試験方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20130514 |