RU2365975C1 - Binary number selector - Google Patents
Binary number selector Download PDFInfo
- Publication number
- RU2365975C1 RU2365975C1 RU2008100525/09A RU2008100525A RU2365975C1 RU 2365975 C1 RU2365975 C1 RU 2365975C1 RU 2008100525/09 A RU2008100525/09 A RU 2008100525/09A RU 2008100525 A RU2008100525 A RU 2008100525A RU 2365975 C1 RU2365975 C1 RU 2365975C1
- Authority
- RU
- Russia
- Prior art keywords
- input
- elements
- inverting
- prohibition
- keys
- Prior art date
Links
Abstract
Description
Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.The invention relates to computer technology and can be used to build automation, functional units of control systems, etc.
Известны селекторы двоичных чисел (см., например, патент РФ 2300130, кл. G06F 7/02, 2007 г.), выполняющие селекцию меньшего из двух n-разрядных двоичных чисел, задаваемых двоичными сигналами.Binary number selectors are known (see, for example, RF patent 2300130, class G06F 7/02, 2007), which selects the smaller of two n-bit binary numbers specified by binary signals.
К причине, препятствующей достижению указанного ниже технического результата при использовании известных селекторов двоичных чисел, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется селекция большего из указанных двоичных чисел.The reason that impedes the achievement of the technical result indicated below when using known binary number selectors is limited functionality, due to the fact that the selection of the larger of the specified binary numbers is not performed.
Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является, принятый за прототип, селектор двоичных чисел (патент РФ 2300135, кл. G06F 7/02, 2007 г.), который содержит элемент «2ИЛИ» и выполняет селекцию большего из двух n-разрядных двоичных чисел, задаваемых двоичными сигналами.The closest device of the same purpose to the claimed invention in terms of features is the binary number selector (patent of the Russian Federation 2300135, class G06F 7/02, 2007) adopted by the prototype, which contains the “2OR” element and selects the larger of the two n-bit binary numbers given by binary signals.
К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется селекция меньшего из указанных двоичных чисел.The reason that impedes the achievement of the technical result indicated below when using the prototype is limited functionality due to the fact that the selection of the smaller of the specified binary numbers is not performed.
Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения селекции большего и меньшего из двух n-разрядных двоичных чисел, задаваемых двоичными сигналами.The technical result of the invention is the expansion of functionality by providing selection of the larger and smaller of the two n-bit binary numbers specified by binary signals.
Указанный технический результат при осуществлении изобретения достигается тем, что в селекторе двоичных чисел, содержащем элемент «2ИЛИ», особенность заключается в том, что в него дополнительно введены 2n-1 элементов «2ИЛИ», 4n элементов «Запрет», 2n замыкающих и 2n размыкающих ключей, причем все элементы и ключи сгруппированы в n групп так, что j-я группа содержит два элемента «2ИЛИ», четыре элемента «Запрет», два замыкающих и два размыкающих ключа, в j-й группе выход i-го элемента «Запрет», подключенного инвертирующим входом к неинвертирующему входу (3-i)-го элемента «Запрет», и выход (2+i)-го элемента «Запрет», подключенного инвертирующим входом к второму входу (3-i)-го элемента «2ИЛИ», соединены соответственно с неинвертирующим входом (2+i)-го элемента «Запрет» и первым входом i-го элемента «2ИЛИ», подсоединенного выходом к входу управления объединенных выходами i-ых замыкающего и размыкающего ключей, входы которых соединены соответственно с неинвертирующим и инвертирующим входами первого элемента «Запрет», выход i-го элемента «2ИЛИ» предыдущей группы соединен с вторым входом i-го элемента «2ИЛИ» последующей группы, а второй вход i-го элемента «2ИЛИ» первой группы, неинвертирующие входы первого, второго элементов «Запрет» и выходы первого, второго замыкающих ключей j-и группы соединены соответственно с шиной нулевого потенциала, j-ым, (n+j)-ым входами и j-ым, (n+j)-ым выходами селектора двоичных чисел.The specified technical result in the implementation of the invention is achieved by the fact that in the binary number selector containing the element “2OR”, the peculiarity lies in the fact that it additionally contains 2n-1 elements “2OR”, 4n elements “Prohibition”, 2n closing and 2n disconnecting keys, and all elements and keys are grouped into n groups so that the jth the group contains two “2OR” elements, four “Prohibition” elements, two locking and two disconnecting keys, in the j-th group the output of the i-th the “Inhibit” element connected by an inverting input to the non-inverting input of the (3rd-i) -th “Inhibit” element, and the output of the (2 + i) -th element of “Inhibition” connected by an inverting input to the second input of the (3rd-i) -th of the “2OR” element, respectively connected to the non-inverting input of the (2 + i) -th element of “Prohibition” and the first input of the i-th element of “2OR”, connected by an output to the control input of the combined outputs of the i-th closing and opening keys, the inputs of which are connected Accordingly, with the non-inverting and inverting inputs of the first “Prohibition” element, you the course of the i-th element “2OR” of the previous group is connected to the second input of the i-th element “2OR” of the next group, and the second input of the i-th element “2OR” of the first group, non-inverting inputs of the first, second elements of the “Ban” and the outputs of the first, of the second closing keys of the jth group are connected respectively to the zero potential bus, the jth, (n + j) th inputs and the jth, (n + j) th outputs of the binary number selector.
На чертеже представлена схема предлагаемого селектора двоичных чисел.The drawing shows a diagram of the proposed binary numbers selector.
Селектор двоичных чисел содержит 4n элементов «Запрет» 111,…,14n (см. третий снизу рис.в табл.3.5 на стр.103 в книге Справочник по цифровой вычислительной технике. Малиновский Б.Н., Александров В.Я., Боюн В.П. и др. / Под ред. Б.Н.Малиновского. - Киев: Техника, 1974 г.), 2n элементов «2ИЛИ» 211, …, 22n, 2n размыкающих и 2n замыкающих ключей 311, …, 32n и 411, …, 42n, причем все элементы и ключи сгруппированы в n групп так, что j-я группа содержит элементы 11j,…,14j, 21j, 22j и ключи 31j, 32j, 41j, 42j, выход элемента 1ij , подключенного инвертирующим входом к неинвертирующему входу элемента 1(3-i)j, и выход элемента 1(2+i)j, подключенного инвертирующим входом к второму входу элемента The binary number selector contains 4n elements of the "Prohibition" 1 11 , ..., 1 4n (see the third from the bottom of the figure in table 3.5 on page 103 in the book Handbook of digital computing. Malinovsky B.N., Alexandrov V.Ya. , Boyun V.P. et al. / Under the editorship of B.N. Malinovsky. - Kiev: Technique, 1974), 2n elements “2OR” 2 11 , ..., 2 2n , 2n disconnect and 2n lock keys 3 11 , ..., 3 2n and 4 11 , ..., 4 2n , and all elements and keys are grouped into n groups so that the jth the group contains elements 1 1j , ..., 1 4j , 2 1j , 2 2j and keys 3 1j , 3 2j , 4 1j , 4 2j , the output of element 1 ij connected by the inverting input to the non-inverting input of the element 1 (3-i) j , and the output of the element 1 (2 + i) j connected by the inverting input to the second input of the element
2(3-i)j, соединены соответственно с неинвертирующим входом элемента 1(2+i)j и первым входом элемента 2ij, подсоединенного выходом к входу управления объединенных выходами ключей 4ij и 3ij, входы которых соединены соответственно с неинвертирующим и инвертирующим входами элемента 11j, выход элемента 2 (3-i) j , respectively connected to a non-inverting input of element 1 (2 + i) j and the first input of element 2 ij , connected by an output to the control input of the combined outputs of keys 4 ij and 3 ij , the inputs of which are connected respectively to non-inverting and inverting the inputs of the element 1 1j , the output of the element
2ik соединен с вторым входом элемента 2i(k+1), а второй вход элемента 2i1, неинвертирующие входы элементов 11j, 12j и выходы ключей 41j, 42j соединены соответственно с шиной нулевого потенциала, j-ым, (n+j)-ым входами и j-ым, (n+j)-ым выходами селектора двоичных чисел.2 ik connected to the second input of element 2 i (k + 1) , and the second input of element 2 i1 , non-inverting inputs of elements 1 1j , 1 2j and outputs of keys 4 1j , 4 2j are connected respectively to the zero potential bus, jth, (n + j) -th inputs and j-th, (n + j) -th outputs of the binary number selector.
Работа предлагаемого селектора двоичных чисел осуществляется следующим образом. На его первый,…, n-й и (n+1)-й,…, (2n)-й входы подаются соответственно произвольные двоичные сигналы yn-1, …, y0 ∈ {0,1} и xn-1, …, x0 ∈{0,1}, которые задают подлежащие обработке n-разрядные двоичные числа yn-1…y0 и xn-1…x0 (xn-1, The work of the proposed binary numbers selector is as follows. At its first, ..., n-th and (n + 1) -th, ..., (2n) -th inputs, arbitrary binary signals y n-1 , ..., y 0 ∈ {0,1} and x n- 1 , ..., x 0 ∈ {0,1}, which specify the n-bit binary numbers y n-1 ... y 0 and x n-1 ... x 0 (x n-1 ,
yn-1 и x0, y0 определяют значения старших и младших разрядов соответственно). Если на входе управления ключей 3ij, 4ij действует логическая «1» (логический «0»), то ключ 3ij разомкнут (замкнут), ключ 4ij замкнут (разомкнут). Тогда сигналы на j-м и (n+j)-м выходах предлагаемого селектора будут определяться соответственно выражениямиy n-1 and x 0 , y 0 determine the values of the high and low digits, respectively). If the input control keys 3 ij , 4 ij if logical “1” (logical “0”) is active, then key 3 ij is open (closed), key 4 ij is closed (open). Then the signals at the jth and (n + j) -th outputs of the proposed selector will be determined respectively by the expressions
в которыхin which
где z10=z20=0. В представленной ниже таблице приведены значения реализуемых выражениями (2) функций на всех возможных наборах значений их аргументов. Жирным в таблице выделены значения функций и их аргументов при j=1. Анализ данных, приведенных в таблице, позволяет заключить, что: 1) если z1(j-1)=z2(j-1)=0 и where z 10 = z 20 = 0. The table below shows the values of the functions realized by expressions (2) on all possible sets of values of their arguments. Bold in the table are the values of the functions and their arguments for j = 1. Analysis of the data given in the table allows us to conclude that: 1) if z 1 (j-1) = z 2 (j-1) = 0 and
xn-j = yn-j, то z1j=z2j=0; 2) если z1(j-1)=z2(j-1)=0 и xn-j>yn-j (z1(j-1)=z2(j-1)=0 и yn-j>xn-j), то z1j=0 и z2j=1(z1j=1 и z2j=0); 3) если z1(j-1)=0 и z2(j-1)=1 (z1(j-1)=1 и z2(j-1)=0), то z1j=0 и z2j=1 (z1j=1 и z2j=0).x nj = y nj , then z 1j = z 2j = 0; 2) if z 1 (j-1) = z 2 (j-1) = 0 and x nj > y nj (z 1 (j-1) = z 2 (j-1) = 0 and y nj > x nj ), then z 1j = 0 and z 2j = 1 (z 1j = 1 and z 2j = 0); 3) if z 1 (j-1) = 0 and z 2 (j-1) = 1 (z 1 (j-1) = 1 and z 2 (j-1) = 0), then z 1j = 0 and z 2j = 1 (z 1j = 1 and z 2j = 0).
Таким образом, на первом, r-м и (n+1)-м, (n+r)-м выходах предлагаемого селектора согласно (1) соответственно получимSo on the first, rth and (n + 1) -th, (n + r) -th outputs of the proposed selector according to (1), respectively, we obtain
, ,
иand
, ,
, ,
где yn-1…yn-r+1 и xn-1…xn-r+1 - фрагменты n-разрядных двоичных чисел yn-1…y0 и xn-1…x0. Следовательно, с учетом последних четырех выражений имеем wn-1…w0=max(xn-1…x0, yn-1…y0), vn-1…v0=min(xn-1…x0, yn-1…y0), где wn-1…w0 и vn-1…v0 - n-разрядные двоичные числа, задаваемые двоичными сигналами w0, …, wn-1, v0, …, vn-1 ∈ {0,l} (wn-1, vn-1 и w0, v0 определяют значения старших и младших разрядов соответственно).where y n-1 ... y n-r + 1 and x n-1 ... x n-r + 1 are fragments of n-bit binary numbers y n-1 ... y 0 and x n-1 ... x 0 . Therefore, taking into account the last four expressions, we have w n-1 ... w 0 = max (x n-1 ... x 0 , y n-1 ... y 0 ), v n-1 ... v 0 = min (x n-1 ... x 0 , y n-1 ... y 0 ), where w n-1 ... w 0 and v n-1 ... v 0 are n-bit binary numbers given by the binary signals w 0 , ..., w n-1 , v 0 , ..., v n-1 ∈ {0, l} (w n-1 , v n-1 and w 0 , v 0 determine the values of the higher and lower digits, respectively).
Вышеизложенные сведения позволяют сделать вывод, что предлагаемый селектор двоичных чисел обладает более широкими по сравнению с прототипом функциональными возможностями, так как обеспечивает селекцию большего и меньшего из двух n-разрядных двоичных чисел, задаваемых двоичными сигналами.The above information allows us to conclude that the proposed binary number selector has wider functionality compared to the prototype, as it allows the selection of the larger and smaller of the two n-bit binary numbers specified by binary signals.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2008100525/09A RU2365975C1 (en) | 2008-01-09 | 2008-01-09 | Binary number selector |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2008100525/09A RU2365975C1 (en) | 2008-01-09 | 2008-01-09 | Binary number selector |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2365975C1 true RU2365975C1 (en) | 2009-08-27 |
Family
ID=41149997
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2008100525/09A RU2365975C1 (en) | 2008-01-09 | 2008-01-09 | Binary number selector |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2365975C1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2710936C2 (en) * | 2016-12-07 | 2020-01-14 | Частное образовательное учреждение высшего образования "ЮЖНЫЙ УНИВЕРСИТЕТ (ИУБиП)" | Method of finding the largest and smallest number in arbitrary array of binary multi-digit numbers and device for implementing said method |
-
2008
- 2008-01-09 RU RU2008100525/09A patent/RU2365975C1/en not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2710936C2 (en) * | 2016-12-07 | 2020-01-14 | Частное образовательное учреждение высшего образования "ЮЖНЫЙ УНИВЕРСИТЕТ (ИУБиП)" | Method of finding the largest and smallest number in arbitrary array of binary multi-digit numbers and device for implementing said method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2517720C1 (en) | Logic converter | |
RU2602382C1 (en) | Ranked filter | |
Shen et al. | Weak and strong laws of large numbers for arrays of rowwise END random variables and their applications | |
RU2472209C1 (en) | Logic module | |
RU2649296C1 (en) | Comparator of binary numbers | |
RU2417404C1 (en) | Logic converter | |
RU2365975C1 (en) | Binary number selector | |
RU2363037C1 (en) | Device for comparing binary numbers | |
RU2580799C1 (en) | Logic transducer | |
RU2641454C2 (en) | Logic converter | |
RU2701464C1 (en) | Logic converter | |
RU2300135C1 (en) | Device for selecting the greater one of two binary numbers | |
RU2606311C2 (en) | Selector of binary numbers | |
RU2710866C1 (en) | Rank filter | |
RU2543307C2 (en) | Rank filter | |
RU2420789C1 (en) | Device for comparing binary numbers | |
RU2621280C1 (en) | Binary number comparator | |
RU2629452C1 (en) | Logic converter | |
RU2620199C1 (en) | Rank filter | |
RU2700556C1 (en) | Logic converter | |
RU2676886C1 (en) | Ranked filter | |
RU2702968C1 (en) | Rank filter | |
RU2703352C1 (en) | Device for selecting binary numbers | |
RU2300130C1 (en) | Device for selecting the lesser one of two binary numbers | |
RU2700557C1 (en) | Logic converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20100110 |