RU2363038C1 - Device for selecting binary numbers - Google Patents

Device for selecting binary numbers Download PDF

Info

Publication number
RU2363038C1
RU2363038C1 RU2008107005/09A RU2008107005A RU2363038C1 RU 2363038 C1 RU2363038 C1 RU 2363038C1 RU 2008107005/09 A RU2008107005/09 A RU 2008107005/09A RU 2008107005 A RU2008107005 A RU 2008107005A RU 2363038 C1 RU2363038 C1 RU 2363038C1
Authority
RU
Russia
Prior art keywords
input
majority
elements
inputs
output
Prior art date
Application number
RU2008107005/09A
Other languages
Russian (ru)
Inventor
Дмитрий Васильевич Андреев (RU)
Дмитрий Васильевич Андреев
Original Assignee
Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" filed Critical Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет"
Priority to RU2008107005/09A priority Critical patent/RU2363038C1/en
Application granted granted Critical
Publication of RU2363038C1 publication Critical patent/RU2363038C1/en

Links

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

FIELD: computer engineering.
SUBSTANCE: invention relates to computer engineering and can be used in digital computer engineering systems as an information pre-processing device. The device contains 7n majority elements, each with three inputs, and 2n NOT elements.
EFFECT: increased functionalities o the device.
1 dwg, 1 tbl

Description

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.The invention relates to computer technology and can be used to build automation, functional units of control systems, etc.

Известны устройства селекции двоичных чисел (см., например, патент РФ 2300130, кл. G06F 7/02, 2007 г.), выполняющие селекцию меньшего из двух n-разрядных двоичных чисел, задаваемых двоичными сигналами.Known devices for selecting binary numbers (see, for example, RF patent 2300130, class G06F 7/02, 2007) that select the smaller of two n-bit binary numbers specified by binary signals.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных устройств селекции двоичных чисел, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется идентификация меньшего, либо селекция и идентификация большего, либо селекция произвольно назначенного из двух n-разрядных двоичных чисел, задаваемых двоичными сигналами.The reason that impedes the achievement of the technical result indicated below when using known binary number selection devices is limited functionality due to the fact that the identification of the smaller one is not performed, either the selection and identification of the larger one or the selection of an arbitrarily assigned from two n-bit binary numbers specified binary signals.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятое за прототип устройство селекции двоичных чисел (патент РФ 2300135, кл. G06F 7/02, 2007 г.), которое содержит 2n входов, n выходов и выполняет селекцию большего из двух n-разрядных двоичных чисел, задаваемых двоичными сигналами.The closest device of the same purpose to the claimed invention in terms of features is the binary number selection device adopted for the prototype (RF patent 2300135, CL G06F 7/02, 2007), which contains 2n inputs, n outputs and selects the larger of the two n-bit binary numbers given by binary signals.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется идентификация большего, либо селекция и идентификация меньшего, либо селекция произвольно назначенного из двух n-разрядных двоичных чисел, задаваемых двоичными сигналами.The reason that impedes the achievement of the technical result indicated below when using the prototype is limited functionality due to the fact that the identification of the larger one is not performed, either the selection and identification of the smaller one, or the selection of randomly assigned from two n-bit binary numbers specified by binary signals.

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения селекции и идентификации меньшего, либо селекции и идентификации большего, либо селекции произвольно назначенного из двух n-разрядных двоичных чисел, задаваемых двоичными сигналами.The technical result of the invention is the expansion of functionality by providing selection and identification of a smaller one, or selection and identification of a larger one, or selection of arbitrarily assigned from two n-bit binary numbers specified by binary signals.

Указанный технический результат при осуществлении изобретения достигается тем, что в устройстве селекции двоичных чисел, содержащем 2n входов и n выходов, особенность заключается в том, что в него введены 7n мажоритарных элементов, имеющих по три входа, и 2n элементов НЕ, причем все элементы сгруппированы в n групп так, что j-я (

Figure 00000001
) группа содержит семь мажоритарных элементов и два элемента НЕ, в j-й группе выход i-го (
Figure 00000002
) мажоритарного элемента, подключенного третьим входом к первому входу (i+2)-го мажоритарного элемента, выход (i+2)-го мажоритарного элемента, подключенного третьим входом к выходу i-го элемента НЕ, и вход i-го элемента НЕ соединены соответственно с первым, третьим входами (i+4)-го и выходом (3-i)-го мажоритарных элементов, а первый, третий и второй входы седьмого мажоритарного элемента соединены соответственно с первым входом пятого, первым входом шестого мажоритарных элементов и объединенными вторым входом (i+4)-го мажоритарного элемента, четвертым настроечным входом устройства селекции двоичных чисел, подключенного третьим настроечным входом к объединенным вторым входам первого-четвертого мажоритарных элементов j-й группы, выход (i+4)-го мажоритарного элемента предыдущей группы соединен с третьим входом i-го мажоритарного элемента последующей группы, а третий вход i-го мажоритарного элемента первой группы подключен к i-му настроечному входу устройства слекции двоичных чисел, j-й, (n+j)-й входы и j-й выход которого соединены соответственно с первым входом первого, первым входом второго и выходом седьмого мажоритарных элементов j-й группы.The specified technical result during the implementation of the invention is achieved by the fact that in the device for selecting binary numbers containing 2n inputs and n outputs, the peculiarity lies in the fact that 7n major elements with three inputs and 2n elements NOT are introduced into it, and all elements are grouped in n groups so that the jth (
Figure 00000001
) the group contains seven majority elements and two elements NOT, in the j-th group the output of the i-th (
Figure 00000002
) of the majority element connected by the third input to the first input of the (i + 2) -th majority element, the output of the (i + 2) -th majority element connected by the third input to the output of the i-th element is NOT, and the input of the i-th element is NOT connected respectively, with the first, third inputs of the (i + 4) -th and output of the (3rd-i) -th majority elements, and the first, third and second inputs of the seventh majority element are connected respectively to the first input of the fifth, first input of the sixth majority elements and combined by the second the input of the (i + 4) -th majority element, the fourth by the tuning input of the binary number selection device connected by the third tuning input to the combined second inputs of the first or fourth majority elements of the j-th group, the output of the (i + 4) -th majority element of the previous group is connected to the third input of the i -th majority element of the subsequent group, and the third input of the i-th majority element of the first group is connected to the i-th tuning input of the binary number sectioning device, the j-th, (n + j) -th inputs and the j-th output of which are connected respectively to the first input of the first, the first input of the second the release of the seventh majoritarian elements j-th group.

На чертеже представлена схема предлагаемого устройства селекции двоичных чисел.The drawing shows a diagram of the proposed device for the selection of binary numbers.

Устройство селекции двоичных чисел содержит мажоритарные элементы 111, …, 17n, имеющие по три входа, и элементы НЕ 211, …, 22n, причем все элементы сгруппированы в n групп так, что j-я (

Figure 00000003
) группа содержит элементы 11j, …, 17j,The binary number selection device contains the majority elements 1 11 , ..., 1 7n , each having three inputs, and the elements NOT 2 11 , ..., 2 2n , and all elements are grouped into n groups so that the jth
Figure 00000003
) the group contains elements 1 1j , ... , 1 7j ,

21j, 22j, выход элемента 1ij (

Figure 00000004
), подключенного третьим входом к первому входу элемента 1(i+2)j, выход элемента 1(i+2)j, подключенного третьим входом к выходу элемента 2ij, и вход элемента 2ij соединены соответственно с первым, третьим входами элемента 1(i+4)j и выходом элемента 1(3-i)j, а первый, третий и второй входы элемента2 1j , 2 2j , output of element 1 ij (
Figure 00000004
) connected by the third input to the first input of element 1 (i + 2) j , the output of element 1 (i + 2) j , connected by the third input to the output of element 2 ij , and the input of element 2 ij are connected respectively to the first, third inputs of element 1 (i + 4) j and the output of the element 1 (3-i) j , and the first, third and second inputs of the element

17j соединены соответственно с первыми входами элементов 15j, 16j и объединенными вторым входом элемента 1(i+4)j, четвертым настроечным входом устройства селекции двоичных чисел, подключенного третьим настроечным входом к объединенным вторым входам элементов 11j, …, 14j, выход элемента 1(i+4)k (

Figure 00000005
) соединен с третьим входом элемента 1i(k+1), а третий вход элемента 1i1 подключен к i-му настроечному входу устройства селекции двоичных чисел, j-й, (n+j)-й входы и j-й выход которого соединены соответственно с первыми входами элементов 11j, 12j и выходом элемента 17j.1 7j are connected respectively to the first inputs of the elements 1 5j , 1 6j and the combined second input of the element 1 (i + 4) j , the fourth tuning input of the binary number selection device connected by the third tuning input to the combined second inputs of the elements 1 1j , ..., 1 4j , the output of element 1 (i + 4) k (
Figure 00000005
) is connected to the third input of element 1 i (k + 1) , and the third input of element 1 i1 is connected to the i-th tuning input of the binary number selection device, the j-th, (n + j) -th inputs and the j-th output of which connected respectively to the first inputs of the elements 1 1j , 1 2j and the output of the element 1 7j .

Работа предлагаемого устройства селекции двоичных чисел осуществляется следующим образом. На его первый, …, четвертый настроечные входы подаются соответственно двоичные сигналы f1, …, f4∈{0,1}. На его первый, …, n-й и (n+1)-й, …, (2n)-й входы подаются соответственно двоичные сигналы xn-1, …, x0∈{0,1} и yn-1, …, y0∈{0,1}, которые задают подлежащие обработке n-разрядные двоичные числа xn-1…x0 и yn-1…y0 (xn-1, yn-1 и x0, y0 определяют значения старших и младших pазрядов соответственно). Сигнал на выходе мажоритарного элемента равен 1 (0) только тогда, когда на двух или на всех входах этого элемента действуют сигналы, равные 1 (0). Следовательно, если на втором входе мажоритарного элемента присутствует 1 (0), то этот элемент будет выполнять операцию ИЛИ (И) над сигналами, действующими на его первом и третьем входах. На основании изложенного сигналы на выходах элементов 15j, 16j (

Figure 00000006
) и j-м выходе предлагаемого устройства будут определяться выражениямиThe work of the proposed device for the selection of binary numbers is as follows. At its first, ..., fourth tuning inputs, binary signals f 1 , ..., f 4 ∈ {0,1} are supplied respectively. The binary signals x n-1 , ..., x 0 ∈ {0,1} and y n-1, respectively, are sent to its first, ..., nth and (n + 1) -th, ..., (2n) -th inputs , ..., y 0 ∈ {0,1}, which specify the n-bit binary numbers x n-1 ... x 0 and y n-1 ... y 0 (x n-1 , y n-1 and x 0, to be processed y 0 determine the values of the higher and lower digits, respectively). The signal at the output of the majority element is 1 (0) only when signals equal to 1 (0) act on two or all inputs of this element. Therefore, if 1 (0) is present at the second input of the majority element, then this element will perform the OR (AND) operation on the signals acting on its first and third inputs. Based on the foregoing, the signals at the outputs of the elements 1 5j , 1 6j (
Figure 00000006
) and the jth output of the proposed device will be determined by the expressions

Figure 00000007
Figure 00000007

Figure 00000008
Figure 00000008

Figure 00000009
Figure 00000009

где z10=f1, z20=f2. В представленной ниже таблице приведены значения реализуемых выражениями (1), (2) функций на всех возможных наборах значений их аргументов.where z 10 = f 1 , z 20 = f 2 . The table below shows the values realized by expressions (1), (2) of functions on all possible sets of values of their arguments.

z1(j-1) z 1 (j-1) z2(j-1) z 2 (j-1) xn-j x nj уn-j nj f3=0, f4=1f 3 = 0, f 4 = 1 f3=1, f4=0f 3 = 1, f 4 = 0 zlj z lj z2j z 2j z1j z 1j z2j z 2j 00 00 00 00 00 00 00 00 00 00 00 1one 00 00 00 1one 00 00 1one 00 00 00 1one 00 00 00 1one 1one 00 00 00 00 00 1one 00 00 00 1one 00 1one 00 1one 00 1one 00 1one 00 1one 00 1one 1one 00 00 1one 00 1one 00 1one 1one 1one 00 1one 00 1one 1one 00 00 00 1one 00 1one 00 1one 00 00 1one 1one 00 1one 00 1one 00 1one 00 1one 00 1one 00 1one 00 1one 1one 1one 00 1one 00 1one 1one 00 00 1one 1one 1one 1one 1one 1one 00 1one 00 1one 1one 1one 1one 1one 1one 00 1one 00 1one 1one 1one 1one 1one 1one 1one 1one 1one 1one

Анализ данных, приведенных в таблице, позволяет заключить, что при f3=0, f4=1:Analysis of the data given in the table allows us to conclude that when f 3 = 0, f 4 = 1:

1) z1j=0 (z2j=0), когда z1(j-1)=0 (z2(j-1)=0) или z1(j-1)=z2(j-1)=1 и xn-j<yn-j (z1(j-1)=z2(j-1)=1 и yn-j<xn-j);1) z 1j = 0 (z 2j = 0) when z 1 (j-1) = 0 (z 2 (j-1) = 0) or z 1 (j-1) = z 2 (j-1) = 1 and x nj <y nj (z 1 (j-1) = z 2 (j-1) = 1 and y nj <x nj );

2) z1j=1 (z2j=1), когда z1(j-1)=1 и z2(j-1)=0 (z2(j-1)=1 и z1(j-1)=0) или z1(j-1)=z2(j-1)=1 и xn-j≥yn-j (z1(j-1)=z2(j-1)=1 и yn-j≥xn-j);2) z 1j = 1 (z 2j = 1), when z 1 (j-1) = 1 and z 2 (j-1) = 0 (z 2 (j-1) = 1 and z 1 (j-1 ) = 0) or z 1 (j-1) = z 2 (j-1) = 1 and x nj ≥y nj (z 1 (j-1) = z 2 (j-1) = 1 and y nj ≥ x nj );

а также, что при f3=1, f4=0:and also that with f 3 = 1, f 4 = 0:

1) z1j=1 (z2j=1), когда z1(j-1)=1 (z2(j-1)=1) или z1(j-1)=z2(j-1)=0 и xn-j>yn-j (z1(j-1)=z2(j-1)=0 и yn-j>xn-j);1) z 1j = 1 (z 2j = 1) when z 1 (j-1) = 1 (z 2 (j-1) = 1) or z 1 (j-1) = z 2 (j-1) = 0 and x nj > y nj (z 1 (j-1) = z 2 (j-1) = 0 and y nj > x nj );

2) z1j=0 (z2j=0), когда z1(j-1)=0 и z2(j-1)=1 (z2(j-1)=0 и z1(j-1)=1) или z1(j-1)=z2(j-1)=0 и xn-j≤yn-j (z1(j-1)=z2(j-1)=0 и yn-j≤xn-j). Таким образом, при f1=f2=f4=1, f3=0 на первом и r-м2) z 1j = 0 (z 2j = 0) when z 1 (j-1) = 0 and z 2 (j-1) = 1 (z 2 (j-1) = 0 and z 1 (j-1 ) = 1) or z 1 (j-1) = z 2 (j-1) = 0 and x nj ≤y nj (z 1 (j-1) = z 2 (j-1) = 0 and y nj ≤ x nj ). Thus, with f 1 = f 2 = f 4 = 1, f 3 = 0 on the first and rth

(

Figure 00000010
) выходах предлагаемого устройства с учетом (3) соответственно получим(
Figure 00000010
) the outputs of the proposed device, taking into account (3), respectively, we obtain

Figure 00000011
Figure 00000011

иand

Figure 00000012
Figure 00000012

Здесь и далее xn-1…xn-r+1 и yn-1…yn-r+1 - фрагменты n-разрядных двоичных чисел xn-1…x0 и yn-1…y0. Согласно (4), (5) предлагаемое устройство реализует операцию wn-1…w0=mах(xn-1…x0, yn-1…y0) селекции большего из чисел xn-1…x0 и yn-1…y0. При этом z1n=1 (z2n=1) когда xn-1…x0=mах(xn-1…x0, yn-1…y0) (yn-1…y0=mах(xn-1…x0,Hereinafter, x n-1 ... x n-r + 1 and y n-1 ... y n-r + 1 are fragments of n-bit binary numbers x n-1 ... x 0 and y n-1 ... y 0 . According to (4), (5), the proposed device implements the operation w n-1 ... w 0 = max (x n-1 ... x 0 , y n-1 ... y 0 ) selecting the larger of the numbers x n-1 ... x 0 and y n-1 ... y 0 . Moreover, z 1n = 1 (z 2n = 1) when x n-1 ... x 0 = max (x n-1 ... x 0 , y n-1 ... y 0 ) (y n-1 ... y 0 = max ( x n-1 ... x 0 ,

yn-1…y0), то есть предлагаемое устройство одновременно с селекцией выполняет идентификацию селектируемого числа. Если f3=0, f4=1 и f1≠f2, то согласно (3) и данным таблицы предлагаемое устройство воспроизводит операциюy n-1 ... y 0 ), that is, the proposed device simultaneously with the selection performs identification of the selected number. If f 3 = 0, f 4 = 1 and f 1 ≠ f 2 , then according to (3) and the table data, the proposed device reproduces the operation

Figure 00000013
Figure 00000013

селекции числа, назначенного сигналами f1, f2 (операцию мультиплексирования). Отметим, что wn-1…w0 - n-разрядное двоичное число, задаваемое двоичными сигналами w0, …, wn-1∈{0,1} (wn-1 и w0 определяют значения старшего и младшего разрядов соответственно). При f1=f2=f4=0, f3=1 с учетом (3) имеемselection of the number assigned by the signals f 1 , f 2 (multiplexing operation). Note that w n-1 ... w 0 is an n-bit binary number defined by binary signals w 0 , ..., w n-1 ∈ {0,1} (w n-1 and w 0 determine the values of the high and low bits, respectively ) When f 1 = f 2 = f 4 = 0, f 3 = 1, taking into account (3), we have

Figure 00000014
Figure 00000014

Figure 00000015
Figure 00000015

Согласно (6), (7) предлагаемое устройство реализует операцию wn-1…w0=min(xn-1…According to (6), (7), the proposed device implements the operation w n-1 ... w 0 = min (x n-1 ...

x0, yn-1…y0) селекции меньшего из чисел xn-1…x0, yn-1…y0. При этом выполняется идентификация селектируемого числа, поскольку z1n=0 (z2n=0), когда xn-1…x0=mах(xn-1…x0, yn-1…y0) (yn-1…y0=mах(xn-1…x0, yn-1…y0)). Если f3=1, f4=0 иx 0 , y n-1 ... y 0 ) the selection of the smaller of the numbers x n-1 ... x 0 , y n-1 ... y 0 . In this case, the identification of the selected number is performed, since z 1n = 0 (z 2n = 0), when x n-1 ... x 0 = max (x n-1 ... x 0 , y n-1 ... y 0 ) (y n- 1 ... y 0 = max (x n-1 ... x 0, y n-1 ... y 0 )). If f 3 = 1, f 4 = 0 and

f1≠f2, то согласно (3) и данным таблицы предлагаемое устройство воспроизводит следующую операцию мультиплексирования:f 1 ≠ f 2 , then according to (3) and the table, the proposed device reproduces the following multiplexing operation:

Figure 00000016
Figure 00000016

Вышеизложенные сведения позволяют сделать вывод, что предлагаемое устройство обладает более широкими по сравнению с прототипом функциональными возможностями, так как обеспечивает селекцию и идентификацию меньшего, либо селекцию и идентификацию большего, либо селекцию произвольно назначенного из двух n-разрядных двоичных чисел, задаваемых двоичными сигналами.The above information allows us to conclude that the proposed device has a wider functionality compared to the prototype, as it provides selection and identification of a smaller one, or selection and identification of a larger one, or selection of an arbitrary assigned from two n-bit binary numbers specified by binary signals.

Claims (1)

Устройство селекции двоичных чисел, содержащее 2n входов и n выходов, отличающееся тем, что в него введены 7n мажоритарных элементов, имеющих по три входа, и 2n элементов НЕ, причем все элементы сгруппированы в n групп так, что
j-я (
Figure 00000017
) группа содержит семь мажоритарных элементов и два элемента НЕ, в j-й группе выход i-го (
Figure 00000018
) мажоритарного элемента, подключенного третьим входом к первому входу (i+2)-го мажоритарного элемента, выход (i+2)-го мажоритарного элемента, подключенного третьим входом к выходу i-го элемента НЕ, и вход i-го элемента НЕ соединены соответственно с первым, третьим входами (i+4)-го и выходом (3-i)-го мажоритарных элементов, а первый, третий и второй входы седьмого мажоритарного элемента соединены соответственно с первым входом пятого, первым входом шестого мажоритарных элементов и объединенными вторым входом (i+4)-го мажоритарного элемента, четвертым настроечным входом устройства селекции двоичных чисел, подключенного третьим настроечным входом к объединенным вторым входам первого - четвертого мажоритарных элементов j-й группы, выход (i+4)-го мажоритарного элемента предыдущей группы соединен с третьим входом i-го мажоритарного элемента последующей группы, а третий вход i-го мажоритарного элемента первой группы подключен к i-му настроечному входу устройства селекции двоичных чисел, j-й, (n+j)-й входы и j-й выход которого соединены соответственно с первым входом первого, первым входом второго и выходом седьмого мажоритарных элементов j-й группы. A binary number selection device containing 2n inputs and n outputs, characterized in that 7n majority elements having three inputs and 2n elements NOT are introduced into it, and all elements are grouped into n groups so that
jth (
Figure 00000017
) the group contains seven majority elements and two elements NOT, in the j-th group the output of the i-th (
Figure 00000018
) of the majority element connected by the third input to the first input of the (i + 2) -th majority element, the output of the (i + 2) -th majority element connected by the third input to the output of the i-th element is NOT, and the input of the i-th element is NOT connected respectively, with the first, third inputs of the (i + 4) -th and output of the (3rd-i) -th majority elements, and the first, third and second inputs of the seventh majority element are connected respectively to the first input of the fifth, first input of the sixth majority elements and combined by the second the input of the (i + 4) -th majority element, the fourth by the tuning input of the binary number selection device connected by the third tuning input to the combined second inputs of the first and fourth majority elements of the j-th group, the output of the (i + 4) -th majority element of the previous group is connected to the third input of the i -th majority element of the subsequent group, and the third input of the i-th majority element of the first group is connected to the i-th tuning input of the binary number selection device, the j-th, (n + j) -th inputs and the j-th output of which are connected respectively to the first input of the first, first input of the second about and the release of the seventh majority elements of the j-th group.
RU2008107005/09A 2008-02-22 2008-02-22 Device for selecting binary numbers RU2363038C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2008107005/09A RU2363038C1 (en) 2008-02-22 2008-02-22 Device for selecting binary numbers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2008107005/09A RU2363038C1 (en) 2008-02-22 2008-02-22 Device for selecting binary numbers

Publications (1)

Publication Number Publication Date
RU2363038C1 true RU2363038C1 (en) 2009-07-27

Family

ID=41048534

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2008107005/09A RU2363038C1 (en) 2008-02-22 2008-02-22 Device for selecting binary numbers

Country Status (1)

Country Link
RU (1) RU2363038C1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2675301C1 (en) * 2017-11-22 2018-12-18 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Binary numbers selection device
RU2678165C1 (en) * 2018-03-29 2019-01-23 Дмитрий Васильевич Андреев Binary numbers selection device
RU2681693C1 (en) * 2018-04-18 2019-03-12 Дмитрий Васильевич Андреев Binary numbers selection device
RU2703352C1 (en) * 2018-08-30 2019-10-16 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Device for selecting binary numbers

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2675301C1 (en) * 2017-11-22 2018-12-18 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Binary numbers selection device
RU2678165C1 (en) * 2018-03-29 2019-01-23 Дмитрий Васильевич Андреев Binary numbers selection device
RU2681693C1 (en) * 2018-04-18 2019-03-12 Дмитрий Васильевич Андреев Binary numbers selection device
RU2703352C1 (en) * 2018-08-30 2019-10-16 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Device for selecting binary numbers

Similar Documents

Publication Publication Date Title
RU2363038C1 (en) Device for selecting binary numbers
RU2647639C1 (en) Logic converter
RU2700554C1 (en) Majority module
RU2701461C1 (en) Majority module
RU2287897C1 (en) Majority module
RU2363037C1 (en) Device for comparing binary numbers
RU2649296C1 (en) Comparator of binary numbers
RU2704735C1 (en) Threshold module
RU2300135C1 (en) Device for selecting the greater one of two binary numbers
RU2393526C2 (en) Comparator of binary numbers
RU2300133C1 (en) Device for picking minimal one of two binary numbers
RU2703352C1 (en) Device for selecting binary numbers
RU2606311C2 (en) Selector of binary numbers
RU2641454C2 (en) Logic converter
RU2300130C1 (en) Device for selecting the lesser one of two binary numbers
RU2675301C1 (en) Binary numbers selection device
RU2363034C1 (en) Device for selecting greater of two binary numbers
RU2629452C1 (en) Logic converter
RU2324971C1 (en) Binary data comparator
RU2676891C1 (en) Device for selecting greater of binary numbers
RU2791464C1 (en) Device for selecting the smallest of binary numbers
RU2676888C1 (en) Logical module
RU2353966C1 (en) Binary digits comparison device
RU2294008C1 (en) Logical processor
RU2681693C1 (en) Binary numbers selection device

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20100223