RU2791464C1 - Device for selecting the smallest of binary numbers - Google Patents

Abstract

FIELD: computer technology.

SUBSTANCE: invention relates to devices for logical processing of multivalued data. The expected result is achieved due to the fact that the device contains

elements OR-NOT (1₁₁,…,1_{10( n -1)}, 1_{1 n} ,…,1_{4 n} ) connected according to a new scheme that provides processing of three n-bit binary numbers.

EFFECT: ensuring the selection of the smaller of the three n-bit binary numbers specified by binary signals.

1 cl, 1 dwg, 1 tbl

Description

The invention relates to computer technology and can be used to build automation equipment, functional units of control systems, etc.

Devices for selecting the smaller of the binary numbers are known (see, for example, RF patent 2300133, class G06F7/02, 2007), performing the selection of the smaller of two two-bit binary numbers specified by binary signals.

The reason preventing the achievement of the technical result indicated below when using known devices for selecting the smaller of the binary numbers includes limited functionality due to the fact that processing of three n -bit binary numbers specified by binary signals is not allowed, and a heterogeneous hardware composition formed from logical three types of elements (NOT, OR, AND elements).

The closest device for the same purpose to the claimed invention in terms of the totality of features is the device for selecting the smallest of the binary numbers (RF patent 2300130, class G06F7 / 02, 2007), which has 2 × n inputs, n outputs and performs selection the smaller of two n -bit binary numbers given by binary signals.

The reason preventing the achievement of the technical result indicated below when using the prototype includes limited functionality due to the fact that processing of three n -bit binary numbers specified by binary signals is not allowed, and a heterogeneous hardware composition formed from two types of logical elements (implicators, elements I).

The technical result of the invention is the expansion of functionality by providing selection of the smaller of the three n -bit binary numbers specified by binary signals, and a homogeneous hardware composition.

входов и n выходов, особенность заключается в том, что в него введены

элементов ИЛИ-НЕ, причем все элементы сгруппированы в n групп так, что k-я

и n-я группы содержат соответственно десять и четыре элементов ИЛИ-НЕ, в k-й группе первый вход i-го

и первый, второй входы

-го элементов ИЛИ-НЕ, i-й вход четвертого и второй вход пятого, третий вход седьмого элементов ИЛИ-НЕ соединены соответственно с первым входом

-го и выходами i-го,

-го элементов ИЛИ-НЕ, первым входом

-го и выходом второго элементов ИЛИ-НЕ, в k-й группе вторые входы шестого, седьмого и третьи входы пятого, шестого элементов ИЛИ-НЕ подключены соответственно к выходу первого и выходу третьего элементов ИЛИ-НЕ, в n-й группе выход i-го элемента ИЛИ-НЕ соединен с i-ым входом четвертого элемента ИЛИ-НЕ, первый вход i-го элемента ИЛИ-НЕ первой группы и выход

-го элемента ИЛИ-НЕ k-й группы подключены соответственно к шине нулевого потенциала и первому входу i-го элемента ИЛИ-НЕ

-й группы, а вторые входы первого, второго, третьего и выход четвертого элементов ИЛИ-НЕ j-й

группы соединены соответственно с j-ым,

-ым,

-ым входами и j-ым выходом устройства селекции меньшего из двоичных чисел. The specified technical result in the implementation of the invention is achieved by the fact that in the device for selecting the smaller of the binary numbers, containing

inputs and n outputs, the peculiarity lies in the fact that

elements OR-NOT, and all elements are grouped into n groups so that k -th

and n -th groups contain respectively ten and four elements OR-NOT, in the k -th group the first input of the i -th

and first, second inputs

-th element OR-NOT, the i -th input of the fourth and the second input of the fifth, the third input of the seventh elements OR-NOT are connected respectively to the first input

-th and outputs of the i -th,

-th elements OR-NOT, the first input

-th and the output of the second elements OR-NOT, in the k -th group the second inputs of the sixth, seventh and third inputs of the fifth, sixth elements OR-NOT are connected respectively to the output of the first and the output of the third elements OR-NOT, in the n -th group the output i -th element OR NOT connected to the i -th input of the fourth element OR NOT, the first input of the i -th element OR NOT of the first group and the output

-th element OR-NOT of the k -th group are connected respectively to the bus of zero potential and the first input of the i -th element OR-NOT

-th group, and the second inputs of the first, second, third and the output of the fourth elements OR-NOT j -th

groups are connected respectively with j -th,

-th,

-th inputs and j -th output of the device for selecting the smallest of the binary numbers.

The drawing shows a diagram of the proposed device selection of the smaller of the binary numbers.

и n-я группы содержат соответственно элементы 1_{1 k} ,…,1_{10 k} и элементы 1_{1 n} ,…,1_{4 n} , первый вход элемента 1 _ik

и первый, второй входы элемента 1_{( i + 7) k} , i-й вход элемента 1_{4 k} и второй вход элемента 1_{5 k} , третий вход элемента 1_{7 k} соединены соответственно с первым входом элемента 1_{( i + 4) k} и выходами элементов 1 _ik , 1_{( i + 4) k} , первым входом элемента 1_{( i +7) k} и выходом элемента 1_{2 k} , вторые входы элементов 1_{6 k} , 1_{7 k} и третьи входы элементов 1_{5 k} , 1_{6 k} подключены соответственно к выходу элемента 1_{1 k} и выходу элемента 1_{3 k} , выход элемента 1 _in соединен с i-ым входом элемента 1_{4 n} , первый вход элемента 1 _{i 1} и выход элемента 1_{( i + 7) k} подключены соответственно к шине нулевого потенциала и первому входу элемента 1 _{i ( k +1)}, а вторые входы элементов 1_{1 j}

, 1_{2 j} , 1_{3 j} и выход элемента 1_{4 j} соединены соответственно с j-ым,

-ым,

-ым входами и j-ым выходом устройства селекции меньшего из двоичных чисел. The device for selecting the smaller of the binary numbers contains elements OR-NOT 1 ₁₁ ,…,1 _{10( n ˗1)} , 1 _{1 n} ,…,1 _{4 n} , and all elements are grouped into n groups so that k -th

and n -th groups contain respectively elements 1 _{1 k} ,…,1 _{10 k} and elements 1 _{1 n} ,…,1 _{4 n} , the first input of element 1 _ik

and the first and second inputs of element 1 _{( i + 7) k} , the i -th input of element 1 _{4 k} and the second input of element 1 _{5 k} , the third input of element 1 _{7 k} are connected respectively to the first input of element 1 _{( i + 4) k} and the outputs of elements 1 _ik , 1 _{( i + 4) k} , the first input of element 1 _{( i +7) k} and the output of element 1 _{2 k} , the second inputs of elements 1 _{6 k} , 1 _{7 k} and the third inputs of elements 1 _{5 k} , 1 _{6 k} are connected respectively to the output of element 1 _{1 k} and the output of element 1 _{3 k} , the output of element 1 _in is connected to the i -th input of element 1 _{4 n} , the first input of element 1 _{i 1} and the output of element 1 _{( i + 7) k} are connected respectively to zero potential bus and the first input of the element 1 _{i ( k +1)} , and the second inputs of the elements 1 _{1 j}

, 1 _{2 j} , 1 _{3 j} and the output of element 1 _{4 j} are connected to the j -th, respectively,

-th,

-th inputs and j -th output of the device for selecting the smallest of the binary numbers.

-й, …,

-й,

-й, …,

-й входы подаются соответственно произвольные двоичные сигналы

,

,

, которые задают подлежащие обработке n-разрядные двоичные числа

,

,

(

,

,

и

,

,

определяют значения старших и младших разрядов соответственно). Тогда сигнал на j-ом

выходе предлагаемого устройства будет определяться выражениемThe operation of the proposed device selection of the smaller of the binary numbers is as follows. On his first, ..., nth ,

th, ...,

th,

th, ...,

-th inputs are given respectively arbitrary binary signals

,

,

, which specify n- bit binary numbers to be processed

,

,

(

,

,

And

,

,

determine the values of the most significant and least significant digits, respectively). Then the signal on j -th

the output of the proposed device will be determined by the expression

, (1)

, (1)

Where

; (2)

; (2)

; (3)

; (3)

. (4)

. (4)

Here ˅, ∙, ‾, are symbols of operations OR, AND, NOT. The table below shows the values of the functions implemented by expressions (2), (3), (4) on all possible sets of values of their arguments. Bold in the table are the values of functions and their arguments for j =2.

-
-
-
-
-
-
-
- -
-
-
-
-
-
-
- -
-
-
-
-
-
-
- 0
0
0
0
1
1
1
1 0
0
1
1
0
0
1
1 0
1
0
1
0
1
0
1 0
0
0
0
1
1
1
0 0
0
1
1
0
0
1
0 0
1
0
1
0
1
0
0 0
0
0
0
0
0
0
0 0
0
0
0
0
0
0
0 0
0
0
0
0
0
0
0 0
0
0
0
1
1
1
1 0
0
1
1
0
0
1
1 0
1
0
1
0
1
0
1 0
0
0
0
1
1
1
0 0
0
1
1
0
0
1
0 0
1
0
1
0
1
0
0 0
0
0
0
0
0
0
0 0
0
0
0
0
0
0
0 1
1
1
1
1
1
1
1 0
0
0
0
1
1
1
1 0
0
1
1
0
0
1
1 0
1
0
1
0
1
0
1 0
0
0
0
1
1
0
0 0
0
1
1
0
0
0
0 1
1
1
1
1
1
1
1 0
0
0
0
0
0
0
0 1
1
1
1
1
1
1
1 0
0
0
0
0
0
0
0 0
0
0
0
1
1
1
1 0
0
1
1
0
0
1
1 0
1
0
1
0
1
0
1 0
0
0
0
1
0
1
0 1
1
1
1
1
1
1
1 0
1
0
1
0
0
0
0 0
0
0
0
0
0
0
0 1
1
1
1
1
1
1
1 1
1
1
1
1
1
1
1 0
0
0
0
1
1
1
1 0
0
1
1
0
0
1
1 0
1
0
1
0
1
0
1 0
0
0
0
0
0
0
0 1
1
1
1
1
1
1
1 1
1
1
1
1
1
1
1 1
1
1
1
1
1
1
1 0
0
0
0
0
0
0
0 0
0
0
0
0
0
0
0 0
0
0
0
1
1
1
1 0
0
1
1
0
0
1
1 0
1
0
1
0
1
0
1 1
1
1
1
1
1
1
1 0
0
1
0
0
0
1
0 0
1
0
0
0
1
0
0 1
1
1
1
1
1
1
1 0
0
0
0
0
0
0
0 1
1
1
1
1
1
1
1 0
0
0
0
1
1
1
1 0
0
1
1
0
0
1
1 0
1
0
1
0
1
0
1 1
1
1
1
1
1
1
1 0
0
0
0
0
0
0
0 1
1
1
1
1
1
1
1 1
1
1
1
1
1
1
1 1
1
1
1
1
1
1
1 0
0
0
0
0
0
0
0 0
0
0
0
1
1
1
1 0
0
1
1
0
0
1
1 0
1
0
1
0
1
0
1 1
1
1
1
1
1
1
1 1
1
1
1
1
1
1
1 0
0
0
0
0
0
0
0

Analysis of the data given in the table allows us to conclude that:

либо

либо

либо

либо

либо

либо

, то соответственно

либо

,

либо

,

либо

,

либо

,

либо

,

либо

,

;1) if

or

or

or

or

or

or

, then respectively

or

,

or

,

or

,

or

,

or

,

or

,

;

и

либо

и

либо

и

либо

и

либо

и

либо

и

либо

и

, то соответственно

либо

,

либо

,

либо

,

либо

,

либо

,

либо

,

;2) if

And

or

And

or

And

or

And

or

And

or

And

or

And

, then respectively

or

,

or

,

or

,

or

,

or

,

or

,

;

,

либо

,

либо

,

, то соответственно

,

либо

,

либо

,

;3) if

,

or

,

or

,

, then respectively

,

or

,

or

,

;

,

и

либо

,

и

либо

,

и

, то соответственно

,

либо

,

либо

,

;4) if

,

And

or

,

And

or

,

And

, then respectively

,

or

,

or

,

;

,

и

либо

,

и

либо

,

и

, то соответственно

,

либо

,

либо

,

;5) if

,

And

or

,

And

or

,

And

, then respectively

,

or

,

or

,

;

,

и

либо

,

и

либо

,

и

, то соответственно

,

либо

,

либо

,

.6) if

,

And

or

,

And

or

,

And

, then respectively

,

or

,

or

,

.

выходах предлагаемого устройства согласно (1) получимThus, on the first and rth

outputs of the proposed device according to (1) we get

(5)

(5)

And

,

,

˗ фрагменты n-разрядных двоичных чисел

,

,

. Следовательно, с учетом (5), (6) имеем

, где

есть n-разрядное двоичное число, задаваемое двоичными сигналами

(

и

определяют значения старшего и младшего разрядов соответственно).Where

,

,

˗ fragments of n -bit binary numbers

,

,

. Therefore, taking into account (5), (6) we have

, Where

is an n -bit binary number given by binary signals

(

And

determine the values of the most significant and least significant digits, respectively).

The above information allows us to conclude that the proposed device has a homogeneous hardware composition (contains logical elements of the same type - OR-NOT elements) and has wider functionality compared to the prototype, since it provides selection of the smaller of the three n -bit binary numbers specified binary signals.

Claims (1)

Device for selecting the smallest of binary numbers, containing

inputs and n outputs, characterized in that it contains

elements OR-NOT, and all elements are grouped into n groups so that k -th

and n -th groups contain respectively ten and four elements OR-NOT, in the k -th group the first input of the i -th

and first, second inputs

-th element OR-NOT, the i -th input of the fourth and the second input of the fifth, the third input of the seventh elements OR-NOT are connected respectively to the first input

-th and outputs of the i -th,

-th elements OR-NOT, the first input

-th and the output of the second elements OR-NOT, in the k -th group the second inputs of the sixth, seventh and third inputs of the fifth, sixth elements OR-NOT are connected respectively to the output of the first and the output of the third elements OR-NOT, in the n -th group the output i -th element OR NOT connected to the i -th input of the fourth element OR NOT, the first input of the i -th element OR NOT of the first group and the output

-th element OR-NOT of the k -th group are connected respectively to the bus of zero potential and the first input of the i -th element OR-NOT

-th group, and the second inputs of the first, second, third and the output of the fourth elements OR-NOT j -th

groups are connected respectively with j -th,

-th,

-th inputs and j -th output of the device for selecting the smallest of the binary numbers.

Images