RU2330323C1

RU2330323C1 - Device for assessment of computer training quality

Info

Publication number: RU2330323C1
Application number: RU2007105297/09A
Authority: RU
Inventors: Александр Алексеевич Бурба (RU); Александр Алексеевич Бурба; Маргарита Николаевна Русецка (RU); Маргарита Николаевна Русецкая; Александр Васильевич Полтавский (RU); Александр Васильевич Полтавский; Ольга Андреевна Ходченкова (RU); Ольга Андреевна Ходченкова
Original assignee: Александр Алексеевич Бурба; Маргарита Николаевна Русецкая; Александр Васильевич Полтавский; Ольга Андреевна Ходченкова
Priority date: 2007-02-13
Filing date: 2007-02-13
Publication date: 2008-07-27

Abstract

FIELD: computer equipment; devices for data processing.

SUBSTANCE: device contains inlet registers, multiplying units, division units, delay units, adders, outlet register, indication units, clock pulse generator and pulse distributor.

EFFECT: acceleration of different methods comparison.

2 dwg

Description

Изобретение относится к вычислительной технике и может быть использовано для оценки качества обучения работе с компьютером с целью выработки рекомендаций по улучшению качества преподавания, а также для сравнения различных методик обучения.The invention relates to computer technology and can be used to assess the quality of computer training in order to develop recommendations for improving the quality of teaching, as well as to compare different teaching methods.

Заявителям неизвестно о том, чтобы такая техническая задача решалась. Это объясняется тем, что отсутствует при оценке качества обучения учет важности различных проверочных тестов.Applicants are not aware that such a technical problem would be solved. This is because the assessment of the quality of training does not take into account the importance of various verification tests.

Техническим результатом заявленного решения является ускорение и объективность выбора методики обучения работе с компьютером за счет сравнения качества преподавания. Возможность выбора методики обучения появляется на основе оценки качества этого процесса с учетом важности проверочных тестов. Этот процесс можно осуществить с помощью предлагаемого устройства.The technical result of the claimed solution is the acceleration and objectivity of the choice of teaching methods for working with a computer by comparing the quality of teaching. The possibility of choosing a training methodology appears on the basis of assessing the quality of this process, taking into account the importance of verification tests. This process can be carried out using the proposed device.

Оценка качества обучения работе с компьютером осуществляется следующим образом. Качество Q этого процесса можно определить с помощью следующего отношенияAssessment of the quality of computer training is as follows. The quality Q of this process can be determined using the following relationship

где R - успешность отработки проверочных тестов;where R is the success of testing verification tests;

Т - продолжительность обучения.T is the duration of training.

Значения R вычисляются по следующей формулеR values are calculated using the following formula

где R_i - успешность отработки i-го проверочного теста;where R _i - the success of the development of the i-th verification test;

n - количество проверочных тестов.n is the number of verification tests.

Величину R_i можно определить по следующей зависимостиThe value of R _i can be determined by the following relationship

где S_i - весовой коэффициент i-го проверочного тестаwhere S _i is the weight coefficient of the i-th verification test

С_i - количество успешных испытаний в i-м проверочном тесте;C _i is the number of successful tests in the i-th verification test;

m_i - общее число испытаний в i-м проверочном тесте.m _i is the total number of tests in the i-th verification test.

Подставляя формулы (2) и (3) в выражение (1), окончательно можно получитьSubstituting formulas (2) and (3) into expression (1), we can finally obtain

Следует отметить, что значение качества процесса обучения работе с компьютером Q можно увеличивать за счет уменьшения времени обучения или увеличения успешности отработки проверочных тестов. Сравнивая значения Q для различных методик обучения, можно выбрать наиболее приемлемую из них. С помощью величины S_i осуществляется учет важности i-го проверочного теста.It should be noted that the value of the quality of the learning process for working with computer Q can be increased by reducing the training time or increasing the success of testing verification tests. Comparing the Q values for different teaching methods, you can choose the most appropriate of them. Using the value of S _i takes into account the importance of the i-th verification test.

Технический результат достигается тем, что устройство для оценки качества обучения работе с компьютером содержит первую, вторую и третью группы входных регистров, входной регистр, группу блоков умножения, группу блоков деления, группу элементов задержки (ЭЗ), группу сумматоров, блок деления, выходной регистр, блок индикации, генератор тактовых импульсов и распределитель импульсов, тактовый вход которого соединен с выходом генератора тактовых импульсов, первый выход распределителя импульсов - с входами записи первой, второй и третьей групп входных регистров и входного регистра, второй выход - с входами считывания второй и третьей групп входных регистров, третий выход - с входами считывания первой группы входных регистров, четвертый выход - с входом считывания входного регистра, пятый и шестой выходы - с входами соответственно записи и считывания выходного регистра, информационные входы первой группы входных регистров, состоящей из n элементов, являются входом задания исходной информации, на которые поступают значения S_i, характеризующие весовые коэффициенты i-го теста, информационные входы второй группы входных регистров, состоящей из n элементов, являются входом задания исходной информации, на которые поступают значения С_i, характеризующие количество успешных испытаний в i-ом тесте, информационные входы третьей группы входных регистров, состоящей из n элементов, являются входом задания исходной информации, на которые поступают значения m_i, характеризующие общее число испытаний в i-ом тесте, информационный вход входного регистра является входом задания исходной информации, на который поступает значение Т, характеризующее продолжительность обучения, выход каждого элемента первой группы входных регистров подключен к первому входу каждого элемента группы блоков умножения, состоящей из n элементов, выходы каждого элемента второй и третьей групп входных регистров соединены с входами соответственно делимого и делителя каждого элемента группы блоков деления, состоящей из n элементов, выход каждого из которых подключен ко второму входу каждого элемента группы блоков умножения, выходы первого и второго элементов которой соединены соответственно с первым и вторым входами первого элемента группы сумматоров, состоящей из (n-1) элементов, а выходы остальных элементов группы блоков умножения, начиная с третьего, подключены к входам соответствующих элементов группы ЭЗ, состоящей из (n-2) элементов, выходы каждого из которых соединены с первыми входами соответствующих элементов группы сумматоров, начиная со второго элемента, выходы каждого из которых, включая первый элемент, и кроме последнего элемента, подключены к вторым входам последующих элементов группы сумматоров, а выход последнего элемента, т.е. (n-1)-го, сумматора соединен с входом делимого блока деления, вход делителя которого подключен к выходу входного регистра, а выход - к информационному входу выходного регистра, выход которого соединен с входом блока индикации.The technical result is achieved by the fact that the device for evaluating the quality of computer training contains the first, second and third groups of input registers, an input register, a group of multiplication blocks, a group of division blocks, a group of delay elements (EI), a group of adders, a division block, an output register , an indication unit, a clock generator and a pulse distributor, the clock input of which is connected to the output of the clock generator, the first output of the pulse distributor - with the recording inputs of the first, second and third load n input registers and input register, the second output is with the read inputs of the second and third groups of input registers, the third output is with the read inputs of the first group of input registers, the fourth output is with the read input of the input register, the fifth and sixth outputs are with the write inputs and readings of the output register, the information inputs of the first group of input registers, consisting of n elements, are the input of the initial information for which S _i values characterizing the weight coefficients of the i-th test are received, inf the formation inputs of the second group of input registers, consisting of n elements, are the input of the initial information job, which receives the values of C _i characterizing the number of successful tests in the i-th test, the information inputs of the third group of input registers, consisting of n elements, are the input of the task initial information, which are supplied with the values m _i, characterizing the total number of trials in the i-th test data input of the input register is an input job initial information which receives the value , characterizing the duration of training, the output of each element of the first group of input registers is connected to the first input of each element of the group of multiplication blocks consisting of n elements, the outputs of each element of the second and third groups of input registers are connected to the inputs of the divisible and divisor of each element of the group of division blocks, consisting of n elements, the output of each of which is connected to the second input of each element of the group of multiplication blocks, the outputs of the first and second elements of which are connected respectively However, with the first and second inputs of the first element of the adder group consisting of (n-1) elements, and the outputs of the remaining elements of the group of multiplication blocks, starting from the third, are connected to the inputs of the corresponding elements of the EZ group consisting of (n-2) elements, the outputs each of which is connected to the first inputs of the corresponding elements of the adder group, starting from the second element, the outputs of each of which, including the first element, and in addition to the last element, are connected to the second inputs of the subsequent elements of the adder group, and the output after He element, i.e. The (n-1) th adder is connected to the input of the divisible division unit, the input of the divider of which is connected to the output of the input register, and the output to the information input of the output register, the output of which is connected to the input of the display unit.

На фиг.1 представлена функциональная схема устройства для оценки качества обучения работе с компьютером (для ликвидации громоздкости связи между распределителем импульсов и управляющими входами соответствующих блоков показаны не полностью, а обозначены путем нумерации входов и выходов); на фиг.2 изображена циклограмма работы заявленного устройства (по оси ординат обозначены номера выходов распределителя импульсов, а по оси абсцисс - число тактов), причем длительность различных вычислительных операций (сложение - один такт, умножение - восемь тактов, деление - шестнадцать тактов) - в верхней части фиг.2 (для возможности исполнения циклограммы принято n=10, хотя эта величина может принимать произвольное значение).Figure 1 presents a functional diagram of a device for assessing the quality of learning to work with a computer (to eliminate the cumbersome connection between the pulse distributor and the control inputs of the corresponding blocks are not shown completely, but are indicated by numbering the inputs and outputs); figure 2 shows the sequence diagram of the operation of the claimed device (the ordinate axis indicates the numbers of the outputs of the pulse distributor, and the abscissa axis indicates the number of ticks), and the duration of various computational operations (addition - one clock, multiplication - eight clocks, division - sixteen ticks) - in the upper part of figure 2 (for the possibility of execution of the cyclogram, n = 10 is accepted, although this value can take an arbitrary value).

Устройство для оценки качества обучения работе с компьютером (фиг.1) содержит первую 1, вторую 2 и третью 3 группы входных регистров, каждая из которых состоит из n элементов, группу 4 блоков умножения, состоящую из n элементов, группу 5 блоков деления, состоящую из n элементов, группу 6 ЭЗ, состоящую из (n-2) элементов, группу 7 сумматоров, состоящую из (n-1) элементов, входной регистр 8, блок 9 деления, выходной регистр 10, блок 11 индикации, генератор 12 тактовых импульсов и распределитель 13 импульсов.A device for evaluating the quality of computer training (Fig. 1) contains the first 1, second 2, and third 3 groups of input registers, each of which consists of n elements, a group of 4 multiplication blocks, consisting of n elements, a group of 5 division blocks, consisting of n elements, a group of 6 EZ consisting of (n-2) elements, a group of 7 adders consisting of (n-1) elements, an input register 8, a division unit 9, an output register 10, an indication unit 11, a clock generator 12 and a distributor of 13 pulses.

Устройство для оценки качества обучения работе с компьютером работает следующим образом. На информационные входы каждого из элементов первой 1, второй 2 и третьей 3 групп входных регистров (фиг.1) засылаются соответственно величины S_i, С_i и m_i. На информационный вход входного регистра 8 подается значение Т. При этом управляющий сигнал на входы записи всех этих регистров направляется с первого выхода распределителя 13 импульсов, темп работы которого задается генератором 12 тактовых импульсов.A device for evaluating the quality of learning to work with a computer works as follows. The information inputs of each of the elements of the first 1, second 2 and third 3 groups of input registers (Fig. 1) are sent, respectively, the values of S _i , C _i and m _i . The value of T is supplied to the information input of the input register 8. At the same time, the control signal is sent to the recording inputs of all these registers from the first output of the pulse distributor 13, the operating rate of which is set by the clock generator 12.

По сигналу со второго выхода распределителя 13 импульсов на входы считывания каждого элемента второй 2 и третьей 3 групп входных регистров значения С_i и m_i подаются на входы соответственно делимого и делителя группы 5 блоков деления. С выходов каждого элемента этой группы величина С_i/m_i направляется на второй вход каждого элемента группы 4 блоков умножения. По сигналу с третьего выхода распределителя 13 импульсов на входы считывания каждого элемента первой группы 1 входных регистров значение S_i подается на первый вход каждого элемента группы 4 блоков умножения, в которой определяется величина R_i в соответствии с формулой (3). С выходов первых двух элементов группы 4 значения R₁ и R₂ подаются соответственно на первый и второй входы первого сумматора группы 7 сумматоров. С выходов остальных элементов группы 4 блоков умножения, начиная с третьего, величины R_i направляются через соответствующие элементы группы 6 ЭЗ на первые входы соответствующих элементов группы 7 сумматоров, начиная со второго. С выхода последнего сумматора группы 7 значения R, определенные по формуле (2), засылаются на вход делимого блока 9 деления. На вход делителя этого блока по сигналу с четвертого выхода распределителя 13 импульсов с выхода входного регистра 8 подается величина Т.According to the signal from the second output of the distributor 13 pulses to the read inputs of each element of the second 2 and third 3 groups of input registers, the values of C _i and m _i are fed to the inputs of the dividend and divider of group 5 of the division blocks, respectively. From the outputs of each element of this group, the value of C _i / m _{i is} sent to the second input of each element of the group of 4 multiplication blocks. According to the signal from the third output of the distributor 13 pulses to the read inputs of each element of the first group 1 of the input registers, the value of S _i is supplied to the first input of each element of the group 4 of multiplication blocks, in which the value of R _i is determined in accordance with formula (3). From the outputs of the first two elements of group 4, the values of R ₁ and R ₂ are supplied respectively to the first and second inputs of the first adder of group 7 of adders. From the outputs of the remaining elements of group 4 of the multiplication blocks, starting from the third, the values of R _{i are} sent through the corresponding elements of group 6 EZ to the first inputs of the corresponding elements of group 7 of adders, starting from the second. From the output of the last adder of group 7, the values of R determined by formula (2) are sent to the input of the divisible division unit 9. To the input of the divider of this block, the signal T.

С выхода блока 9 деления значение Q качества обучения работе с компьютером, вычисленное по формуле (4), направляется на информационный вход выходного регистра 10. Управляющий сигнал на запись подается при этом на вход записи блока 10 с пятого выхода распределителя 13 импульсов. По сигналу с шестого выхода блока 13 на вход считывания выходного регистра 10 значения Q засылается на вход блока 11 индикации. Порядок функционирования блоков устройства представлен на циклограмме его работы (фиг.2).From the output of the division unit 9, the Q value of the quality of computer training, calculated by the formula (4), is sent to the information input of the output register 10. The write control signal is supplied to the recording input of the block 10 from the fifth output of the pulse distributor 13. By a signal from the sixth output of block 13 to the read input of the output register 10, the Q value is sent to the input of the indication block 11. The functioning order of the blocks of the device is presented on the cyclogram of its operation (figure 2).

В дальнейшем работа устройства может быть повторена по уже описанной схеме с использованием других исходных данных (применение другой методики обучения) с последующим сравнением нового значения Q с предыдущим.In the future, the operation of the device can be repeated according to the already described scheme using other initial data (using a different training technique), followed by comparing the new Q value with the previous one.

Таким образом, технический результат достигается не за счет математического аппарата, а за счет технических средств (блоков и элементов), упомянутых в процессе описания работы устройства, осуществляющего ускорение объективного выбора методики обучения работе с компьютером за счет сравнения качества преподавания.Thus, the technical result is achieved not at the expense of the mathematical apparatus, but at the expense of the technical means (blocks and elements) mentioned in the process of describing the operation of the device, which accelerates the objective choice of teaching methods for working with computers by comparing the quality of teaching.

Промышленная применимость изобретения обосновывается тем, что оно может быть использовано в разных областях (отраслях) при расчетах, связанных с оценкой качества обучения работе с компьютером, для выбора лучшей методики преподавания (обучения).The industrial applicability of the invention is justified by the fact that it can be used in different fields (industries) in the calculations related to the assessment of the quality of computer training in order to choose the best teaching (training) methodology.

Claims

A device for evaluating the quality of computer training, containing the first, second and third groups of input registers, an input register, a group of multiplication blocks, a group of division blocks, a group of delay elements (EZ), a group of adders, a division block, an output register, an indication block, a generator clock pulses and a pulse distributor, the clock input of which is connected to the output of the clock generator, the first output of the pulse distributor - with the recording inputs of the first, second and third groups of input registers and input register, the second output is with the read inputs of the second and third groups of input registers, the third output is with the read inputs of the first group of input registers, the fourth output is with the read input of the input register, the fifth and sixth outputs are with the inputs of the write and read output register, information inputs of the first groups of input registers, consisting of n elements, are the input of the initial information, which receives the values of S _i characterizing the weight coefficients of the i-th test, the information inputs of the second group of input registers consisting of n elements are the input input of the initial information, to which C _i values characterizing the number of successful tests in the ith test are received, the information inputs of the third group of input registers consisting of n elements are the input of the initial information for which the values m _i characterize the total number of tests in the i-th test are received, the information input of the input register is the input of the job initial information, which receives the value of T, characterizing the duration of training ny, the output of each element of the first group of input registers is connected to the first input of each element of the group of multiplication blocks consisting of n elements, the outputs of each element of the second and third group of input registers are connected to the inputs of the divisible and divisor of each element of the group of division blocks of n elements , the output of each of which is connected to the second input of each element of the group of multiplication blocks, the outputs of the first and second elements of which are connected respectively to the first and second inputs of the first ele the entent of the adder group consisting of (n-1) elements, and the outputs of the remaining elements of the group of multiplication blocks, starting from the third, are connected to the inputs of the corresponding elements of the EZ group consisting of (n-2) elements, the outputs of each of which are connected to the first inputs corresponding elements of the adder group, starting from the second element, the outputs of each of which, including the first element, and in addition to the last element, are connected to the second inputs of the subsequent elements of the adder group, and the output of the last element, i.e. (n-1) -th adder connected to the input of the divisible division unit, the input of the divider of which is connected to the output of the input register, and the output to the information input of the output register, the output of which is connected to the input of the display unit.