RU2306676C1

RU2306676C1 - Digital projector

Info

Publication number: RU2306676C1
Application number: RU2006104777/09A
Authority: RU
Inventors: Борис Иванович Волков (RU); Борис Иванович Волков
Original assignee: Борис Иванович Волков
Priority date: 2006-02-15
Filing date: 2006-02-15
Publication date: 2007-09-20

Abstract

FIELD: personal computer hardware, possible use as a monitor in a personal computer.

SUBSTANCE: introduced to digital monitor are second trigger, three odd frame code accumulators, three even frame code accumulators, block for modulating radiations is made of appropriate number of channels, each one of which contains serially positioned emitter of three main colors, micro-objective and focusing cone of light guide.

EFFECT: 49920 times increased averaged brightness of image on the screen, achieved by simultaneous sweep by half of active part of frame rows with 130 times repeat per frame.

2 tbl, 7 dwg

Description

Изобретение относится к аппаратным средствам персонального компьютера и может быть использовано как монитор в персональном компьютере (ПК).The invention relates to hardware of a personal computer and can be used as a monitor in a personal computer (PC).

Прототипом принят цифровой монитор [1], содержащий элемент И, с первого по десятый ключи, делитель частоты, триггер, с первого по шестой накопители кодов строки сигналов R, G, В, три блока импульсных усилителя, блок модуляции излучения, первые усилитель и первый пьезодефлектор с отражателем на торце, второй усилитель и втором пьезодефлектор с отражателем на торце, четыре источника опорных напряжения, проекционный объектив, матовый экран, блоки строчной и кадровой разверток. Недостатком прототипа является развертка кадра одной строкой, а так как луч безинерционен и матовый экран не имеет излучающего покрытия, то яркость изображения на экране явно будет недостаточной.The prototype adopted a digital monitor [1], containing the And element, from the first to tenth keys, a frequency divider, a trigger, from the first to the sixth signal string stores R, G, B, three pulse amplifier blocks, a radiation modulation block, the first amplifier and the first a piezoelectric deflector with a reflector at the end, a second amplifier and a second piezoelectric deflector with a reflector at the end, four reference voltage sources, a projection lens, a matte screen, horizontal and vertical scanning units. The disadvantage of the prototype is a single-line frame scan, and since the beam is inertialess and the matte screen does not have a radiating coating, the brightness of the image on the screen will obviously be insufficient.

Цель изобретения - увеличить яркость воспроизводимого изображения. Техническим результатом является увеличение усредненной яркости изображения на экране в 49920 раз, которая достигается разверткой кадра одновременно 384 строками с повтором их развертки за кадр 130 раз (384×130). Воспроизведение цветного изображения выполняется на экране монитора 384 строками при 70 кадрах в секунду. С соответствующих выходов видеоадаптера ПК рабочая частота, строчные и кадровые синхроимпульсы и последовательные коды сигналов R, G, В поступают на 1-3 управляющие входы и с первого по третий информационные входы цифрового монитора.The purpose of the invention is to increase the brightness of the reproduced image. The technical result is to increase the average brightness of the image on the screen by 49920 times, which is achieved by scanning the frame simultaneously with 384 lines and repeating their scanning per frame 130 times (384 × 130). The color image is reproduced on the monitor screen in 384 lines at 70 frames per second. From the corresponding outputs of the PC video adapter, the operating frequency, horizontal and frame sync pulses and serial codes of signals R, G, B are fed to 1-3 control inputs and from the first to third information inputs of a digital monitor.

Изображение на экране воспроизводится электронно-оптической разверткой промодулированными по яркости излучениями 384 излучателей трех основных цветов R, G, В. Сущность заявляемого изобретения в том, что в цифровой монитор, содержащий элемент И, соответствующее число ключей, делитель частоты, три блока импульсных усилителей, блок модуляции излучений, блок строчной развертки, первый усилитель и пьезодефлектор с отражателем на торце, второй усилитель и второй пьезодефлектор с отражателем на торце, проекционный объектив и матовый экран, введены второй триггер, три накопителя кодов нечетного кадра и три накопителя кодов четного кадра, блок модуляции излучений выполнен из соответствующего числа каналов, каждый из которых содержит последовательно расположенные излучатель трех основных цветов, микрообъектив и фокусирующий конус световода (фокон).The image on the screen is reproduced by electron-optical scanning with brightness-modulated emissions of 384 emitters of three primary colors R, G, B. The essence of the claimed invention is that in a digital monitor containing an element And, the corresponding number of keys, a frequency divider, three pulse amplifier units, radiation modulation unit, horizontal scanning unit, a first amplifier and a piezoelectric deflector with a reflector at the end, a second amplifier and a second piezoelectric deflector with a reflector at the end, a projection lens and an opaque screen us second flip-flop, three code storage odd frame and even frame drive three codes radiation modulation unit is made of a corresponding number of channels, each of which comprises in sequence emitter three primary colors, and the focusing microlens fiber cone (focon).

Функциональная схема цифрового монитора показана на фиг.1, развертка растра на экране и формы управляющих напряжений - на фиг.2, накопитель кодов нечетного (четного) кадра - на фиг.3, блок регистров - на фиг.4 и 5, блок модуляции излучений - на фиг.6, конструкция пьезодефлектора - на фиг.7.The functional diagram of the digital monitor is shown in Fig. 1, the raster scan on the screen and the form of control voltages are shown in Fig. 2, the odd-numbered (even) frame code store is shown in Fig. 3, the register block is shown in Figs. 4 and 5, the radiation modulation block - Fig.6, the design of the piezoelectric deflector - Fig.7.

Цифровой монитор включает (фиг.1) последовательно соединенные элемент И, первый ключ 2, делитель 3 частоты и второй ключ 4, третий ключ 5, первый триггер 6, второй триггер 7, последовательно соединенные соответственно четвертый ключ 8 и первый накопитель 9 кодов нечетного кадра R, пятый ключ 10 и первый накопитель 11 кодов четного кадра R, шестой ключ 12 и второй накопитель 13 кодов нечетного кадра G, седьмой ключ 14 и второй накопитель 15 кодов четного кадра G, восьмой ключ 16 и третий накопитель 17 кодов нечетного кадра В, девятый ключ 18 и третий накопитель 19 кодов четного кадра В, первый 20, втором 21, третий 22 блоки импульсных усилителей, блок 23 модуляции излучений, последовательно соединенные блок 24 строчной развертки, первый усилитель 25 и первый пьезодефлектор 26 с отражателем на торце, первый источник 27 положительного опорного напряжения, второй источник 28 отрицательного опорного напряжения, последовательно соединенные второй усилитель 29 и второй пьезодефлектор 30 с отражателем на торце, третий источник 31 положительного опорного напряжения, четвертый источник 32 отрицательного опорного напряжения, проекционный объектив 33, во внешней фокальной плоскости которого расположен матовый экран 34. Блок 24 строчной развертки включает последовательно соединенные делитель 35 частоты (12:1), задающий генератор 36 и выходной каскад 37, подключенный к входу первого усилителя 25. Первый вход второго усилителя 29 подключен к выходу делителя 35 частоты. Входы четвертого 8 ключа и пятого 10 ключа объединены и являются первым информационным входом цифрового монитора (R коды), входы шестого 12 и седьмого 14 ключей объединены и являются вторым информационным входом цифрового монитора (G коды), входы восьмого 16 и девятого 18 ключей объединены и являются третьим информационным входом цифрового монитора (В коды), первый-третий информационные входы монитора подключены к соответствующим выходам видеоадаптера в системном блоке ПК, первым вторым, третьим управляющими входами цифрового монитора являются соответственно сигнальный вход первого ключа 2, первый и второй входы элемента И 1, также подключенные к соответствующим выходам видеоадаптера ПК. Накопители 9, 13, 17 кодов нечетного кадра и накопители 11, 15, 19 кодов четного кадра идентичны (фиг.3), каждый включает входной регистр 38 и по числу половины активных строк (768:2=384) блоки 39_1-384 регистров. Первым управляющим входом во всех накопителях кодов являются первые (тактовые) управляющие входы их входных регистров 38, подключенные к первому выходу делителя 3 частоты, третьим и четвертым управляющими входами накопителей кодов 9, 11, 13, 15, 17, 19 являются объединенные вторые и третьи управляющие входы блоков регистров 39, подключенные соответственно к третьему и второму выходам делителя 3 частоты. Вторыми управляющими входами накопителей 9, 13, 17 кодов нечетного кадра являются первые управляющие входы первого блока 39 регистров, подключенные к первому выходу второго триггера 7, вторыми управляющим входами накопителей 11, 15, 19 кодов четного кадра являются первые управляющие входы первого блока 39 регистров, подключенные к второму выходу второго триггера 7. Выходами первых накопителей 9, 11 кодов кадра R являются выходы блоков 39_1-384, объединенные соответствующим образом и подключенные к соответствующим входам первого блока 20 импульсных усилителей, аналогично выходы вторых накопителей 13, 15 кодов кадра G подключены к соответствующим входам второго блока 21 импульсных усилителей и выходы третьих накопителей 17, 19 кодов кадра В - к соответствующим входам третьего блока 22 импульсных усилителей. Блоки 39_1-384 регистров идентичны (фиг.4 и 5), каждый включает первый 40, второй 41, третий 42, четвертый 43 ключи, с первого 44 по четвертый 47 распределители импульсов, первые восемь регистров 48_1-8, последовательно соединенные первый счетчик 49 импульсов и первый дешифратор 50, вторые восемь регистров 51_1-8, последовательно соединенные второй счетчик 52 импульсов и второй дешифратор 53. Информационными с первого по восьмой входами блока 39 регистров являются поразрядно объединенные информационные (четвертые) входы разрядов первых восьми 48 и вторых восьми 51 регистров, подключенные к 1-8 выходам входного регистра 38. Выходы разрядов в каждом регистре объединены и являются 1-8 выходами блока 39 регистров, подключенные к входам своего блока импульсных усилителей. Управляющих входов четыре: первым является первый управляющий вход первого ключа 40, подключенный к первому выходу триггера 7 (фиг.1), вторым - являются объединенные сигнальные входы второго и четвертого ключей 41 и 43, подключенный к третьему выходу делителя 3 частоты, третьим являются объединенные сигнальные входы первого 40 и третьего 42 ключей, подключенный к второму выходу делителя 3 частоты, четвертым является первый управляющий вход второго ключа 41, подключенный через диод к первому управляющему выходу в последнем блоке 39₃₈₄. Блок 23 модуляции излучений (фиг.6) выполнен из 384-х каналов, каждый из которых включает последовательно расположенные излучатель 54 трех основных цветов (R, G, В), микрообъектив 55 и фокусирующий конус световода 56 (фокон) [2, с.77]. Входами блока 23 являются входы излучателей 54_1-384, подключенные к выходам блоков 20, 21, 22 импульсных усилителей. Микрообъективы 55_1-384 вводят излучения излучателей 54 во входные окна фоконов 56_1-384. Выходные торцы фоконов 56 образуют вертикальную линейку и проецируют на отражатель пьезодефлектора 30 (фиг.1) 384 цветовых круга, каждый диаметром 0,02 мм. Выходные окна фоконов расположены по вертикали с шагом в 0,02 мм, проекции на отражателе также располагаются с шагом в 0,02 мм. Длина отражателя пьезодефлектора 30 составляет 15,36 мм (768×0,02 мм). Излучающие плоскости излучателей 54 находятся в задних фокальных плоскостях микрообъективов 55, в передних фокальных плоскостях которых расположены входные окна фоконов 56. Излучающие стороны излучателем 54 через объективы 55, фоконы 56 и отражатель пьезодефлектора 30 оптически соединены с отражателем пьезодефлектора 26, расположенным в задней фокальной плоскости проекционного объектива 33, во внешней фокальной плоскости которого расположен матовый экран 34. Каждый излучатель 54 является матрицей из 24 светодиодов. В составе матрицы 8 светодиодов красного излучения, 8 - зеленого и 8 - синего. Свободный торец с отражателем 30 совершает колебания с амплитудой 0,02 мм относительно плоскости отражателя пьезодефлектора 26 по управляющему сигналу с второго усилителя 29, формирующего стравляющие импульсы соответствующей амплитуды и длительности, частота их 4,55 кГц, длительность соответствует периоду строки 109,89 мкс (фиг.2), форма сигналов меандр. Пьезодефлектор 26 выполняет строчную развертку растра. Пьезодефлекторы 26 и 30 выполнены одинаково (фиг.7) из первой 57 и второй 58 пьезопластин, внутреннего электрода 59, первого 60 и второго 61 внешних электродов. Один конец пьезопластин закреплен в держателе 62, на свободном торце расположен световой отражатель 63. Частота колебаний пьезодефлектора 26: 54,6 кГц:12=4,55 кГц, 12 - коэффициент деления частоты 54,6 кГц делителем 35. Делитель 3 частоты выдает с первого выхода тактовые импульсы частотой 447,2832 МГц для заполнения входных регистров 38 последовательными кодами с информационных 1-3 входов монитора:The digital monitor includes (Fig. 1) a series-connected element And, the first key 2, the frequency divider 3 and the second key 4, the third key 5, the first trigger 6, the second trigger 7, the fourth key 8 and the first drive 9 of the odd frame codes connected in series, respectively R, the fifth key 10 and the first drive 11 of the codes of the even frame R, the sixth key 12 and the second drive 13 of the codes of the odd frame G, the seventh key 14 and the second drive 15 of the codes of the even frame G, the eighth key 16 and the third drive 17 of the codes of the odd frame B, ninth key 18 and third drive 19 of even-frame codes B, the first 20, the second 21, the third 22 pulse amplifier units, the radiation modulation unit 23, the horizontal scanning unit 24, the first amplifier 25 and the first piezoelectric deflector 26 with a reflector at the end, the first source of positive reference voltage 27, the second source 28 negative reference voltage, connected in series to the second amplifier 29 and the second piezoelectric deflector 30 with a reflector at the end, the third source 31 of the positive reference voltage, the fourth source 32 of the negative reference voltage friction, a projection lens 33, in the outer focal plane of which a matte screen 34 is located. The horizontal scanning unit 24 includes a serially connected frequency divider 35 (12: 1), a driving generator 36 and an output stage 37 connected to the input of the first amplifier 25. The first input of the second the amplifier 29 is connected to the output of the frequency divider 35. The inputs of the fourth 8 key and fifth fifth key are combined and are the first information input of the digital monitor (R codes), the inputs of the sixth 12 and seventh 14 keys are combined and are the second information input of the digital monitor (G codes), the inputs of the eighth 16 and ninth 18 keys are combined and are the third information input of the digital monitor (B codes), the first and third information inputs of the monitor are connected to the corresponding outputs of the video adapter in the PC system unit, the first second, third control inputs of the digital monitor are respectively, the signal input of the first switch 2, first and second inputs of the AND 1 is also connected to the corresponding outputs of the PC display adapter. The drives 9, 13, 17 of the codes of the odd frame and the drives 11, 15, 19 of the codes of the even frame are identical (Fig. 3), each includes an input register 38 and, according to the number of half of the active lines (768: 2 = 384), blocks 39 of _1-384 registers . The first control input in all code drives is the first (clock) control inputs of their input registers 38 connected to the first output of the frequency divider 3, the third and fourth control inputs of code drives 9, 11, 13, 15, 17, 19 are the combined second and third control inputs of the blocks of registers 39 connected respectively to the third and second outputs of the frequency divider 3. The second control inputs of the drives 9, 13, 17 of the codes of the odd frame are the first control inputs of the first block 39 of the registers connected to the first output of the second trigger 7, the second control inputs of the drives 11, 15, 19 of the codes of the even frame are the first control inputs of the first block of 39 registers, connected to the second output of the second trigger 7. The outputs of the first drives 9, 11 frame code R are the outputs of blocks 39 _1-384 , combined appropriately and connected to the corresponding inputs of the first block 20 of the pulse litter, similarly, the outputs of the second drives 13, 15 of frame codes G are connected to the corresponding inputs of the second block 21 of pulse amplifiers and the outputs of the third drives 17, 19 of frame codes B are connected to the corresponding inputs of the third block 22 of pulse amplifiers. Blocks 39 _1-384 registers are identical ( _Figures 4 and 5), each includes the first 40, second 41, third 42, fourth 43 keys, the first 44 to the fourth 47 pulse distributors, the first eight registers 48 _1-8 , connected in series the first a pulse counter 49 and a first decoder 50, second eight registers 51 _1-8 , a second pulse counter 52 and a second decoder 53 connected in series. The information from the first to eighth inputs of the register block 39 are the bitwise integrated information (fourth) inputs of the bits of the first eight 48 and second eight 51 registers connected to 1-8 outputs of the input register 38. The outputs of the bits in each register are combined and are 1-8 outputs of a block of 39 registers connected to the inputs of their block of pulse amplifiers. There are four control inputs: the first is the first control input of the first key 40 connected to the first output of trigger 7 (Fig. 1), the second is the combined signal inputs of the second and fourth keys 41 and 43 connected to the third output of the frequency divider 3, the third are combined the signal inputs of the first 40 and third 42 keys connected to the second output of the frequency divider 3, the fourth is the first control input of the second key 41, connected through a diode to the first control output in the last block 39 ₃₈₄ . Block 23 modulation of radiation (Fig.6) is made of 384 channels, each of which includes a sequentially arranged emitter 54 of three primary colors (R, G, B), a micro lens 55 and a focusing cone of the optical fiber 56 (focon) [2, p. 77]. The inputs of block 23 are the inputs of the emitters 54 _1-384 connected to the outputs of blocks 20, 21, 22 of pulse amplifiers. Micro lenses 55 _1-384 introduce radiation from emitters 54 into the input windows of the focons 56 _1-384 . The output ends of the focons 56 form a vertical ruler and project onto the reflector of the piezoelectric deflector 30 (Fig. 1) 384 color circles, each 0.02 mm in diameter. The output windows of the foci are arranged vertically in increments of 0.02 mm, the projections on the reflector are also arranged in increments of 0.02 mm. The length of the reflector of the piezoelectric deflector 30 is 15.36 mm (768 × 0.02 mm). The radiating planes of the emitters 54 are located in the rear focal planes of the micro-lenses 55, in the front focal planes of which the input windows of the foci 56 are located. The radiating sides of the emitter 54 through the lenses 55, the foci 56 and the reflector of the piezoelectric deflector 30 are optically connected to the reflector of the piezoelectric deflector 26 located in the rear focal plane of the projection lens 33, in the outer focal plane of which is located a matte screen 34. Each emitter 54 is a matrix of 24 LEDs. The matrix consists of 8 LEDs of red radiation, 8 - green and 8 - blue. The free end face with a reflector 30 oscillates with an amplitude of 0.02 mm relative to the plane of the reflector of the piezoelectric deflector 26 according to the control signal from the second amplifier 29, which generates etching pulses of the corresponding amplitude and duration, their frequency is 4.55 kHz, the duration corresponds to a row period of 109.89 μs ( figure 2), the waveform of the meander. The piezoelectric deflector 26 performs a horizontal scan of the raster. The piezoelectric deflectors 26 and 30 are made identically (Fig. 7) from the first 57 and second 58 piezoelectric plates, the inner electrode 59, the first 60 and the second 61 outer electrodes. One end of the piezoelectric plates is fixed in the holder 62, a light reflector 63 is located on the free end. The oscillation frequency of the piezoelectric deflector is 26: 54.6 kHz: 12 = 4.55 kHz, 12 is the frequency division coefficient of 54.6 kHz by the divider 35. The frequency divider 3 gives the first output clock pulses with a frequency of 447.2832 MHz to fill the input registers 38 with sequential codes from the information 1-3 inputs of the monitor:

f_Т=780×70 Гц×1024×8_разр=447,2832 МГц,f _T = 780 × 70 Hz × 1024 × 8 _bit = 447.2832 MHz,

где: 780 - число строк в кадре, 70 - частота кадров,where: 780 - the number of lines in the frame, 70 - frame rate,

1024 - число отсчетов в строке, 8 - число разрядов в коде.1024 - the number of samples in the line, 8 - the number of bits in the code.

С второго выхода делителя 3 частоты идут импульсы дискретизации U_д кодов 55,9104 МГц, с третьего выхода импульсы 9,3184 МГц, являющиеся сигналами U_выхвыдачи кодов из регистров 48, 51 блоков 39 регистров.From the second output of the frequency divider 3 are sampling pulses U _d codes 55.9104 MHz, from the third output pulses 9.3184 MHz, which are signals U _output codes from registers 48, 51 of blocks 39 registers.

f_д=780×70 Гц×1024=55,9104 МГц. Частота строчное развертки, поступающая с видеоадаптера ПК на втором управляющий вход монитора, 54,6 кГц (780×70 Гц). Длительность, поступающего с видеоадаптера ПК, кадра 14,286 мс

. Длительность строки: 14286 мкс:780_строк=18,315 мкс.f _d = 780 × 70 Hz × 1024 = 55.9104 MHz. Horizontal scan frequency coming from the PC video adapter to the second control input of the monitor, 54.6 kHz (780 × 70 Hz). Duration from PC video adapter, frame 14.286 ms

. Line Duration: 14286 μs: 780 _lines = 18.315 μs.

Длительность кадра, воспроизводимого на экране 34, также 14,286 мс. Частота строк на экране 34 f_c=54,6 кГц:6=9,1 кГц, длительность строки в кадре на экране 34:18,315 мкс×6=109,89 мкс. Число повторов развертки строк за длительность кадра на экране: 14268 мкс:109,89 мкс=130 раз. Делитель 35 частоты выполняет деление частоты 54,6 кГц 12:1. Импульсы частотой 4,55 кГц идут на вход задающего генератора 36, из которых генератор 36 формирует прямоугольные импульсы с периодом следования двух строк 219,78 мкс (109,89×2), поступающие в выходной каскад 37, формирующий управляющее напряжение треугольной формы (фиг.2) с периодом 219,78 мкс, поступающее на вход усилителя 25. Усилитель 25 усиливает управляющее напряжение до необходимой величины, которое поступает на внутренний электрод 59 пьезодефлектора 26. На внешние электроды 60, 61 поступают соответствующие напряжения с источников 27, 28 опорных напряжений. Торец пьезодефлектора 26 приходит в колебательное движение с частотой 4,55 кГц и производит развертку одновременно 384 сначала нечетных строк при движении слева направо, при движении справа налево развертку 384 строк четных (фиг.2). После развертки нечетных строк торец с отражателем пьезодефлектора 30 по управляющему сигналу с усилителя 29 смещается по вертикали вниз так, что проекции лучей четных строк попадают между нечетными строками (фиг.6). За период кадра 14,286 мс пьезодефлектор 26 выполняет 65 повторов разверток 384 нечетных строк и 65 повторов разверток 384 четных строк. С приходом на входы элемента И 1 строчного и кадрового синхроимпульсов сигнал с элемента И 1 открывает первый ключ 2, остающийся открытым на все время работы монитора. Через открытый ключ 2 рабочая частота f_р с соответствующего выхода ПК поступает на вход делителя 3 частоты, импульсы 70 Гц с выхода элемента И 1 поступают в триггер 7 и 6, сигнал с первого выхода которого открывает четвертый ключ 8, шестой ключ 12, восьмой ключ 16, через которые последовательные коды R, G, В с 1-3 информационных входов монитора поступают во входные регистры 38 (фиг.3) накопителей 9, 13, 17 кодов нечетных кадров, в которых за период первого кадра первые 48 и вторые 51 регистры блоков 39_1-384 регистров заполняются кодами первого кадра. С приходом второго кадрового синхроимпульса в триггер 7 сигнал со второго его выхода закрывает ключи 8, 12, 16 и открывает ключи 10, 14, 18, через которые коды R, G, В поступают во входные регистры 38 накопителей 11, 15, 19 кодов четного кадра, заполняя в них блоки 39_1-384 кодами второго (четного) кадра. Одновременно и параллельно в период второго кадра коды первого кадра выдаются с накопителей 9, 13, 17 в блоки 20, 21, 22 импульсных усилителей. Сигналы разрядов кодов, усиленные импульсными усилителями, поступают в соответствующие излучатели 54_1-384 и запитывают свои светодиоды. Микрообъективы вводят излучения излучателей в фоконы 56, проецирующие излучения на отражатель пьезодефлектора 30, с которого они отражаются на отражатель пьезодефлектора 26, выполняющего строчную развертку без обратных ходов (фиг.2): при повороте слева направо 384 нечетные строки, при повороте справа налево 384 четные строки. Частота строк на экране 9,1 кГц (4,55×2), длительность строки 109,89 мкс, частота повторов разверток строк за кадр 130 раз (65+65). С приходом третьего кадрового синхроимпульса в триггер 7 сигнал с его первого выхода закрывает ключи 10, 14, 18 и открывает ключи 8, 12, 16 и процессы повторяются. Каждый из блоков 20, 21, 22 содержит импульсных усилителей соответственно числу блоков 39_1-384регистров и числу разрядов в коде (числу светодиодов одного цвета излучения) 384×8=3072 шт. В трех блоках их 9216 шт. Период следования кодов на входы блоков импульсных усилителя составляет 107 нс

. Применяемые импульсные усилители должны иметь время срабатывания менее 107 нс, например, в микросхемах усилителей формирователей 533АП6 время срабатывания 18 нс [4, c.128]. Современные микроэлектронные технологии позволяют реализовать 9216 импульсных усилителем с нужным временем срабатывания в одном микросхеме. В излучателях 54 можно применить светодиоды фирмы "Хьюлетт-паккард" [3, c.71]. Для излучения красного цвета светодиоды HLMP-AL00 с силой света 0,4 кд [3, c.71], длиной волны 0,56 мкм при токе 0,02 А, для зеленого цвета светодиоды HLMP-AМ00 с силой света 0,8 кд, длиной волны 0,526 мкм при токе 0,02 А, для синего излучения светодиоды HLMP-АВ00 с силой света 0,3 кд, длиной волны 0,475 мкм при токе 0,02 А. Яркостная модуляция выполняется включением на излучение светодиодов соответственно весам разрядов в коде по таблице 1.The duration of the frame displayed on screen 34 is also 14.286 ms. The line frequency on the screen is 34 f _c = 54.6 kHz: 6 = 9.1 kHz, the line length in the frame on the screen is 34: 18.315 μs × 6 = 109.89 μs. The number of repetitions of the scan lines for the duration of the frame on the screen: 14268 μs: 109.89 μs = 130 times. A frequency divider 35 performs a frequency division of 54.6 kHz 12: 1. Pulses with a frequency of 4.55 kHz go to the input of the master oscillator 36, of which the generator 36 generates rectangular pulses with a period of two lines of 219.78 μs (109.89 × 2), which enter the output stage 37, forming a triangular-shaped control voltage (Fig. .2) with a period of 219.78 μs, which is input to the amplifier 25. The amplifier 25 amplifies the control voltage to the required value, which is supplied to the internal electrode 59 of the piezoelectric deflector 26. Corresponding voltages from the reference voltage sources 27, 28 are supplied to the external electrodes 60, 61. th. The end face of the piezoelectric deflector 26 comes into oscillatory motion with a frequency of 4.55 kHz and simultaneously scans 384 first odd lines when moving from left to right, while moving from right to left, scans 384 even lines (Fig. 2). After scanning the odd lines, the end face with the reflector of the piezoelectric deflector 30 is shifted vertically downward by the control signal from the amplifier 29 so that the projections of the rays of the even lines fall between the odd lines (Fig.6). For a frame period of 14.286 ms, the piezoelectric deflector 26 performs 65 repetitions of the scans of 384 odd lines and 65 repetitions of the scans of 384 even lines. With the arrival of the line and frame sync pulses to the inputs of the element AND 1, the signal from the element And 1 opens the first key 2, which remains open for the entire duration of the monitor. Through a public key 2, the operating frequency f _r from the corresponding output of the PC goes to the input of the frequency divider 3, the pulses of 70 Hz from the output of the element And 1 enter the trigger 7 and 6, the signal from the first output of which opens the fourth key 8, the sixth key 12, the eighth key 16, through which sequential codes R, G, B with 1-3 information inputs of the monitor enter the input registers 38 (Fig. 3) of the drives 9, 13, 17 codes of odd frames, in which for the period of the first frame the first 48 and second 51 registers blocks 39 _1-384 registers are filled with codes of the first frame. With the arrival of the second frame clock in trigger 7, the signal from its second output closes

keys

8, 12, 16 and opens keys 10, 14, 18, through which codes R, G, B enter the input registers of 38 drives 11, 15, 19 of even codes frame, filling in them blocks 39 _1-384 codes of the second (even) frame. At the same time and in parallel during the period of the second frame, the codes of the first frame are issued from the drives 9, 13, 17 to the blocks 20, 21, 22 of pulse amplifiers. The signals of the bits of the codes, amplified by pulse amplifiers, enter the corresponding emitters 54 _1-384 and feed their LEDs. Micro-lenses introduce the radiation of emitters into foci 56, projecting radiation onto the reflector of the piezoelectric deflector 30, from which they are reflected on the reflector of the piezoelectric deflector 26, which performs horizontal scanning without reverse moves (Fig. 2): when turning from left to right, 384 are odd lines, when turning from right to left, 384 are even strings. The line frequency on the screen is 9.1 kHz (4.55 × 2), the line duration is 109.89 μs, and the line scan repeats per frame are 130 times (65 + 65). With the arrival of the third frame clock in trigger 7, the signal from its first output closes keys 10, 14, 18 and opens

keys

8, 12, 16, and the processes are repeated. Each of the blocks 20, 21, 22 contains pulse amplifiers, respectively, the number of blocks 39 _1-384 registers and the number of bits in the code (the number of LEDs of the same color of radiation) 384 × 8 = 3072 pcs. There are 9216 units in three blocks. The period of the codes on the inputs of the pulse amplifier blocks is 107 ns

. The applied pulse amplifiers should have a response time of less than 107 ns, for example, in the chips of amplifiers of the formers 533AP6, the response time is 18 ns [4, p. 128]. Modern microelectronic technologies make it possible to implement 9216 pulse amplifiers with the desired response time in a single chip. In emitters 54, you can use the LEDs of the company "Hewlett-Packard" [3, p. 71]. For red radiation, LEDs HLMP-AL00 with a light intensity of 0.4 cd [3, p. 71], a wavelength of 0.56 μm at a current of 0.02 A, for green light-emitting diodes HLMP-AM00 with a light intensity of 0.8 cd , a wavelength of 0.526 μm at a current of 0.02 A, for blue radiation, HLMP-AB00 LEDs with a light intensity of 0.3 cd, a wavelength of 0.475 μm at a current of 0.02 A. Luminance modulation is performed by switching on the radiation of the LEDs according to the discharge weights in the code according to table 1.

Таблица 1Table 1 № разряда в кодеDischarge number in code 1 старший разряд1 senior rank 22 33 4four 55 66 77 8 младш. разряд8 younger discharge Светодиодов в разрядеLEDs in discharge 1one 1one 1one 1one 1one 1one 1one 1one Кратность светофильтраMultiplicity of the filter -- 2^х 2 ^x 4^х 4 ^x 8^х 8 ^x 16^х 16 ^x 32^х 32 ^x 64^х 64 ^x 128^х 128 ^x Вес разряда в коде, в %The weight of the discharge in the code, in% 50%fifty% 2525 12,512.5 6,256.25 3,13,1 1,571,57 0,780.78 0,39%0.39%

Яркость, насыщенность и цветовой тон результирующего цвета на экране 34 (фиг.1) определяется суммарной энергией и взаимным соотношением составляющих трех цветов R, G, В. Суммарное излучение трех цветов излучателя 54 смешивается при фокусировке микрообъективом 55 и вводится во входное окно фокона 56, который проепирует излучение на отражатель пъезодефлектора 30. Суммарная сила света одного излучателя 54 с учетом, что светодиоды всех цветов имеют силу света 0,3 кд (синего светодиода) составляет:The brightness, saturation and hue of the resulting color on the screen 34 (Fig. 1) is determined by the total energy and the mutual ratio of the components of the three colors R, G, B. The total radiation of the three colors of the emitter 54 is mixed when focusing with a micro-lens 55 and is introduced into the input window of the focal 56, which projects the radiation onto the reflector of the piezoelectric deflector 30. The total light intensity of one emitter 54, taking into account that the LEDs of all colors have a light intensity of 0.3 cd (blue LED), is:

3×0,3 кд(1+0,5+0,25+0,125+0,0625+0,03125+0,0156+0,0078)=0,9 кд×1,992=1,7928 кд,3 × 0.3 cd (1 + 0.5 + 0.25 + 0.125 + 0.0625 + 0.03125 + 0.0156 + 0.0078) = 0.9 cd × 1.992 = 1.7928 cd

где: 3 - число цветов в излучателе, 0,3 кд - сила излучения синего светодиода,where: 3 - the number of colors in the emitter, 0.3 cd - the radiation power of the blue LED,

1-0,0078 - коэффициенты двоичных разрядов с 1-го по 8-й.1-0,0078 - the coefficients of binary digits from the 1st to the 8th.

Суммарная сила света от 384 излучателей:Total luminous intensity from 384 emitters:

384×1,7928 кд=688,4 кд.384 × 1.7928 cd = 688.4 cd.

При 130 повторах развертки строк за кадр усредненная сила света составит: 688,4 кд×130=89492 кд.At 130 repetitions of line scanning per frame, the average light intensity will be: 688.4 cd × 130 = 89492 cd.

С учетом потерь на проекцию до экрана 34 в 10 раз сила излучения составит: 89492 кд:10=8949,2 кд. Разрешающим элемент на отражателе пьезодефлектора 30 принят 0,02 мм, на отражателе пьезодефлектора 26 принимается 0,03 мм. Длина отражателя пьезодефлектора составляет 23,04 мм (768×0,03 мм). Принимая кратность увеличения проекционным объективом 33 в 20 раз, размеры экрана 34 составят: по горизонтали 20×(0,03 мм×1024)=614,4 мм,Taking into account losses on the projection to the screen 34, the radiation power will be 10 times: 89492 cd: 10 = 8949.2 cd. The resolving element on the reflector of the piezoelectric deflector 30 is 0.02 mm; on the reflector of the piezoelectric deflector 26, 0.03 mm is adopted. The length of the piezoelectric reflector is 23.04 mm (768 × 0.03 mm). Taking the magnification factor of the projection lens 33 by 20 times, the screen size 34 will be: horizontally 20 × (0.03 mm × 1024) = 614.4 mm,

по вертикали 20×(0,03 мм×768)=460,8 мм,vertical 20 × (0.03 mm × 768) = 460.8 mm,

по диагонали 767 мм, или 31 дюйм.diagonal 767 mm, or 31 inches.

Работа накопителей 9, 11, 13, 15, 17, 19 кодов (фиг.4, 5).The work of drives 9, 11, 13, 15, 17, 19 codes (Fig.4, 5).

Кадровый синхроимпульс с элемента И 1 открывает ключ 2, которым пропускает импульсы соответствующем рабочей частоты с системного блока персонального компьютера в делитель 3 частоты. С второго выхода делителя 3 частоты первым импульс U_д (55,9104 МГц) обнуляет разряды входного регистра 38 в накопителях 9, 13, 17. Регистры 38 заполняются первым кодом первой строки первого кадра. Следующий импульс U_д выдает код из входного регистра 38 в параллельном виде на входы блоков 39_1-384 регистров, а в них на четвертые (информационные) входы разрядов регистров 48_1-8. Импульс с первого выхода триггера 7 открывает первый ключ 40, который пропускает импульсы U_д в распределитель 44 импульсов, с 1024-й выходов которого импульсы последовательно с первого по 1024-й поступают на первые управляющие входы разрядов первый восьми регистров 48_1-8, и коды первой строки сигнала R заполняют регистры 48_1-8, причем сигналы первых разрядов кодов поступают в регистр 48₁ сигналы вторых разрядов кодов поступают в разряды регистра 48₂ и т.д., сигналы восьмых разрядов кодов поступают в разряды регистра 48₈. Сигнал с 1024-го выхода распределителя 44 импульсов закрывает ключ 40 и открывает ключ 42, пропускающий импульсы U_д на вход третьего распределителя 46 импульсов, выходы которого последовательно с первого по 1024-й подключены к первым управляющим входам разрядов вторых восьми регистров 51_1-8. Регистры 51 заполняются кодами сигналов R вторые строки первого кадра. По заполнении регистров 51_1-8 сигнал с 1024-го выхода распределителя 46 импульсов закрывает ключ 42 и является первым управляющим выходным сигналом во второй блок 39₂ регистров. В блоке 39₂ этот сигнал открывает первый ключ 40, и идет процесс заполнения кодами сигнала R третьей и 4-й строк первого кадра в регистрах 48_1-8 и 51_1-8. Аналогичные процессы заполнения кодами сигнала R 5 и 6, 7 и 8...767 и 768 строк идут и в блоках 39_3-384 регистров. Параллельно эти же процессы идут в накопителях 13 и 17 кодов нечетных кадров кодами сигналов G и В.The frame clock from the element And 1 opens the key 2, which passes pulses of the corresponding operating frequency from the system unit of the personal computer to the frequency divider 3. From the second output of the frequency divider 3, the first pulse U _d (55.9104 MHz) resets the bits of the input register 38 in the drives 9, 13, 17. Registers 38 are filled with the first code of the first line of the first frame. The next pulse U _d gives the code from the input register 38 in parallel to the inputs of blocks 39 _1-384 registers, and in them to the fourth (information) inputs of the bits of the registers 48 _1-8 . The pulse from the first output of trigger 7 opens the first key 40, which passes pulses U _d to the pulse distributor 44, from the 1024th output of which pulses are sequentially from the first to 1024th go to the first control inputs of the bits of the first eight registers 48 _1-8 , and the codes of the first line of the signal R fill the registers 48 _1-8 , and the signals of the first bits of the codes go to the register 48 _{1, the} signals of the second bits of the codes go to the bits of the register 48 ₂ , etc., the signals of the eighth bits of the codes go to the bits of the register 48 ₈ . The signal from the 1024th output of the pulse distributor 44 closes the key 40 and opens the key 42, which transmits pulses U _d to the input of the third pulse distributor 46, the outputs of which are connected in series from the first to the 1024th to the first control inputs of the bits of the second eight registers 51 _1-8 . Registers 51 are filled with signal codes R second lines of the first frame. Upon filling in the registers 51 _{1-8, the} signal from the 1024th output of the pulse distributor 46 closes the key 42 and is the first control output signal to the second block 39 ₂ registers. In block 39 _2, this signal opens the first key 40, and the process of filling in the codes of signal R of the third and 4th lines of the first frame in registers 48 _1-8 and 51 _{1-8 is ongoing} . Similar processes of filling in the signal codes R 5 and 6, 7 and 8 ... 767 and 768 lines go in blocks of 39 _3-384 registers. In parallel, the same processes go on in the drives 13 and 17 of the codes of odd frames by the signal codes G and B.

По заполнении кодами первого кадра накопителей 9, 13, 17 кодов нечетного кадра следует заполнение кодами накопителей 11, 15, 19 кодов второго (четного) кадра. А коды с накопителей 9, 13, 17 со всех блоков 39_1-384 параллельно выдаются в блоки 20, 21, 22 импульсных усилителей. Для этого управляющий сигнал с первого управляющего выхода блока 39₃₈₄ поступает параллельно на четвертые управляющие входы всех 384-х блоков 39 регистров блоков 9, 13, 17, открывает второй ключ 41, который пропускает импульсы 9,3184 МГц во второй распределитель 45 импульсов, выдающий с 1-го по 1024 выходов коды первой строки с регистров 48_1-8 с 1-го по 1024 разряды в блок 20. По окончании выдачи кодов первой строки сигнал с 1024-го выхода распределителя 45 импульсов закрывает ключ 41, поступает счетным импульсом в счетчик 49 импульсов и открывает ключ 43, пропускающий сигналы U_выд9,3184 МГц в 4-й распределитель 47 импульсов, который выдает коды второй (четной) строки в последовательности от последнего 1024-го кода к первому коду из регистров 51_1-8. Для этого выходы распределителя 47 импульсов подключены к вторым управляющим входам разрядов регистров в обратном порядке: первый выход подключен к вторым управляющим входам в 1024-х разрядов регистров 51, а последний выход (1024-й) подключен к первым разрядам регистров 51_1-8. Выдача кодов всех нечетных строк с регистров 48 всех блоков 39_1-384 идет параллельно. Развертка 384 нечетных строк производится пьезодефлектором 26 на экране 34. Затем идет развертка 384 четных строк пьезодефлектором 26. Чередуясь, развертки повторяются по 65 раз. При поступлении 65-го счетного импульса в счетчики 49 и 52, они формируют двоичный код числа (1000001), который дешифрируется дешифраторами 50 и 53, и выдаются ими сигналы U_о на третьи управляющие входы разрядов регистров 48, 51, которые обнуляют разряды регистров 48, 51 всех блоков 39_1-384 накопителей 9, 13, 17 кодов нечетных кадров. Следует новый процесс накопления кодов накопителями 9, 13, 17 кодов нечетного третьего кадра, и параллельно идет процесс выдачи кодов второго кадра из накопителей 11, 15, 19 кодов четного кадра в блоки 20, 21, 22. Чередуясь, процессы накопления и выдачи кодов кадров из накопителей 9, 13, 17 кодов нечетного кадра и из накопителей 11, 15, 19 кодов четного кадра идут до выключения монитора.After filling in the codes of the first frame of the drives 9, 13, 17 codes of the odd frame, you should fill in the codes of the drives 11, 15, 19 of the codes of the second (even) frame. And codes from drives 9, 13, 17 from all blocks 39 _{1-384 are} simultaneously issued to blocks 20, 21, 22 of pulse amplifiers. To do this, the control signal from the first control output of block 39 _{384 is} supplied in parallel to the fourth control inputs of all 384 blocks of 39 registers of blocks 9, 13, 17, opens the second key 41, which passes 9.3184 MHz pulses to the second pulse distributor 45, issuing from the 1st to 1024 outputs, the codes of the first line from registers 48 _1-8 from the 1st to 1024 bits in block 20. Upon completion of the codes of the first line, the signal from the 1024th output of the distributor of 45 pulses closes the key 41, it arrives at a counting pulse in counter 49 pulses and opens the key 43, passing signals U _vyd 9.3184 MHz in the 4th pulse distributor 47 which delivers the codes of the second (even) rows in sequence from the last 1024-th code to the first code register 51 of _1-8. To do this, the outputs of the 47 pulse distributor are connected to the second control inputs of the register bits in the reverse order: the first output is connected to the second control inputs in the 1024 bits of the registers 51, and the last output (1024th) is connected to the first bits of the registers 51 _1-8 . The issuance of codes of all odd lines from registers 48 of all blocks 39 _1-384 goes in parallel. Scan 384 of the odd lines is performed by the piezoelectric deflector 26 on the screen 34. Then there is a scan 384 of even lines by the piezoelectric deflector 26. Alternating, the scans are repeated 65 times. When the 65th counting pulse arrives at the counters 49 and 52, they form a binary code of the number (1000001), which is decoded by the decoders 50 and 53, and they give signals U _о to the third control inputs of the bits of the registers 48, 51, which reset the bits of the registers 48 , 51 of all blocks 39 _1-384 drives 9, 13, 17 codes of odd frames. A new process of accumulating codes follows by drives 9, 13, 17 of codes of an odd third frame, and in parallel there is a process of issuing codes of a second frame from drives 11, 15, 19 of codes of an even frame into blocks 20, 21, 22. Alternating, processes of accumulating and issuing frame codes from drives 9, 13, 17 codes of an odd frame and from drives 11, 15, 19 codes of an even frame go until the monitor turns off.

Работа цифрового монитора.The work of a digital monitor.

В исходном состоянии все ключи находятся в закрытом состоянии. С приходом на вход элемента И 1 кадрового и строчного синхроимпульсов выходной сигнал с элемента И 1 открывает ключ 2, пропускающий рабочую частоту с системного блока ПК в делитель 3 частоты, и поступает на входы триггеров 6, 7. Импульс с первого выхода триггера 6 открывает ключи 8, 12, 16, накопители 9, 13, 17 кодов нечетного кадра заполняются кодами первого кадра соответственно сигналов R, G, В. С приходом второго сигнала 70 Гц в триггер 6 импульс с второго его выхода закрывает ключи 8, 12, 16 и открывает ключи 10, 14, 18. Следует выдача кодов первого кадра из накопителей 9, 13, 17 в блоки 20, 21, 22 импульсных усилителей и накопление кодов R, G, В второго кадра накопителями 11, 15, 19. При третьем кадре идет накопление кодов накопителями 9, 13, 17 и выдача кодов второго кадра из накопителей 11, 15, 19. Чередуясь, процессы повторяются. Усиленные импульсными усилителями блоков 20, 21, 22 сигналы разрядов кодов запитывают соответствующие светодиоды в излучателях 54, излучение которых проецируется на отражатель пьезодефлектора 30, с него на отражатель пьезодефлектора 26, выполняющего строчную развертки при повороте слева направо всех нечетных строк растра, при повороте справа налево всех четных строк растра, с повтором за кадр и тех и других по 65 раз. Проекционный объектив 33 проецирует цветное изображение на матовый экран 34 с увеличением его в 20 раз (вариант). Настройкой проекционного объектива можно уменьшать или увеличивать размеры изображения на экране. Разверткой кадра 384 строками одновременно и повтором их за кадр 130 раз выполняется цель по увеличению яркости изображения на экране. Технические характеристики цифрового монитора на таблице 2.In the initial state, all keys are in a closed state. With the arrival of the frame and horizontal sync pulses to the input of element And 1, the output signal from And 1 opens the key 2, which passes the operating frequency from the PC system unit to the frequency divider 3, and goes to the inputs of triggers 6, 7. The pulse from the first output of trigger 6 opens the keys 8, 12, 16, the odd frame codes 9, 13, 17 are filled with the codes of the first frame, respectively, of the signals R, G, B. With the arrival of the second signal of 70 Hz in trigger 6, the pulse from its second output closes keys 8, 12, 16 and opens keys 10, 14, 18. It is necessary to issue the codes of the first frame from 9, 13, 17 into blocks 20, 21, 22 of pulse amplifiers and accumulation of R, G, B codes in the second frame by drives 11, 15, 19. In the third frame, codes are accumulated by drives 9, 13, 17 and the second frame codes are issued from drives 11, 15, 19. Alternating, the processes are repeated. Amplified by pulsed amplifiers of blocks 20, 21, 22, the signals of the bits of the codes feed the corresponding LEDs in the emitters 54, the radiation of which is projected onto the reflector of the piezoelectric deflector 30, from it to the reflector of the piezoelectric deflector 26, which performs horizontal scanning when turning all the odd lines of the raster from left to right, when turning from right to left all even lines of the raster, with repeat per frame, and both 65 times. The projection lens 33 projects a color image onto a matte screen 34 with a magnification of 20 times (option). By adjusting the projection lens, you can reduce or increase the size of the image on the screen. By scanning the frame 384 lines at a time and repeating them per frame 130 times, the goal of increasing the brightness of the image on the screen is fulfilled. Specifications for the digital monitor in table 2.

Таблица 2table 2 Технические характеристикиSpecifications ЗначенияValues Сигналы, принимаемые с системного блока компьютера.Signals received from the computer system unit. Частота кадров/частота строкFrame Rate / Line Frequency 70 Гц/54,6 кГц70 Hz / 54.6 kHz Строк в кадре/активных строк в кадреLines per frame / active lines per frame 780/768780/768 Развертка строкLine break построчнаяline by line Развертка кадраFrame scan с обратным ходом 0,22 мс /12 строк/with a reverse stroke of 0.22 ms / 12 lines / Длительность кадраFrame duration 14,286 мс

14.286 ms

Line length 18.315 μs

Coded samples per line 1024 Video Sampling Rate 55.9104 MHz / 780 × 70 × 1024 /

Video coding

8 digits Codes Period 17.88 ns

Frame resolution 786432 ale / 768 × 1024 / Monitor playback Frame duration 14.286 ms Clock frequency 447.28 MHz / 780 × 70 × 1024 × 8 / Frame rate / active lines per frame 70 Hz / 768 Frame scan At the same time 384th lines Video Sampling 55.9104 MHz Samples in Rows 1024 Line length 109.89 μs

Repeat line sweep per frame 130 times Line rate per frame 9.1 kHz Code Duration 107 ns Maximum radiation power from the piezoelectric reflector 26 8949 cd Frame Resolution 786432/768 × 1024 /

Источники информацииInformation sources

1. Патент №2265286, кл. Н04N 9/18, бюл.33 от 27.11.05 г. прототип.1. Patent No. 2265286, cl. H04N 9/18, bull. 33 from 11/27/05, the prototype.

2. Л.М.Кучекян. Световоды, М., 1973, с.77.2. L.M. Kuchekyan. Light guides, M., 1973, p.77.

3. "Радио" №7, 1998, c.71.3. "Radio" No. 7, 1998, p. 71.

4. М.И.Богданович, И.Н.Грель, В.А.Прохоренко. Цифровые интегральные микросхемы. Справочник, Минск, 1991, с.128.4. M.I. Bogdanovich, I.N. Grel, V. A. Prokhorenko. Digital integrated circuits. Handbook, Minsk, 1991, p.128.

Claims

A digital monitor containing an And element connected in series, a first key, a frequency divider and a second key, a third key whose input is connected to the input of the second key, the first trigger, the first, second and third control inputs of the digital monitor are respectively the signal input of the first key, the first and the second inputs of the And element, the first, second and third information inputs are respectively the combined inputs of the fourth and fifth keys, the sixth and seventh keys, the eighth and ninth keys, the first output of the first three gegra is connected to the first control inputs of the third, fourth, sixth and eighth keys, to the second control inputs of the second, fifth, seventh and ninth keys, the second output of the first trigger is connected to the second control inputs of the third, fourth, sixth and eighth keys and to the first control inputs the second, fifth, seventh and ninth keys, containing the first, second, third blocks of pulse amplifiers, serially connected block line scan, the input of which is connected to the first input of the element And, the first amplifier and the first piezoelectric deflector with a reflector at the end, the first source of positive reference voltage, the output of which is connected to the second inputs of the first amplifier and the first piedeflector, the second source of negative reference voltage, the output of which is connected to the third inputs of the first amplifier and the first piezoelectric deflector, the horizontal scanning unit contains series-connected a frequency divider, a master oscillator and an output stage, connected in series to a second amplifier, the first input of which is connected to the output of the divider the frequency in the horizontal scanning unit, and a second piezoelectric deflector with a reflector at the end, a third source of positive reference voltage, the output of which is connected to the second inputs of the second amplifier and the second piezoelectric deflector, a fourth source of negative reference voltage, the output of which is connected to the third inputs of the second amplifier and the second piezoelectric deflector, a projection lens, in the rear focal plane of which is located the reflector of the first piezoelectric deflector, optically connected to the reflector of the second piezoelectric deflector, and on the external focal plane of the projection lens, a matte screen is located, characterized in that a second trigger is inserted into it, the input of which is connected to the output of the And element, the first, second and third odd frame code drives, the first, second and third even frame drives, the first output the frequency divider is connected in parallel to the first / clock / inputs of the first, second, third odd frame code drives and the first, second, third even frame drives, the first output of the second trigger is connected in parallel But to the second control inputs from the first to third odd frame code drives, the second output of the second trigger is connected in parallel to the second control inputs from first to third even-drive code drives, the third control inputs of the odd-frame code drives and the even-frame code drives are combined and connected to the third the output of the frequency divider, the fourth control inputs of the first, second, third drives of codes of the odd frame are combined and connected to the output of the second key, the fourth control inputs the first, second, third even-numbered code drives are combined and connected to the output of the third key, the information input of the first odd-frame code drive is connected to the fourth key output, the information input of the first even-frame code drive is connected to the fifth key output, the outputs of the first odd-frame code drive and the outputs of the first drive of codes of an even frame are appropriately combined and connected to the inputs of the first block of pulse amplifiers, the information input of the second drive of codes is not one frame is connected to the output of the sixth key, the information input of the second drive of codes of the even frame is connected to the output of the seventh key, the outputs of the second drive of codes of the odd frame and the outputs of the second drive of codes of the even frame are combined and connected to the inputs of the second block of pulse amplifiers, the information input of the third drive the codes of the odd frame is connected to the output of the eighth key, the information input of the third drive of codes of the even frame is connected to the output of the ninth key, the outputs of the third the odd-frame code storage device and the outputs of the third even-frame code storage device are appropriately combined and connected to the inputs of the third block of pulse amplifiers, the radiation modulation unit is made of the corresponding number of channels, each of which includes a sequentially arranged emitter of three primary colors, including the corresponding number of LEDs R, G , B, the micro-lens and the focusing cone of the optical fiber / focon /, the inputs of the block are the inputs of the emitters of three primary colors, connected to the corresponding the outputs of the blocks of pulse amplifiers emitting the planes of emitters of three primary colors are located in the rear focal planes of the micro lenses, in the front focal planes of which are the input windows of the focusing cones of the optical fibers, the output windows of which are connected through the reflector of the second piezoelectric deflector, the reflector of the first piezoelectric deflector and the projection lens to the matte screen, the first, second, third drives of codes of an odd frame and the first, second, third drives of codes of an even frame are identical, each The first contains the input register, the input of which is the information input of the odd / even / frame code accumulator, and the register blocks according to the number of half of the active lines of the frame, the first control / clock / input of the odd frame code accumulator and the even code accumulator is the first control input of the input register, the second control input is the first control input of the first block of registers, the third is the combined second control inputs of all register blocks, the fourth is the combined third control inputs of all blocks of registers and the second control input of the input register, the outputs of each drive of codes of an odd frame and each drive of codes of an even frame are the first to eighth outputs of the blocks of registers, the blocks of registers are identical, each includes from the first to fourth keys, from the first to fourth pulse distributors, the first eight registers in series connected to the first pulse counter and the first decoder, second eight registers in series for the second pulse counter and the second decoder, information The inputs of the register block are the bitwise combined fourth / information / inputs of the bits of the first and second eight registers connected to the outputs from the first to eighth input registers, the outputs of the bits in each register are combined and are the first to eighth outputs of the register block connected to the corresponding inputs of the corresponding block of pulse amplifiers, the control inputs are four: the first is the first control input of the first key in the first block of registers connected to the first output of the second trigger, in for the remaining blocks of registers, the first control input of the first key of each subsequent block of registers is connected to the first control output of each previous block of registers, in the last block of registers the first poisonous output is connected in parallel to the fourth sending inputs of all blocks of registers, the second control input is the combined signal inputs of the second and fourth keys connected to the third output of the digital monitor frequency divider, the third control input is the combined signal odes of the first and third keys connected to the second output of the frequency divider, the fourth is the first control input of the second key, through a diode connected to the first control output in the last block of registers, the output of the first key is connected to the input of the first pulse distributor, the outputs of which are sequentially from the first to 1024 -th are connected to the first control inputs of the bits of the first eight registers, its last output / 1024 / is connected to the second control input of the first key and to the first control input of the third key, the output of the second key is connected to the input of the second pulse distributor, the outputs of which are sequentially from the first to 1024th connected to the second control inputs of the bits of the first eight registers, its last output / 1024 / is connected to the input of the first pulse counter and through the diode to the second control input of the second key and to the first control input of the fourth key, the output of the first decoder is connected to the third control inputs of the bits of the first eight registers and through the diode to the second control input of the second key, the third output the key is connected to the input of the third pulse distributor, the outputs of which are sequentially from the first to 1024th connected to the first control inputs of the bits of the second eight registers, its last output / 1024 / is connected to the second control input of the third key and is the first control output of the register block connected to the first control input of the first key in the next block of registers, the output of the fourth key is connected to the input of the fourth pulse distributor, the outputs of which from the first to 1024th are connected to the second control to the inputs of the bits in the sequence from the last bit / 1024 / of the second eight registers to their first discharge, the last output / 1024 / of the fourth pulse distributor is connected to the input of the second pulse counter, through the diode to the second control input of the fourth key, and through the diode to the first control the input of the second key, the output of the second decoder is connected to the third control inputs of the bits of the second eight registers and through the diode to the second control input of the fourth key, each block of pulse amplifiers contains an imp lsnyh amplifiers according to the number of registers in the storage blocks of odd / even / frame codes and the number of bits in the code.