RU2249911C2 - Преобразователь кода - Google Patents
Преобразователь кода Download PDFInfo
- Publication number
- RU2249911C2 RU2249911C2 RU2002133203/09A RU2002133203A RU2249911C2 RU 2249911 C2 RU2249911 C2 RU 2249911C2 RU 2002133203/09 A RU2002133203/09 A RU 2002133203/09A RU 2002133203 A RU2002133203 A RU 2002133203A RU 2249911 C2 RU2249911 C2 RU 2249911C2
- Authority
- RU
- Russia
- Prior art keywords
- input
- output
- bus
- clock
- counter
- Prior art date
Links
Images
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Изобретение относится к вычислительной технике и может быть использовано в системах передачи цифровой информации. Техническим результатом является расширение функциональных возможностей. Устройство содержит формирователь импульсов, выполненный на переключающемся в единичное состояние по фронту RS-триггере и тактируемом срезом счетчике, D-триггер, счетчик. 1 з.п. ф-лы, 3 ил.
Description
Изобретение относится к вычислительной технике и может быть использовано в системах передачи цифровой информации.
Известен преобразователь кода (см. А.С. СССР №1495998 от 14.12.87, МКИ Н О3 М 5/12, Преобразователь кода, А.А.Гаришин, опубл. 23.07.89, Бюл. № 27), содержащий первый элемент задержки, вход которого является входом преобразователя, а первый выход соединен с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого является первым выходом преобразователя, инверсный выход триггера соединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ. Прямой выход триггера является вторым выходом преобразователя. Выход элемента РАВНОЗНАЧНОСТЬ соединен непосредственно с первым входом элемента И, через второй элемент задержки с вторым входом элемента И, выход которого соединен с входом синхронизации триггера, информационный вход которого объединен с первым элемента РАВНОЗНАЧНОСТЬ и с входом первого элемента задержки, второй выход которого соединен с вторым входом элемента РАВНОЗНАЧНОСТЬ.
Недостатком известного преобразователя кода является сложность схемы, обусловленная наличием большого количества соединений между элементами.
Наиболее близким по совокупности существенных признаков к заявляемому изобретению является преобразователь кода (см. книгу: Микропроцессорные структуры. Инженерные решения: Справочник /Шевкопляс Б.В. - М.: Радио и связь, 1990, с.99, рис.3. 10а), содержащий формирователь импульсов, вход которого соединен с входной информационной шиной преобразователя кода и с информационным входом D-триггера, выход которого соединен с выходной информационной шиной преобразователя, кода, тактовый вход - с выходом счетного триггера. Инверсный выход счетного триггера является выходной тактовой шиной преобразователя кода. Первый и второй выходы формирователя импульсов соединены соответственно с тактовым входом и инверсным S-входом счетного триггера.
Недостатками известного преобразователя кода являются:
- необходимость формирования признака начала информационной посылки, обеспечивающего взаимную синхронизацию приемника и передатчика и достоверную передачу сообщений вследствие использования фазоманипулированного кода в качестве входного кода преобразователя;
- отсутствие возможности формирования на выходе преобразователя кода сигнала стробирования слова вследствие отсутствия в преобразователе кода функции выдачи сигнала стробирования слова при наличии полезной информации на входе преобразователя.
Задачей, на решение которой направлено заявляемое изобретение, является создание преобразователя кода, обладающего расширенными функциональными возможностями, а именно: преобразование входной самосинхронизирующейся последовательности импульсов, не требующей дополнительного формирования признака начала информационной посылки, формирование преобразователем кода сигнала стробирования слова.
Технический результат, заключающийся в расширении функциональных возможностей, достигается тем, что в преобразователь кода, содержащий входную информационную шину, которая соединена со входом формирователя импульсов и информационным входом D-триггера, выход которого является выходной информационной шиной преобразователя кода, и выходную тактовую шину, в него введены входная тактовая шина, шина стробирования слова и счетчик, а в формирователь импульсов - тактовый вход, который соединен с входной тактовой шиной и тактовым входом счетчика, первый и второй выходы формирователя импульсов соединены соответственно с тактовым входом D-триггера и R-входом счетчика, выход второго разряда и инверсный выход третьего разряда которого являются соответственно выходной тактовой шиной и шиной стробирования слова, которая соединена с управляющим входом счетчика.
Указанная совокупность признаков позволяет расширить функциональные возможности преобразователя кода, а именно:
- обеспечить преобразование входной самосинхронизирующейся последовательности импульсов, не требующей дополнительного формирования признака начала информационной посылки, за счет использования широтно-манипулированного кода, формируемого путем манипуляции шириной импульсов внутри постоянных битовых интервалов, в качестве входного кода преобразователя;
- обеспечить формирование на выходе преобразователя кода сигнала стробирования слова за счет определения наличия полезной информации на входе преобразователя и последующей выдачи сигнала стробирования слова.
На фиг.1 приведена принципиальная электрическая схема преобразователя кода; на фиг.2 - принципиальная электрическая схема формирователя импульсов; на фиг.3 - временные диаграммы работы преобразователи кода.
Преобразователь кода содержит (см. фиг.1) входную информационную шину 1, формирователь 2 импульсов, D-триггер 3, выходную информационную шину 4, выходную тактовую шину 5, входную тактовую шину 6, шину 7 стробирования слова и счетчик 8. Входная информационная шина 1 соединена со входом формирователя 2 импульсов и информационным входом D-триггера 3, выход которого является выходной информационной шиной 4 преобразователя кода. Тактовый вход формирователя 2 импульсов соединен с входной тактовой шиной 6 и тактовым входом счетчика 8. Первый и второй выходы формирователя 2 импульсов соединены соответственно с тактовым входом D-триггера 3 и R-входом счетчика 8, выход второго разряда и инверсный выход третьего разряда которого являются соответственно выходной тактовой шиной 5 и шиной 7 стробирования слова, которая соединена с управляющим входом счетчика 8.
Формирователь 2 импульсов (см. фиг.2) выполнен на переключающемся в единичное состояние по фронту RS-триггере 9 и тактируемом срезом счетчике 10. S-вход RS-триггера 9 соединен с входом формирователя 2 импульсов, а инверсный выход - с первым выходом формирователя 2 импульсов и R-входом счетчика 10. Тактовый вход счетчика 10 соединен с тактовым входом формирователя 2 импульсов, а выход второго разряда - с R-входом RS-триггера 9, выход которого является вторым выходом формирователя 2 импульсов.
Преобразователь кода работает следующим образом.
В исходном состоянии (см. фиг.1) на входной информационной шине 1, выходной информационной шине 4, выходной тактовой шине 5, входной тактовой шине 6 присутствует уровень логического "0", на шине 7 стробирования слова - уровень логической "1". Формирователь 2 импульсов, D-триггер 3 и счетчик 8 находятся в состоянии логического "0".
На входную тактовую шину 6 (см. фиг.3,а) поступают тактовые импульсы. По фронту четвертого импульса, поступающего на тактовый вход счетчика 8, на инверсном выходе третьего разряда счетчика 8 и, соответственно, на шине 7 стробирования слова (см. фиг.3,д) устанавливается уровень логического "0", который поступает на управляющий вход счетчика 8 и блокирует его дальнейшее переключение. Преобразователь готов к преобразованию широтно-манипулированного кода в бинарный код. На входную информационную шину 1 (см. фиг.3,б) поступает информация в широтно-манипулированном коде, причем на один битовый интервал приходятся четыре импульса на входной тактовой шине 6. По фронту информационного импульса, поступающего на входную информационную шину 1 (см. фиг.3,б), на первом и втором выходах формирователя 2 импульсов (см. фиг.3,в, г) устанавливаются соответственно уровень логического "0" и уровень логической "1", который поступает на R-вход счетчика 8 и устанавливает его в нулевое состояние. На шине 7 стробирования слова (см. фиг.3.д) устанавливается уровень логической "1". По срезу второго импульса, поступающего на входную тактовую шину 6 (см. фиг.3.а), на первом выходе формирователя 2 импульсов (см. фиг.3.в) формируется положительный перепад, который поступает на тактовый вход D-триггера 3, на выходе которого устанавливается логический уровень его информационного входа. Таким образом, на выходной информационной шине 4 (см. фиг.3,е) установится логический уровень входной информационной шины 1 (см. фиг.3,б). На втором выходе формирователя 2 импульсов (см. фиг.3.г) устанавливается уровень логического "0", который поступает на R-вход счетчика 8 и разрешает его переключение. По фронту следующего импульса, поступающего на входную тактовую шину 6 (см. фиг.3,а), происходит переключение счетчика 8, но логический уровень шин 4, 5 и 7 не изменяется. По фронту следующего импульса, поступающего на входную тактовую шину 6 (см. фиг.3,а), на выходе второго разряда счетчика 8 и, соответственно, на выходной тактовой шине 5 (см. фиг.3,ж) устанавливается уровень логической "1". По фронту следующего информационного импульса, поступающего на входную информационную шину 1 (см. фиг.3,б), на первом и втором выходах формирователя 2 импульсов (см. фиг.3,в) устанавливаются соответственно уровень логического "0" и уровень логической "1", который поступает на R-вход счетчика 8 и устанавливает его в нулевое состояние. На выходной тактовой шине 5 (см. фиг.3,ж) устанавливается уровень логического "0". Преобразование последующих битов информационной посылки осуществляется аналогично.
В момент окончания преобразования последнего бита информационной посылки по фронту импульса, поступающего на входную тактовую шину 6 (см. фиг.3,а), на выходе второго разряда счетчика 8 и, соответственно, на выходной тактовой шине 5 (см. фиг.3,ж) устанавливается уровень логической "1". По фронту следующего импульса, поступающего на входную тактовую шину 6 (см. фиг.3,а), происходит переключение счетчика 8, но логический уровень шин 4, 5 и 7 не изменяется. По фронту следующего импульса, поступающего на входную тактовую шину 6 (см. фиг.3,а), на выходе второго разряда (см. фиг.3.ж) и инверсном выходе третьего разряда (см. фиг.3.д) счетчика 8 устанавливается уровень логического "0". Таким образом, на выходной тактовой шине 5 и шине 7 стробирования слова установится уровень логического "0".
Для преобразования следующей информационной посылки необходимо подать информацию в широтно-манипулированном коде на входную информационную шину 1.
Изготовлен лабораторный макет преобразователя кода, испытания которого подтвердили осуществимость и практическую ценность заявляемого объекта.
Claims (2)
1. Преобразователь широтно-манипулированного кода в бинарный код, содержащий входную информационную шину, которая соединена со входом формирователя импульсов и информационным входом D-триггера, выход которого является выходной информационной шиной преобразователя, и выходную тактовую шину, отличающийся тем, что в него введены входная тактовая шина, шина стробирования слова и счетчик, а в формирователь импульсов введен тактовый вход, который соединен с входной тактовой шиной и тактовым входом счетчика, первый и второй выходы формирователя импульсов соединены соответственно с тактовым входом D-триггера и R-входом счетчика, выход второго разряда и инверсный выход третьего разряда которого являются соответственно выходной тактовой шиной и шиной стробирования слова, которая соединена с управляющим входом счетчика.
2. Устройство по п.1, отличающееся тем, что формирователь импульсов выполнен на переключающемся в единичное состояние по фронту RS-триггере и тактируемом срезом счетчике, S-вход RS-триггера соединен с входом формирователя импульсов, а инверсный выход - с первым выходом формирователя импульсов и R-входом счетчика, тактовый вход которого соединен с тактовым входом формирователя импульсов, а выход второго разряда - с R-входом RS-триггера, выход которого является вторым выходом формирователя импульсов.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2002133203/09A RU2249911C2 (ru) | 2002-12-09 | 2002-12-09 | Преобразователь кода |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2002133203/09A RU2249911C2 (ru) | 2002-12-09 | 2002-12-09 | Преобразователь кода |
Publications (2)
Publication Number | Publication Date |
---|---|
RU2002133203A RU2002133203A (ru) | 2004-12-10 |
RU2249911C2 true RU2249911C2 (ru) | 2005-04-10 |
Family
ID=35612085
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2002133203/09A RU2249911C2 (ru) | 2002-12-09 | 2002-12-09 | Преобразователь кода |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2249911C2 (ru) |
-
2002
- 2002-12-09 RU RU2002133203/09A patent/RU2249911C2/ru not_active IP Right Cessation
Non-Patent Citations (1)
Title |
---|
ШЕВКОПЛЯС Б.В. Микропроцессорные структуры. Инженерные решения: Справочник. М.: Радио и связь, 1990, с.99, рис.3.10а. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3407145B1 (en) | Fpga-based square-wave generator and square-wave generation method | |
RU2249911C2 (ru) | Преобразователь кода | |
RU2274949C2 (ru) | Преобразователь кода | |
RU2260907C2 (ru) | Преобразователь кода | |
RU2258305C1 (ru) | Преобразователь биимпульсного кода в бинарный код | |
RU2262191C1 (ru) | Преобразователь кода | |
RU2259010C1 (ru) | Преобразователь кода | |
RU2253944C2 (ru) | Преобразователь кода | |
RU2250562C2 (ru) | Преобразователь бинарного кода в широтно-манипулированный код | |
KR910013751A (ko) | Nrz/cmi(ii) 부호 변환장치 | |
RU2259009C1 (ru) | Преобразователь кода | |
RU2738963C1 (ru) | Асинхронное входное устройство | |
RU2258304C1 (ru) | Преобразователь кода | |
RU2297096C1 (ru) | Преобразователь бинарного кода в фазоманипулированный код | |
RU2110144C1 (ru) | Устройство синхронизации | |
RU2159988C1 (ru) | Преобразователь бинарного кода в фазоманипулированный код | |
RU2100900C1 (ru) | Линия задержки | |
RU2447535C1 (ru) | Реле частоты биений | |
RU2629639C1 (ru) | Цифровой накопитель со сквозными переносами | |
RU2013801C1 (ru) | Устройство для синхронизации работы быстродействующих микропроцессоров с внешними устройствами | |
JPH02295215A (ja) | 最大周期列信号発生回路 | |
RU2282306C1 (ru) | Преобразователь кода | |
RU2224321C1 (ru) | Реле синхронизации | |
SU1159164A1 (ru) | Преобразователь последовательного кода в параллельный | |
RU2067355C1 (ru) | Устройство для измерения сдвига разнесенных в пространстве шкал времени |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20051210 |