RU2234763C2 - Способ изготовления устройства полупроводниковой памяти (варианты) и устройство полупроводниковой памяти - Google Patents
Способ изготовления устройства полупроводниковой памяти (варианты) и устройство полупроводниковой памяти Download PDFInfo
- Publication number
- RU2234763C2 RU2234763C2 RU98103714/28A RU98103714A RU2234763C2 RU 2234763 C2 RU2234763 C2 RU 2234763C2 RU 98103714/28 A RU98103714/28 A RU 98103714/28A RU 98103714 A RU98103714 A RU 98103714A RU 2234763 C2 RU2234763 C2 RU 2234763C2
- Authority
- RU
- Russia
- Prior art keywords
- layer
- forming
- insulating layer
- oxidation
- discharge
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 58
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 150000004767 nitrides Chemical class 0.000 claims abstract description 84
- 230000003647 oxidation Effects 0.000 claims abstract description 47
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 47
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 13
- 239000001301 oxygen Substances 0.000 claims abstract description 13
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 72
- 238000003860 storage Methods 0.000 claims description 55
- 239000000758 substrate Substances 0.000 claims description 34
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 29
- 239000007789 gas Substances 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 18
- 230000015572 biosynthetic process Effects 0.000 claims description 17
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 15
- 229920005591 polysilicon Polymers 0.000 claims description 15
- 229910021529 ammonia Inorganic materials 0.000 claims description 14
- 238000005121 nitriding Methods 0.000 claims description 14
- 239000012535 impurity Substances 0.000 claims description 10
- 238000000137 annealing Methods 0.000 claims description 8
- 229910021332 silicide Inorganic materials 0.000 claims description 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 8
- 239000000203 mixture Substances 0.000 claims description 6
- 239000005368 silicate glass Substances 0.000 claims description 6
- 238000004381 surface treatment Methods 0.000 claims description 5
- 239000003153 chemical reaction reagent Substances 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 claims description 3
- 230000003064 anti-oxidating effect Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 claims 77
- 239000002356 single layer Substances 0.000 claims 2
- 238000009792 diffusion process Methods 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 2
- 239000000126 substance Substances 0.000 abstract 1
- 238000000151 deposition Methods 0.000 description 17
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 14
- 230000008021 deposition Effects 0.000 description 12
- 230000001590 oxidative effect Effects 0.000 description 8
- 229910052757 nitrogen Inorganic materials 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 239000000376 reactant Substances 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 238000009279 wet oxidation reaction Methods 0.000 description 3
- -1 ammonia gas (NH 3 ) Chemical compound 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000000654 additive Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
Изобретение относится к способу изготовления устройства полупроводниковой памяти, которое является стойким к окислению разрядных шин. Предотвращающий окисление слой, такой как слой нитрида, формируют на разрядных шинах или в контактных отверстиях, чтобы исключить диффузию кислорода в структуру разрядной шины. 4 н. и 23 з.п. ф-лы, 13 ил.
Description
Область техники
Настоящее изобретение относится к способу изготовления полупроводникового устройства и к устройству полупроводниковой памяти, а более конкретно к способу изготовления устройства полупроводниковой памяти, которое является стойким к окислению разрядных шин, и к устройству полупроводниковой памяти.
Предшествующий уровень техники
При изготовлении динамической памяти с произвольным доступом (DRAM) для увеличения быстродействия устройства разрядную шину обычно формируют в виде "полицидной" структуры, полученной осаждением поликремния, легированного примесью, и низкоомного силицида.
На фиг.1 показано сечение устройства для объяснения способа изготовления известной памяти типа DRAM.
На фиг.1 транзистор (не показан) сформирован известным способом на полупроводниковой подложке 100, разделенной на активные области (не показаны) и полевые области (не показаны) полевыми слоями 12 оксида. Затем поликремний осаждают на полученную структуру, а затем формируют рисунок, таким образом формируя контактную площадку 14 для подсоединения электрода хранения к активной области (области истока) полупроводниковой подложки 100. После того, как контактная площадка сформирована, на полученную структуру осаждают изолирующий материал и затем выравнивают, таким образом формируя первый изолирующий слой 16 для изоляции транзистора от другого проводящего слоя. Для облегчения выравнивания первый изолирующий слой 16 может быть сформирован из жидкого изолирующего слоя, например, борофосфосиликатного стекла (BPSG) или силикатного стекла без присадок (USG).
Затем известным способом формируют контакт разрядной шины (не показан) и разрядную шину 18 и 20 и затем формируют выровненный второй изолирующий слой 22 на полученной структуре. Разрядную шину формируют осаждением слоя 18 поликремния с примесью и слоя 20 силицида на первый изолирующий слой 16, а второй изолирующий слой 22 формируют подобным образом на первом изолирующем слое 16. Затем на полученную структуру последовательно наносят слой нитрида 24 и слой оксида 26.
Затем слой оксида 26, слой нитрида 24, второй изолирующий слой 22 и первый изолирующий слой 16 подвергают анизотропному травлению посредством фотолитографии, чтобы сформировать контактное отверстие, открывающее контактную площадку 14. Слой нитрида осаждают на поверхность полученной структуры, имеющей контактное отверстие, для формирования прокладки 28 на боковой стенке контактного отверстия. Прокладка 28 помогает предотвратить окисление разрядных шин кислородом, диффундированным через боковую стенку контактного отверстия.
Затем слой поликремния осаждают на полученную структуру и подвергают травлению посредством фотолитографии, чтобы сформировать электрод 30 хранения. Диэлектрический слой 32 и плоский электрод 34 формируют на электроде 30 хранения обычным способом. Диэлектрический слой 32 может быть сформирован в структуре NO, полученной осаждением слоя нитрида и формированием слоя термического оксида для улучшения характеристик конденсатора. Слой нитрида обычно формируют способом химического осаждения паров (CVD), а слой оксида формируют способом теплового окисления. Могут также использоваться другие типы диэлектриков типа ONO.
Поскольку устройства полупроводниковой памяти становятся устройствами с высокой степенью интеграции, в процессе фотолитографии может происходить неточное совмещение при формировании электрода 30 хранения. На фиг.2 показан пример такого неточного совмещения. На фиг.2, если имеет место неточное совмещение между маской травления для электрода 30 и контактным отверстием, может происходить перетравление на прокладке из слоя 28 нитрида, когда формируют травлением рисунок электрода 30 хранения. Соответственно, второй изолирующий слой 22 обнажается на боковой стенке контактного отверстия. Если второй изолирующий слой 22 обнажается, то слой нитрида осаждают более тонким слоем на открытый второй изолирующей слой 22, чем на других слоях, когда на последующем шаге формируют диэлектрический слой 32. Это явление вызвано различными скоростями осаждения слоя нитрида в зависимости от состава подслоя.
На фиг.3 показаны диаграммы осаждения слоя нитрида для подслоя подложки и подслоя BPSG, где "А" - толщина слоя нитрида, осажденного на чистую подложку, а "В" - толщина слоя нитрида, осажденного на слой BPSG. В течение времени осаждения 50 минут, в то время как слой нитрида осаждают на чистую подложку до толщины приблизительно 50 ангстрем, на слое BPSG слой нитрида осаждают только до толщины 37 ангстрем. Поэтому второй изолирующий слой 22 (фиг.2) является восприимчивым к диффузии кислорода, потому что кислород, используемый во время теплового окисления при формировании оксида в диэлектрическом слое 34, может проникать в часть второго изолирующего слоя 22, где слой нитрида осаждают тонким слоем. Разрядная шина 18 и 20 может стать окисленной, посредством этого изменяя электрические характеристики. Возникающее в результате увеличенное сопротивление на разрядной шине может сделать устройство памяти неработоспособным или ненадежным.
Краткое изложение существа изобретения
Поэтому задачей настоящего изобретения является создание способа изготовления устройства полупроводниковой памяти, который может предотвратить окисление разрядной шины.
Другой задачей настоящего изобретения является создание устройства полупроводниковой памяти, имеющего такую конструкцию, которая может предотвратить окисление разрядной шины.
Поставленная задача решается тем, что в способе изготовления устройства полупроводниковой памяти согласно изобретению формируют первый изолирующий слой на полупроводниковой подложке, на нем формируют разрядные шины, соединенные с полупроводниковой подложкой, затем на полученной структуре формируют слой, предотвращающий окисление, второй изолирующий слой формируют на предотвращающем окисление слое и формируют контактное отверстие, открывающее часть полупроводниковой подложки, формируют электрод хранения, соединенный с частью полупроводниковой подложки через отверстие контакта, затем последовательно на электроде хранения формируют диэлектрический слой и плоский электрод.
Разрядные шины могут быть сформированы последующим осаждение и формированием рисунка поликремния и силицида, или разрядные шины могут быть сформированы из других подходящих проводников.
Предотвращающий окисление слой может быть сформирован из слоя нитрида и его, предпочтительно, формируют до толщины приблизительно 1000 ангстрем или меньше. Слой нитрида может быть сформирован способом химического осаждения пара при низком давлении (LPCVD), способом быстрого термического нитридирования (RTN) или другими способами формирования слоя нитрида. Способ LPCVD может быть выполнен при температуре приблизительно 500-700°С при давлении приблизительно 1 тор или менее с использованием газовой смеси дихлорсилана (SiH2Cl2) и аммиака (NН3) в качестве газа-реагента.
Способ RTN предпочтительно осуществляют при температуре приблизительно 800-1000°С при атмосферном давлении или меньшем с использованием аммиака (NН3) в качестве газа-реагента.
Предотвращающий окисление слой может быть сформирован нитридированием поверхности полученной структуры, содержащей разрядную шину с использованием газа, содержащего азот. Аммиак (NН3) или подобный газ может использоваться в качестве газа, содержащего азот, и могут применяться плазменный способ, способ термического отжига или быстрый термический способ.
Предотвращающий окисление слой может быть сформирован более толстым на боковых стенках и на верхней части разрядной шины, чем на поверхности второго изолирующего слоя.
Этап формирования диэлектрического слоя содержит этапы осаждения слоя нитрида на электрод хранения и оксидирования полупроводниковой подложки, имеющей слой нитрида, во влажно-окислительной атмосфере. Влажное окисление предпочтительно выполняют при температуре приблизительно 700-900°С.
Прокладка может быть сформирована на боковой стенке контактного отверстия перед формированием электрода хранения.
Согласно другому аспекту настоящего изобретения предлагается способ изготовления устройства полупроводниковой памяти, включающий формирование первого изолирующего слоя на полупроводниковой подложке, формирование разрядных шин на первом изолирующем слое, формирование второго изолирующего слоя на полученной структуре, содержащей разрядную шину, и формирование контактного отверстия для обнажения части полупроводниковой подложки, затем формирование двойной прокладки, состоящей из слоя нитрида и слоя оксида, формирование на боковой стенке контактного отверстия, формирование электрода хранения, соединенного с частью полупроводниковой подложки посредством контактного отверстия, а затем формирование на электроде хранения диэлектрического слоя и плоского электрода.
Разрядные шины могут быть сформированы последующим осаждением и формированием рисунка из поликремния и силицида.
Слой оксида для двойной прокладки может состоять из слоя тугоплавкого оксида или слоя силикатного стекла без примесей. Слой нитрида и слой оксида для двойной прокладки каждый предпочтительно формируют толщиной приблизительно 100-300 ангстрем.
Этап формирования диэлектрического слоя содержит этапы осаждения слоя нитрида на полученную структуру, имеющую электрод хранения, и оксидирования слоя нитрида во влажно-окислительной атмосфере. Влажное окисление предпочтительно выполняется при температуре приблизительно 700-900°С.
Согласно еще одному аспекту настоящего изобретения предлагается способ изготовления устройства полупроводниковой памяти, включающий формирование первого изолирующего слоя на полупроводниковой подложке, формирование разрядных шин на первом изолирующем слое, формирование второго изолирующего слоя на полученной структуре, формирование контактного отверстия, открывающего часть полупроводниковой подложки, формирование электрода хранения, соединенного с частью полупроводниковой подложки посредством контактного отверстия, формированием предотвращающего окисление слоя на поверхности структуры, содержащей электрод хранения, и формирование диэлектрического слоя и плоского электрода.
Разрядные шины могут быть сформированы последующим осаждением и формированием рисунка поликремния и силицида.
Предотвращающий окисление слой может быть сформирован нитридированием поверхности полученной структуры, имеющей электрод хранения, с использованием газа, содержащего азот. Аммиак (NH3) или подобный газ может использоваться в качестве газа, содержащего азот. Также способ нитридирования может быть выполнен, используя плазменный способ, способ термического отжига, быстрый термический способ или подобный способ.
Этап формирования диэлектрического слоя содержит этапы осаждения слоя нитрида на полученную структуру, имеющую электрод хранения, и оксидирования слоя нитрида во влажно-окислительной атмосфере. Влажное окисление предпочтительно выполняют при температуре приблизительно 700-900°С.
Прокладка может быть сформирована на боковой стенке контактного отверстия перед формированием электрода хранения.
Согласно еще одному аспекту настоящего изобретения первый изолирующий слой формируют на полупроводниковой подложке, разрядные шины, соединенные с первой активной областью полупроводниковой подложки, формируют на первом изолирующем слое, предотвращающий окисление слой формируют так, чтобы "охватить" разрядные шины и сделать слой более толстым на боковых стенках и на верхней части разрядных шин, чем на поверхности первого изолирующего слоя, второй изолирующий слой формируют, чтобы покрыть предотвращающий окисление слой, затем формируют электрод хранения, соединенный со второй активной областью полупроводниковой подложки посредством контактного отверстия, сформированного посредством травления второго изолирующего слоя, предотвращающего окисление слоя и первого изолирующего слоя, а затем формируют диэлектрический слой, покрывающий электрод хранения, и плоский электрод, покрывающий диэлектрический слой.
Предпочтительно, чтобы предотвращающий окисление слой формировали из слоя нитрида, и толщина его составляла менее 100 ангстрем.
Прокладка может быть далее сформирована на внутренней боковой стенке контактного отверстия, а диэлектрический слой предпочтительно формируют состоящим из двойного слоя - слоя нитрида и слоя оксида.
Согласно настоящему изобретению, даже если имеет место неточное совмещение при формировании рисунка электрода хранения, рязрядные шины могут быть предотвращены от окисления в случае формирования диэлектрического слоя, то есть предотвращающий окисление слой предназначен для поддержания такой же проводимости, как и начальная проводимость разрядной шины. Также этот способ позволяет легко выполнять последующий этап формирования диэлектрика.
Краткое описание чертежей
Вышеупомянутая задача и преимущества настоящего изобретения станут более очевидными при подробном описании предпочтительных вариантов его осуществления со ссылками на сопровождающие чертежи, на которых:
фиг.1 изображает сечение устройства, показанное в направлении числовой шины, для объяснения известного способа формирования памяти типа DRAM;
фиг.2 - сечение устройства, когда имеет место неточное совмещение во время фотолитографии при формировании электрода хранения;
фиг.3 - диаграмму характеристик осаждения слоя нитрида в зависимости от состава подслоя, согласно изобретению;
фиг.4-7 - сечения устройства полупроводниковой памяти при осуществлении способа формирования согласно первому варианту осуществления изобретения;
фиг.8 - сечение устройства полупроводниковой памяти при осуществлении способа формирования согласно второму варианту осуществления изобретения;
фиг.9 и 10 - сечения устройства полупроводниковой памяти при осуществлении способа формирования согласно третьему варианту осуществления изобретения;
фиг.11 - сечение устройства полупроводниковой памяти при осуществлении способа формирования согласно четвертому варианту осуществления изобретения;
фиг.12 - сечение устройства полупроводниковой памяти при осуществлении способа формирования согласно пятому варианту осуществления изобретения;
фиг.13 - диаграмму сравнения толщины слоя нитрида, осажденного на BPSG слое, в зависимости от обработки поверхности, используемой перед осаждением слоя нитрида.
Описание предпочтительных вариантов осуществления изобретения
Вариант осуществления 1
На фиг.4-7 показаны сечения устройства полупроводниковой памяти для объяснения способа.
На фиг.4 показаны этапы формирования транзистора (не показан), контактной площадки 42 и разрядных шин 46 и 48. Слои оксида поля 40 разделяют полупроводниковую подложку 200 на активные области (не показаны). Оксид поля формируют, используя известную технологию изоляции. Затем формируют транзистор (не показан), имеющий затвор, исток и сток (не показан) в активной области полупроводниковой подложки 200. Полупроводниковая подложка является обычно поликремниевой, хотя она может быть сформирована из другого полупроводникового материала. На полученную структуру, имеющую транзистор, затем осаждают поликремний и формируют рисунок, таким образом формируя контактную площадку 42, соединенную с истоком (не показан) транзистора. Изолирующий слой осаждают на полученную структуру и выравнивают таким образом формируя первый изолирующий слой 44 для изоляции транзистора от других проводящих слоев. Для облегчения планаризации первый изолирующий слой 44 может быть сформирован из слоя борофосфосиликатного стекла (BPSG), слоя силикатного стекла без примесей (USG) или другого подходящего изолирующего материала.
Затем первый изолирующий слой 44 частично травят, чтобы сформировать контактное отверстие (не показано), открывающее сток (не показан) транзистора. Затем на полученной структуре формируют слой поликремния с примесью и слой силицида, а затем формируют рисунок, таким образом образуя разрядные шины 46 и 48, которые соединены со стоками транзистора посредством контактного отверстия (не показано).
На фиг.5 представлен этап формирования слоя 50 для предотвращения окисления разрядных шин 46 и 48. Изолирующий материал для предотвращения окисления, например, слой нитрида, осаждают на всю поверхность полученной структуры, содержащей первый изолирующий слой 44 и разрядные шины 46 и 48, посредством этого формируя слой 50. Слой 50 служит для предотвращения окисления разрядных шин 46 и 48 в течение последующего процесса окисления, связанного с формированием диэлектрического слоя для конденсатора. В этом варианте осуществления слоя 50 формируют достаточно толстым, чтобы предотвратить окисление разрядной шины 46 и 48, например, до толщины 1000 ангстрем или менее.
На фиг.6 представлены этапы формирования контактного отверстия 58 и формирования прокладки 60. Изолирующий слой поверхность которого может быть легко выровнена, например, BPSG или USG слой, осаждается на всю поверхность полученной структуры, имеющей слой 50, и затем растекается, таким образом формируя второй изолирующий слой 52. Второй изолирующий слой 52 не только изолирует разрядную шину 46 и 48 от других проводящих слоев, но также выравнивает ступеньку, которая появляется из-за высоты разрядной шины 46 и 48, таким образом облегчая последующие процессы. Затем слой нитрида 54 толщиной приблизительно 500 ангстрем и слой оксида 56 толщиной приблизительно 2000 ангстрем последовательно осаждают на полученную структуру.
Затем слой оксида 56, слой нитрида 54, второй изолирующий слой 52, предотвращающий окисление слой 50 и первый изолирующий слой 44 последовательно подвергают анизотропному травлению посредством фотолитографии, таким образом формируя контактное отверстие 58 для соединения электрода хранения с контактной площадкой 42. Затем слой нитрида, имеющий толщину 500 ангстрем или менее, осаждают на полученную структуру и затем подвергают анизотропному травлению, таким образом формируя прокладку 60 на внутренних боковых стенах контактного отверстия 58. Прокладка 60 служит для предотвращения разрядных шин 46 и 48 от окисления от боковой стенки контактного отверстия 58.
На фиг.7 представлен этап формирования конденсатора, состоящего из электрода хранения 62, диэлектрического слоя 64 и плоского электрода 66. Слой поликремния с примесью осаждают до заданной толщины по всей поверхности полученной структуры, имеющей прокладку 60, а затем подвергают анизотропному травлению для формирования электрода хранения 62, соединенного с контактной площадкой 42. Затем формируют диэлектрический слой 64 для конденсатора. Чтобы формировать диэлектрический слой 64, тонкий слой нитрида сначала осаждают на всю поверхность полученной структуры, имеющей электрод хранения 62. В этот момент, если второй изолирующий слой 52 на боковой стенке контактного отверстия обнажен из-за неточного совмещения между маской для формирования рисунка электрода хранения 62 и контактным отверстием 58, сформированным в течение фотолитографии, слой нитрида осаждают тонким слоем на область, где обнажается второй изолирующий слой 52, по сравнению с толщиной слоя нитрида, осажденным на другие структуры. После этого диэлектрический нитридный слой окисляют во влажно-окислительной атмосфере при высокой температуре, приблизительно 700-900°С, таким образом формируя слой оксида на слое нитрида. В обычном устройстве памяти разрядные шины 46 и 48 окислены кислородом (О2), диффундированным через часть первого изолирующего слоя, где слой нитрида для диэлектрического слоя осаждают тонким слоем в течение этапа окисления. Однако согласно изобретению разрядные шины 46 и 48 защищены от окисления, потому что они окружены предотвращающим окисление слоем 50. В заключение на полученную структуру, имеющую диэлектрический слой 64, осаждают слой поликремния с примесями, а затем формируют рисунок, таким образом формируя плоский электрод 66.
Вариант осуществления 2
На фиг.8 представлено сечение устройства полупроводниковой памяти для объяснения способа согласно второму варианту осуществления изобретения.
Окисление разрядных шин может быть предотвращено осаждением тонкого слоя нитрида (приблизительно 70 ангстрем), служащего в качестве предотвращающего диффузию кислорода слоя, перед формированием изолирующего слоя после формирования разрядных шин, и осаждением на него изолирующего слоя. Однако этот способ может служить серьезной помехой способу самосовмещения контакта (SAC) в последующем процессе, то есть процессу формирования контактного отверстия для соединения электрода хранения и полупроводниковой подложки. В случае SAC для травления необходимо иметь высокую селективность для изолирующего слоя и слоя нитрида. Таким образом, даже если слой нитрида имеет толщину приблизительно 70 ангстрем, слой нитрида может легко вызывать остановку травления или образовать порог или уступ в верхней части контактного отверстия. В случае процесса, отличного от процесса SAC, согласно устройствам с высокой степенью интеграции, увеличивается отношение высоты к ширине контактного отверстия. Таким образом, устройство, имеющее высокую скорость травления, такую как плазма с высокой плотностью, является широко применимым. Следовательно, селективность для слоя нитрида является в этом случае также высокой, контактное отверстие не может полностью открываться, что легко вызывает сбой.
Поэтому во втором варианте для облегчения последующего процесса формирования контактного отверстия для соединения электрода хранения и полупроводниковой подложки, осаждают слой 50, такой как слой нитрида, для предотвращения окислению разрядных шин 46 и 48 так, что слой нитрида осаждают более толстым сбоем на боковых стенках и верхней части разрядных шин, и осаждают тонким слоем на первом изолирующем слое 44. Если слой нитрида осаждают в качестве предотвращающего окисление слоя 50, используя LPCVD способ или RTN способ, начальные скорости роста слоя нитрида могут отличаться в зависимости от физических свойств разрядной шины и изолирующего слоя. Другими словами, после того, как на разрядные шины осаждают слой нитрида, содержащий силицид и поликремний желательной толщины, слой нитрида осаждают более тонким слоем на первый изолирующий слой 44, содержащий BPSG или USG. Причина заключается в том, что трудно достичь начального зарождения слоя нитрида на BPSG слое. Например, когда слой нитрида осаждают на разрядных шинах до толщины приблизительно 50 ангстрем, слой нитрида осаждают на BPSG слое до толщины приблизительно 10-20 ангстрем.
Согласно этому способу даже если имеет место неточное совмещение при формировании рисунка электрода хранения, что вызывает осаждение слоя нитрида на диэлектрический слой 64 тонким слоем, так как разрядные шины 46 и 48 окружены предотвращающим окисление слоем 50, то окисление разрядных шин эффективно предотвращается. Так как слой 50 осаждают тонким слоем на первый изолирующий слой 44, последующий этап формирования контактного отверстия для соединения электрода хранения 62 с контактной площадкой 42 может легко выполняться.
Если используется LPCVD способ, то слой 50 предпочтительно осаждают при давлении 1 тор или менее при температуре 900±100°С, используя смесь газов дихлорсилана (SiH2Cl2) и аммиака (NН3) в качестве газа-реагента.
Если используется RTN, то предотвращающий окисление слой осаждают при температуре 900±100°C, используя газообразный аммиак (NН3) в качестве газа-реагента, и предпочтительно осаждают при атмосферном давлении или более низком давлении.
Вариант осуществления 3
На фиг.9 и 10 представлены сечения устройства полупроводниковой памяти для объяснения способа согласно третьему варианту осуществления изобретения.
Выполняют те же этапы, что и в первом варианте осущестления, пока не сформируют контактное отверстие для соединения электрода хранения с контактной площадкой 42, за исключением того, что предотвращающий окисление слой 50 не формируют. Затем, слой нитрида 60 и слой оксида 75 последовательно осаждают на всю поверхность полученной структуры, имеющей контактное отверстие. Слоем оксида 75 может быть слой тугоплавкого оксида или слой силикатного стекла без примесей (USG). Слой нитрида 60 и слой оксида 75 подвергают анизотропному травлению, таким образом формируя двойную прокладку, состоящую из слоя нитрида 60 и слоя оксида 75 на боковой стенке контактного отверстия.
На фиг.10 электрод хранения 62, соединенный с контактной площадкой 42, диэлектрический слой 64 и плоский электрод 66 последовательно формируют на полученной структуре, имеющей двойную прокладку. В ходе выполнения фотолитографии для формирования электрода хранения 62 после осаждения слоя поликремния с примесью контактное отверстие может быть частично открыто из-за неточного совмещения. Однако, так как прокладка формируется двойной на боковой стенке контактного отверстия, даже если имеется перетравление в течение формирования рисунка электрода хранения 62, большая часть прокладки, сформированной из слоя нитрида 60, все еще остается. То есть, скажем, поверхность второго изолирующего слоя 52 не обнажается из-за перетравления. Таким образом, окисление разрядных шин 46 и 48 может быть предотвращено, потому что слой нитрида 60 образует барьер против диффузии кислорода во второй изолирующий слой 52.
В этом варианте осуществления, чтобы предотвратить окисление разрядной шины, нитридная прокладка 60 толщиной, по меньшей мере, 50 ангстрем должна быть оставлена на поверхности второго изолирующего слоя 52. Другими словами, даже если слой нитрида подвергается травлению от верхних внутренних боковых стенок контактного отверстия из-за неточного совмещения, образованного между электродом хранения 62 и контактным отверстием, окисление рязрядной шины может быть предотвращено, если толщина оставшегося слоя нитрида составляет более 50 ангстрем. Следовательно, слой нитрида 60 и слой оксида 75 для прокладки каждой предпочтительно формируют толщиной приблизительно 100-300 ангстрем.
Вариант осуществления 4
На фиг.11 представлено сечение устройства полупроводниковой памяти для объяснения способа формирования, согласно четвертому варианту осуществления изобретения.
Выполняют те же этапы, что и в первом варианте осуществления, до тех пор пока не сформируют разрядные шины 46 и 48. Затем поверхность полученной структуры, имеющей первый изолирующий слой 44 и разрядные шины 46 и 48, подвергают нитридированию с использованием содержащего азот газа. В результате на поверхности полученной структуры формируют тонкий слой нитрида 80. Поэтому могут наблюдаться те же самые эффекты, как в первом и втором вариантах осуществления.
Так как слой нитрида 80, сформированный нитридированием, очень тонок, то есть равен 30-50 ангстрем, на боковой стенке контактного отверстия не образуется нитридный порог или уступ, когда подвергают травлению контактное отверстие.
Поверхность полученной структуры, имеющей разрядные шины 46 и 48, может быть обработана, используя пламенный способ, способ термического отжига, RTP или аналогичный способ. Газ, содержащий азот, такой как газообразный аммиак (NH3), может использоваться в качестве газа-реагента. Плазменный способ предпочтительно выполняется при температуре 200-400°С в течение более 1 минуты. Способ термического отжига предпочтительно выполняют при температуре 800-900°С в течение более 30 минут. RTP предпочтительно выполняется в температуре 800-1000°С в течение более 1 минуты. Температура и время могут быть изменены для достижения требуемого результата нитридирования.
Вариант осуществления 5
На фиг.12 представлено сечение устройства полупроводниковой памяти для объяснения способа формирования, согласно пятому варианту осуществления изобретения.
Выполняют те же этапы, что и в первом варианте осуществления, пока не сформируют электрод хранения 62, за исключением того, что предотвращающий окисление слой 50 не формируют. Если имеет место неточное совмещение при формировании рисунка электрода хранения 62, то поверхность второго изолирующего слоя 52 в верхней части контактного отверстия обнажается. Однако поверхность полученной структуры, имеющей электрод хранения 62, подвергают нитридированию с использованием газа, содержащего азот, тем же самым способом, как в четвертом варианте осуществления. В результате, как и в четвертом варианте осуществления, на поверхности полученной структуры формируют тонкий слой нитрида 85, имеющий толщину приблизительно 30-50 ангстрем. Затем формируют диэлектрический слой 64 и плоский электрод 66.
Поверхность полученной структуры может быть обработана, используя плазменный способ, способ термического отжига или аналогичный способ. Газ, содержащий азот, такой как аммиак (NН3), может использоваться в качестве газа-реагента.
Когда поверхность полученной структуры нитридируют после формирования электрода хранения 62, поверхность открытого второго изолирующего слоя 52 также нитридируется. Соответственно, так как слой нитрида для диэлектрического слоя 64 формируют на нитридированных подслоях во время этапа формирования диэлектрического слоя, то диэлектрический слой может быть сформирован большей толщины, вместо того, чтобы зависеть от индивидуальных свойств различных подслоев. Поэтому, слой нитрида для диэлектрического слоя осаждают на поверхность второго изолирующего слоя 52 такой же толщины или более толстым, чем на поверхности электрода хранения 62. Поэтому окисление разрядной шины под действием диффундированного кислорода может быть предотвращено, когда впоследствии формируют слой оксида в диэлектрик.
На фиг.13 представлена диаграмма для сравнения толщин нитридных слоев, осажденных на RPSG слое до и после нитридирования поверхности BPSG слоя. Нитридирование выполняется для устранения зависимости слоя нитрида на состав подслоя.
Поз. "1" - способ, при котором пропускают обработку поверхности, "2" - способ выполнения плазменного способа при температуре 400°С в течение 240 секунд с использованием газообразного аммиака (NH3), "3" - выполнение способа RTN при температуре 800°С в течение 90 секунд, "4" - выполнение способа RTN при температуре 1000°С в течение 90 секунд, и "5" - выполнение способа термического отжига при температуре 820°С в течение 60 минут, используя газообразный аммиак (NH3).
Как можно видеть из фиг.13, слой нитрида осаждают более толстым в случае осаждения этого слоя после обработки поверхности, чем в случае пропуска обработки поверхности. Поэтому при обработке поверхности нитридированием поверхность структуры электрода хранения имеет тенденцию устранять зависимость на подслой толщины слоя нитрида в диэлектрическом слое 64, чтобы слой нитрида был осажден на поверхности открытого второго изолирующего слоя (52, фиг.12) такой же толщины или толще, чем на поверхности электрода хранения (62, фиг.12).
Как описано выше, в способе изготовления устройства полупроводниковой памяти согласно изобретению после формирования разрядной шины или электрода хранения на полученной структуре формируют предотвращающий окисление слой. Альтернативно, двойная прокладка может быть сформирована на боковой стенке контактного отверстия. Поэтому, даже если имеет место неточное совмещение при формировании рисунка электрода хранения, разрядные шины могут быть защищены от окисления кислородом, диффундированным через боковую стенку контактного отверстия во время формирования диэлектрического слоя. В особенности, нитридируя поверхность полученной структуры после формирования разрядных шин или электродов хранения, окисление разрядных шин может быть предотвращено.
Claims (27)
1. Способ изготовления устройства полупроводниковой памяти, содержащий этапы формирования контактной площадки на полупроводниковой подложке; формирования первого изолирующего слоя на контактной площадке и полупроводниковой подложке; выравнивания первого изолирующего слоя; формирования множества разрядных шин на первом изолирующем слое; формирования предотвращающего окисление слоя в виде единственного слоя на всей поверхности разрядных шин и первого изолирующего слоя так, чтобы он был более толстым на боковых стенках и в верхней части разрядных шин, чем на первом изолирующем слое, при этом упомянутый предотвращающий окисление слой служит для предотвращения окисления разрядных шин газообразным кислородом, диффундирующим к разрядным шинам во время последующего этапа формирования диэлектрического слоя; формирования второго изолирующего слоя на предотвращающем окисление слое; формирования контактного отверстия, открывающего контактную площадку, посредством частичного травления второго изолирующего слоя, предотвращающего окисление слоя и первого изолирующего слоя; формирования электрода хранения, соединенного с контактной площадкой через контактное отверстие; последовательного формирования диэлектрического слоя и плоского электрода на электроде хранения.
2. Способ по п.1, в котором предотвращающий окисление слой представляет собой слой нитрида.
4. Способ по п.2, в котором слой нитрида формируют путем химического осаждения паров при низком давлении (СХОПНД).
5. Способ по п.4, в котором СХОПНД выполняют при температуре около 800-1000°С и при давлении, приблизительно равном или меньшем, чем 1 тор, с использованием газовой смеси дихлорсилана (SiH2Cl2) и аммиака (NН3) в качестве газа-реагента.
6. Способ по п.2, в котором слой нитрида формируют путем быстрого термического нитридирования (БТН).
7. Способ по п.6, в котором БТН выполняют при температуре около 800-1000°С при атмосферном или меньшем давлении с использованием газообразного аммиака (NН3) в качестве газа-реагента.
8. Способ по п.1, в котором упомянутый этап формирования предотвращающего окисление слоя выполняют путем нитридирования поверхности разрядных шин и первого изолирующего слоя.
9. Способ по п.8, в котором нитридирование выполняют путем термического отжига с использованием аммиака (NН3) или подобного газа.
10. Способ по п.9, в котором упомянутый термический отжиг выполняют при температуре около 800-900°С в течение времени, которое больше, чем приблизительно 30 мин.
11. Способ по п.1, в котором первый и второй изолирующие слои содержат борофосфосиликатное стекло или силикатное стекло без примеси.
12. Способ по п.1, в котором до этапа формирования контактного отверстия на втором изолирующем слое последовательно формируют слой нитрида и слой оксида.
13. Способ изготовления устройства полупроводниковой памяти, содержащий этапы формирования первого изолирующего слоя на полупроводниковой подложке; выравнивания первого изолирующего слоя; формирования множества разрядных шин на первом изолирующем слое; формирования предотвращающего окисление слоя на всей поверхности разрядных шин и первого изолирующего слоя путем плазменного нитридирования поверхности разрядных шин и первого изолирующего слоя с использованием газообразного аммиака, при этом упомянутый предотвращающий окисление слой служит для предотвращения окисления разрядных шин газообразным кислородом, диффундирующим к разрядным шинам во время последующего этапа формирования диэлектрического слоя; формирования второго изолирующего слоя на предотвращающем окисление слое; формирования контактного отверстия, открывающего часть полупроводниковой подложки, посредством частичного травления второго изолирующего слоя, предотвращающего окисление слоя и первого изолирующего слоя; формирования электрода хранения, соединенного с упомянутой частью полупроводниковой подложки через контактное отверстие; последовательного формирования диэлектрического слоя и плоского электрода на электроде хранения.
14. Способ по п.13, в котором упомянутое плазменное нитридирование выполняют при температуре около 200-400°С в течение времени, которое больше, чем приблизительно 1 мин.
15. Способ изготовления устройства полупроводниковой памяти, содержащий этапы формирования контактной площадки на полупроводниковой подложке; формирования первого изолирующего слоя на контактной площадке и полупроводниковой подложке; выравнивания первого изолирующего слоя; формирования множества разрядных шин на первом изолирующем слое; формирования второго изолирующего слоя на разрядных шинах и первом изолирующем слое; формирования контактного отверстия, открывающего контактную площадку, посредством частичного травления второго и первого изолирующих слоев; формирования электрода хранения, соединенного с контактной площадкой через контактное отверстие; формирования предотвращающего окисление слоя на электроде хранения путем плазменного нитридирования поверхности электрода хранения и смежной поверхности подложки с использованием газообразного аммиака, при этом упомянутый предотвращающий окисление слой служит для предотвращения окисления разрядных шин газообразным кислородом, диффундирующим к разрядным шинам во время последующего этапа формирования диэлектрического слоя; последовательного формирования диэлектрического слоя и плоского электрода на предотвращающем окисление слое.
16. Способ по п.15, в котором упомянутое плазменное нитридирование выполняют при температуре около 400°С в течение приблизительно 4 мин.
17. Способ по п.15, в котором контактное отверстие имеет боковую стенку, при этом этапу формирования электрода хранения предшествует этап формирования прокладки на боковой стенке контактного отверстия.
18. Способ по п.17, в котором упомянутому плазменному нитридированию предшествует обработка поверхности для увеличения толщины предотвращающего окисление слоя, впоследствии образуемого на открытой части второго изолирующего слоя.
19. Способ по п.15, в котором первый и второй изолирующие слои содержат борофосфосиликатное стекло или силикатное стекло без примеси.
20. Способ по п.15, в котором до этапа формирования контактного отверстия на втором изолирующем слое последовательно формируют слой нитрида и слой оксида.
21. Устройство полупроводниковой памяти, содержащее первую и вторую активные области в полупроводниковой подложке; контактную площадку на второй активной области; выровненный первый изолирующий слой на контактной площадке и полупроводниковой подложке; разрядные шины, соединенные с первой активной областью и сформированные на первом изолирующем слое; предотвращающий окисление слой в виде единственного слоя, охватывающий разрядные шины и выполненный более толстым на боковых стенках и на верхней части разрядных шин, чем на поверхности первого изолирующего слоя; второй изолирующий слой, покрывающий предотвращающий окисление слой, при этом упомянутый предотвращающий окисление слой служит для предотвращения окисления разрядных шин газообразным кислородом, диффундирующим к разрядным шинам при формировании диэлектрического слоя; электрод хранения, соединенный с контактной площадкой через контактное отверстие, сформированное путем травления второго изолирующего слоя, предотвращающего окисление слоя и первого изолирующего слоя; диэлектрический слой, покрывающий электрод хранения; плоский электрод, покрывающий диэлектрический слой.
22. Устройство по п.21, в котором каждая из разрядных шин имеет структуру, в которой последовательно осаждены поликремний и силицид.
23. Устройство по п.21, в котором предотвращающий окисление слой представляет собой слой нитрида.
25. Устройство по п.21, в котором первый изолирующий слой состоит из борофосфосиликатного стекла.
26. Устройство по п.21, дополнительно содержащее прокладку, сформированную на внутренней боковой стенке контактного отверстия.
27. Устройство по п.21, в котором диэлектрический слой является двойным слоем из слоя нитрида и слоя оксида.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR97-23917 | 1997-06-10 | ||
KR1019970023917A KR100234379B1 (ko) | 1997-06-10 | 1997-06-10 | 비트라인의 산화를 방지하기 위한 반도체 메모리장치의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
RU98103714A RU98103714A (ru) | 1999-12-10 |
RU2234763C2 true RU2234763C2 (ru) | 2004-08-20 |
Family
ID=19509098
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU98103714/28A RU2234763C2 (ru) | 1997-06-10 | 1998-02-25 | Способ изготовления устройства полупроводниковой памяти (варианты) и устройство полупроводниковой памяти |
Country Status (8)
Country | Link |
---|---|
US (1) | US7282407B1 (ru) |
EP (2) | EP0884777B1 (ru) |
JP (1) | JPH1117150A (ru) |
KR (1) | KR100234379B1 (ru) |
CN (1) | CN1128474C (ru) |
DE (1) | DE69833829T2 (ru) |
RU (1) | RU2234763C2 (ru) |
TW (1) | TW451418B (ru) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100533376B1 (ko) * | 1998-12-30 | 2006-04-21 | 주식회사 하이닉스반도체 | 반도체 장치의 크라운형 커패시터 제조 방법 |
KR100482753B1 (ko) * | 1999-11-09 | 2005-04-14 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조방법 |
KR100416659B1 (ko) * | 2001-06-28 | 2004-01-31 | 동부전자 주식회사 | 반도체장치의 커패시터 제조방법 |
KR101039136B1 (ko) * | 2004-12-20 | 2011-06-03 | 주식회사 하이닉스반도체 | 코아 영역의 디자인 룰을 줄일 수 있는 반도체 소자의제조방법 |
KR100714893B1 (ko) * | 2005-12-29 | 2007-05-04 | 삼성전자주식회사 | 식각저지막을 갖는 반도체소자의 제조방법 및 관련된 소자 |
JP5223167B2 (ja) * | 2006-03-06 | 2013-06-26 | 富士通株式会社 | 磁気抵抗効果素子を含む半導体装置及びその製造方法 |
US20080149978A1 (en) * | 2006-12-21 | 2008-06-26 | Till Schloesser | Memory device and method of fabricating a memory device |
TWI405271B (zh) * | 2010-12-30 | 2013-08-11 | Anpec Electronics Corp | 製作具有超級介面之功率半導體元件之方法 |
TWI517463B (zh) * | 2012-11-20 | 2016-01-11 | 佳能安內華股份有限公司 | 磁阻效應元件之製造方法 |
CN104681538B (zh) * | 2013-11-26 | 2017-09-22 | 中芯国际集成电路制造(上海)有限公司 | 接触孔及其形成方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5196364A (en) * | 1990-10-24 | 1993-03-23 | Micron Technology, Inc. | Method of making a stacked capacitor dram cell |
US5126280A (en) * | 1991-02-08 | 1992-06-30 | Micron Technology, Inc. | Stacked multi-poly spacers with double cell plate capacitor |
TW243541B (ru) * | 1991-08-31 | 1995-03-21 | Samsung Electronics Co Ltd | |
JPH05121655A (ja) * | 1991-10-25 | 1993-05-18 | Nec Corp | 半導体装置の製造方法 |
KR960002073B1 (ko) | 1992-06-10 | 1996-02-10 | 삼성전자주식회사 | 반도체 장치의 제조방법 |
US5445999A (en) * | 1992-11-13 | 1995-08-29 | Micron Technology, Inc. | Advanced technique to improve the bonding arrangement on silicon surfaces to promote uniform nitridation |
JP2972554B2 (ja) | 1995-05-31 | 1999-11-08 | 日本電気株式会社 | 半導体装置の製造方法 |
US5595928A (en) * | 1995-09-18 | 1997-01-21 | Vanguard International Semiconductor Corporation | High density dynamic random access memory cell structure having a polysilicon pillar capacitor |
JPH09139478A (ja) * | 1995-11-10 | 1997-05-27 | Nippon Steel Corp | 半導体記憶装置の製造方法 |
TW311256B (en) * | 1996-09-21 | 1997-07-21 | Nanya Technology Co Ltd | Manufacturing method of dynamic random access memory |
KR100244288B1 (ko) * | 1997-06-05 | 2000-02-01 | 김영환 | 반도체소자의 커패시터 제조방법 |
US5763306A (en) * | 1997-10-24 | 1998-06-09 | Vanguard International Semiconductor Corporation | Method of fabricating capacitor over bit line COB structure for a very high density DRAM applications |
-
1997
- 1997-06-10 KR KR1019970023917A patent/KR100234379B1/ko not_active IP Right Cessation
-
1998
- 1998-01-16 EP EP98300304A patent/EP0884777B1/en not_active Expired - Lifetime
- 1998-01-16 DE DE69833829T patent/DE69833829T2/de not_active Expired - Lifetime
- 1998-01-16 EP EP04078044A patent/EP1521303A3/en not_active Withdrawn
- 1998-02-03 TW TW087101262A patent/TW451418B/zh not_active IP Right Cessation
- 1998-02-12 CN CN98103740A patent/CN1128474C/zh not_active Expired - Fee Related
- 1998-02-25 RU RU98103714/28A patent/RU2234763C2/ru not_active IP Right Cessation
- 1998-03-24 JP JP10076143A patent/JPH1117150A/ja active Pending
- 1998-06-29 US US09/008,525 patent/US7282407B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP1521303A3 (en) | 2005-09-28 |
US7282407B1 (en) | 2007-10-16 |
CN1202003A (zh) | 1998-12-16 |
EP0884777A3 (en) | 2000-03-29 |
JPH1117150A (ja) | 1999-01-22 |
KR100234379B1 (ko) | 1999-12-15 |
EP0884777A2 (en) | 1998-12-16 |
DE69833829T2 (de) | 2006-11-30 |
CN1128474C (zh) | 2003-11-19 |
EP1521303A2 (en) | 2005-04-06 |
EP0884777B1 (en) | 2006-03-15 |
TW451418B (en) | 2001-08-21 |
KR19990000815A (ko) | 1999-01-15 |
DE69833829D1 (de) | 2006-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5843818A (en) | Methods of fabricating ferroelectric capacitors | |
KR100275984B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US5985730A (en) | Method of forming a capacitor of a semiconductor device | |
US20060275991A1 (en) | Method of manufacturing a semiconductor integrated circuit device | |
US5497016A (en) | Stacked dram poly plate capacitor | |
JPH07273063A (ja) | 半導体装置およびその製造方法 | |
KR100390849B1 (ko) | 하프늄산화막을 구비하는 캐패시터의 제조 방법 | |
US7190015B2 (en) | Semiconductor device and method of manufacturing the same | |
RU2234763C2 (ru) | Способ изготовления устройства полупроводниковой памяти (варианты) и устройство полупроводниковой памяти | |
KR100310825B1 (ko) | 반도체장치의 캐패시터 및 그 제조방법 | |
JP2002141482A (ja) | 半導体装置およびその製造方法 | |
RU98103714A (ru) | Способ изготовления устройства полупроводниковой памяти и устройство полупроводниковой памяти | |
JPH1022467A (ja) | 半導体装置及びその製造方法 | |
US6468922B2 (en) | Method for manufacturing a semiconductor device with a dual interlayer insulator film of borophosphosilicate glass to prevent diffusion of phosphorus | |
KR19990055186A (ko) | 강유전체 커패시터의 확산장벽막 형성 방법 | |
KR100326242B1 (ko) | 반도체장치의커패시터형성방법 | |
US20020079582A1 (en) | Semiconductor device and method for its manufacture | |
KR100475018B1 (ko) | 반도체메모리소자의제조방법 | |
JPH08213611A (ja) | 半導体装置の製造方法及び半導体装置 | |
KR100734640B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
KR100365762B1 (ko) | 반도체소자의콘택스페이서형성방법 | |
KR100235973B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
KR100275116B1 (ko) | 반도체소자의커패시터형성방법 | |
KR100326243B1 (ko) | 래치업방지를위한씨모스트랜지스터형성방법 | |
KR19980040125A (ko) | 반도체소자의 폴리사이드전극 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20100226 |