RU2183382C1

RU2183382C1 - Multichannel analog-to-digital converter

Info

Publication number: RU2183382C1
Application number: RU2001108022/09A
Authority: RU
Inventors: Н.Н. Хрисанов
Original assignee: Самарский государственный технический университет
Priority date: 2001-03-26
Filing date: 2001-03-26
Publication date: 2002-06-10

Abstract

FIELD: computer engineering, conversion of analog voltage to code. SUBSTANCE: multichannel analog-to-digital converter incorporates N information channels each comprising comparator, flip-flops, AND gate, OR gate, six AND gates, NOT gate, pulse generator, flip-flop, univibrator, subtracting counter, digital-to-analog converter, permanent storage, OR gate. EFFECT: increased speed of response of multichannel analog-to-digital converters which is achieved by employment of optimum logic procedure of code selection taking into account statistic characteristics of converted signals and time of transition of voltage across output of digital-to-analog converter to steady state. 4 dwg, 1 tbl

Description

Изобретение относится к электроизмерительной и вычислительной технике и может быть использовано для преобразования аналогового напряжения в код. The invention relates to electrical and computer technology and can be used to convert analog voltage to code.

Известен многоканальный аналого-цифровой преобразователь (АЦП), содержащий генератор импульсов, блок управления, счетчик, цифроаналоговый преобразователь (ЦАП), блоки сравнения, триггеры цикла, блок приоритетного прерывания, многовходовый элемент ИЛИ, оперативное запоминающее устройство, дешифратор номера канала, элементы ИЛИ (а.с. 930656, кл. Н 03 К 13/17, БИ 19, 1982 г.). A multi-channel analog-to-digital converter (ADC) is known, which contains a pulse generator, a control unit, a counter, a digital-to-analog converter (DAC), comparison blocks, cycle triggers, a priority interrupt block, a multi-input OR element, random access memory, a channel number decoder, OR elements ( A.S. 930656, class N 03 K 13/17, BI 19, 1982).

Недостатком устройства является его сложность, обусловленная в основном сложностью реализации блока приоритетного прерывания и блока управления. The disadvantage of this device is its complexity, due mainly to the complexity of the implementation of the priority interrupt unit and the control unit.

Наиболее близким по технической сущности к предлагаемому является многоканальный АЦП, содержащий n информационных каналов, каждый из которых содержит блок сравнения, первые входы блоков сравнения объединены и соединены с выходом цифроаналогового преобразователя, второй вход каждого блока сравнения является соответствующей входной шиной, выходы блоков сравнения соединены с соответствующими первыми входами блока приоритетного прерывания, входы цифроаналогового преобразователя соединены с соответствующими выходами счетчика импульсов, счетный вход которого соединен с первым выходом блока управления, генератор импульсов, первый выход которого соединен с первым входом блока управления, второй вход которого соединен с первым выходом блока приоритетного прерывания, вторые выходы которого соединены с соответствующими входами преобразователя единичного кода в двоичный, выходы которого являются первой выходной шиной, одновибратор и элемент И, группа входов которого соединена с соответствующими третьими выходами блока приоритетного прерывания, вход соединен с первым выходом блока приоритетного прерывания, а выход через одновибратор соединен с вторым входом блока приоритетного прерывания, установочным входом счетчика, первым управляющим входом генератора импульсов и является второй выходной шиной, второй и третий выходы блока управления соединены соответственно с третьим и четвертым входами блока приоритетного прерывания, третий выход блока управления является третьей выходной шиной, второй выход генератора импульсов соединен с пятым входом блока приоритетного прерывания, второй управляющий вход генератора импульсов является управляющей шиной, выходы счетчика импульсов являются четвертой выходной шиной (а.с. СССР 1520656, кл. Н 03 М 1/38, б.и. 41, 1989 г., прототип). The closest in technical essence to the proposed one is a multi-channel ADC containing n information channels, each of which contains a comparison unit, the first inputs of the comparison units are combined and connected to the output of the digital-analog converter, the second input of each comparison unit is the corresponding input bus, the outputs of the comparison units are connected to the corresponding first inputs of the priority interrupt block, the inputs of the digital-to-analog converter are connected to the corresponding outputs of the pulse counter s, the counting input of which is connected to the first output of the control unit, a pulse generator, the first output of which is connected to the first input of the control unit, the second input of which is connected to the first output of the priority interrupt unit, the second outputs of which are connected to the corresponding inputs of the unit to binary converter, outputs which are the first output bus, a single vibrator and an element And, the group of inputs of which is connected to the corresponding third outputs of the priority interrupt unit, the input is connected to the first the output of the priority interrupt unit, and the output through the one-shot is connected to the second input of the priority interrupt unit, the counter installation input, the first control input of the pulse generator and is the second output bus, the second and third outputs of the control unit are connected respectively to the third and fourth inputs of the priority interrupt unit, the third the output of the control unit is the third output bus, the second output of the pulse generator is connected to the fifth input of the priority interrupt unit, the second control input d of the pulse generator is a control bus, a pulse counter outputs are the fourth output line (AS USSR 1520656, class H 03 M 1/38, b.i. 41, 1989, prototype).

Недостатком устройства является низкое быстродействие, поскольку не учитываются статистические характеристики сигналов на входе многоканального АЦП и время установления напряжения на выходе ЦАП. Принцип действия АЦП заключается в том, что на входе ЦАП с помощью счетчика последовательно формируются все возможные коды, начиная с нулевого. Благодаря этому на выходе ЦАП формируется ступенчато изменяющееся напряжение, которое одновременно сравнивается с входными напряжениями во всех измерительных каналах АЦП. При увеличении разрядности ЦАП (т.е. при увеличении точности АЦП) количество возможных комбинаций быстро растет (оно равно 2^N, где N - разрядность ЦАП), что снижает быстродействие многоканального АЦП.The disadvantage of this device is the low speed, because it does not take into account the statistical characteristics of the signals at the input of a multi-channel ADC and the time it takes to establish the voltage at the output of the DAC. The principle of operation of the ADC is that at the input of the DAC using a counter, all possible codes are sequentially generated, starting from zero. Due to this, a stepwise changing voltage is formed at the output of the DAC, which is simultaneously compared with the input voltages in all measuring channels of the ADC. With increasing bit depth of the DAC (i.e., with increasing accuracy of the ADC), the number of possible combinations grows rapidly (it is 2 ^N , where N is the bit depth of the DAC), which reduces the speed of the multi-channel ADC.

Технический результат - повышение быстродействия многоканального АЦП за счет применения оптимальной логической процедуры подбора выходного кода, учитывающей как статистические характеристики сигнала, так и временные характеристики ЦАП (время установления напряжения на входе). The technical result is an increase in the speed of a multi-channel ADC due to the application of the optimal logical procedure for selecting the output code, taking into account both the statistical characteristics of the signal and the time characteristics of the DAC (time to establish the input voltage).

Поставленный технический результат достигается тем, что в многоканальный АЦП, содержащий n информационных каналов, каждый из которых содержит первый и второй триггеры, первый элемент И, блок сравнения, первые входы которых объединены и соединены с выходом цифроаналогового преобразователя (ЦАП), второй вход каждого блока сравнения является соответствующей входной шиной, генератор импульсов, одновибратор, со второго по седьмой элементы И, элемент НЕ, введены в каждый информационный канал первый элемент ИЛИ, третий триггер, второй элемент ИЛИ, вычитающий счетчик, регистр, постоянное запоминающее устройство (ПЗУ), в каждом информационном канале выход блока сравнения соединен с первым входом первого элемента ИЛИ и первым входом первого триггера, второй вход которого соединен с первым выходом второго триггера и первым входом первого элемента И, а выход - с первым входом второго триггера, выход первого элемента И соединен со вторым входом второго триггера, второй выход которого подключен ко второму входу первого элемента ИЛИ, третьи входы первых триггеров всех информационных каналов объединены и подключены к выходу четвертого элемента И, вторые входы первых элементов И всех информационных каналов объединены и подключены к выходу пятого элемента И, третьи входы вторых триггеров всех информационных каналов объединены и подключены к выходу одновибратора, выходы первых триггеров всех информационных каналов образуют первые выходы устройства. The technical result is achieved by the fact that in a multi-channel ADC containing n information channels, each of which contains the first and second triggers, the first element And, a comparison unit, the first inputs of which are combined and connected to the output of the digital-to-analog converter (DAC), the second input of each block of comparison is the corresponding input bus, a pulse generator, a one-shot, from the second to the seventh elements AND, the element is NOT, the first OR element, the third trigger, the second AND element are introduced into each information channel LI, subtracting counter, register, read-only memory (ROM), in each information channel the output of the comparison unit is connected to the first input of the first OR element and the first input of the first trigger, the second input of which is connected to the first output of the second trigger and the first input of the first element And, and the output is with the first input of the second trigger, the output of the first AND element is connected to the second input of the second trigger, the second output of which is connected to the second input of the first OR element, the third inputs of the first triggers of all information cards the signals are combined and connected to the output of the fourth element And, the second inputs of the first elements And of all information channels are combined and connected to the output of the fifth element And, the third inputs of the second triggers of all information channels are combined and connected to the output of the one-shot, the outputs of the first triggers of all information channels form the first outputs devices.

Выходы первых элементов ИЛИ всех информационных каналов подключены к соответствующим входам второго элемента И, вторые выходы вторых триггеров всех информационных каналов подключены к соответствующим входам третьего элемента И, первый вход третьего триггера является управляющим входом устройства, второй вход третьего триггера соединен с выходом второго элемента ИЛИ, третий вход - с первым входом пятого элемента И, выходом шестого элемента И, первым управляющим входом регистра и первым управляющим входом вычитающего счетчика, выход третьего триггера является вторым выходом устройства и соединен с входом одновибратора и управляющим входом генератора импульсов, первый выход которого соединен со вторым управляющим входом вычитающего счетчика и с первым входом четвертого элемента И, второй выход генератора импульсов соединен с первым входом шестого элемента И, второй вход которого соединен с выходом вычитающего счетчика и вторым входом четвертого элемента И, третий вход которого соединен с выходом элемента НЕ, вход которого подключен к выходу второго элемента И и первому адресному входу постоянного запоминающего устройства, вторые адресные входы которого соединены с входами седьмого элемента И, входами цифроаналогового преобразователя и с выходами регистра, первые выходы соединены с информационными входами регистра, вторые выходы - с информационными входами вычитающего счетчика, третьи выходы являются третьими выходами устройства, четвертый выход соединен со вторым входом пятого элемента И, выход которого является четвертым выходом устройства, выход одновибратора соединен со вторым управляющим входом регистра и третьим управляющим входом вычитающего счетчика, выход седьмого элемента И соединен с первым входом второго элемента ИЛИ, второй вход которого подключен к выходу третьего элемента И. The outputs of the first OR elements of all information channels are connected to the corresponding inputs of the second AND element, the second outputs of the second triggers of all information channels are connected to the corresponding inputs of the third AND element, the first input of the third trigger is the control input of the device, the second input of the third trigger is connected to the output of the second OR element, the third input - with the first input of the fifth element And, the output of the sixth element And, the first control input of the register and the first control input of the subtracting counter, the output tr This trigger is the second output of the device and is connected to the input of the one-shot and the control input of the pulse generator, the first output of which is connected to the second control input of the subtracting counter and to the first input of the fourth element And the second output of the pulse generator is connected to the first input of the sixth element And, the second input of which connected to the output of the subtracting counter and the second input of the fourth element And, the third input of which is connected to the output of the element NOT, the input of which is connected to the output of the second element And the address input of the read-only memory, the second address inputs of which are connected to the inputs of the seventh AND element, the inputs of the digital-analog converter and the outputs of the register, the first outputs are connected to the information inputs of the register, the second outputs are the information inputs of the subtracting counter, the third outputs are the third outputs of the device, the fourth output is connected to the second input of the fifth element And, the output of which is the fourth output of the device, the output of the one-shot is connected to the second control the input of the register and the third control input of the subtracting counter, the output of the seventh AND element is connected to the first input of the second OR element, the second input of which is connected to the output of the third element I.

Структурная схема предлагаемого устройства отличается от известного тем, что в него введены дополнительный триггер, вычитающий счетчик, элементы ИЛИ, регистр и постоянное запоминающее устройство (ПЗУ), которые являются стандартными узлами цифровой вычислительной техники. В качестве триггера может быть использована микросхема 155ТВ1, регистра - 555ИР13, вычитающего счетчика - 155ИЕ6, ПЗУ - 555РЕ4 (Аванесян Г.Р., Левшин В.П. Интегральные микросхемы ТТЛ, ТТЛШ: Справочник. - М.: Машиностроение, 1993, - с. 160, 172, 190, 207). Однако, несмотря на то, что введенные блоки являются стандартными узлами цифровой вычислительной техники, их введение, а также появление новых функциональных связей между ними и существующими блоками дает возможность проявиться в устройстве новому свойству. А именно: АЦП позволяет уменьшить время преобразования измеряемой величины за счет применения оптимальной процедуры подбора кода, учитывающей как вероятностные характеристики измеряемой величины, так и временные характеристики цифроаналогового преобразователя (время установления выходного напряжения). Построение оптимальной процедуры подбора кода может быть произведено с помощью методов, известных в теории автоматического контроля и поиска неисправностей (Пашковский Г. С. Задачи оптимального обнаружения и поиска отказов в РЭА/ Под. ред. И.А. Ушакова. - М. : Радио и связь, 1981. - 280 с.). Применение оптимальной процедуры позволяет уменьшить время, затрачиваемое на подбор кода, соответствующего входным напряжениям каждого информационного канала, и, следовательно, повысить быстродействие многоканального АЦП. The structural diagram of the proposed device differs from the known one in that an additional trigger is introduced into it, subtracting the counter, OR elements, a register and read-only memory (ROM), which are standard units of digital computing equipment. As a trigger, a 155TV1 chip can be used, a register - 555IR13, a subtracting counter - 155IE6, a ROM - 555RE4 (Avanesyan G.R., Levshin V.P. Integrated microcircuits TTL, TTLSH: Reference book. - M.: Engineering, 1993, - p. 160, 172, 190, 207). However, despite the fact that the introduced blocks are standard units of digital computer technology, their introduction, as well as the emergence of new functional relationships between them and existing blocks, makes it possible to manifest a new property in the device. Namely: the ADC allows you to reduce the conversion time of the measured value due to the application of the optimal code selection procedure, taking into account both the probabilistic characteristics of the measured value and the time characteristics of the digital-to-analog converter (time to establish the output voltage). The optimal code selection procedure can be constructed using methods known in the theory of automatic control and troubleshooting (G. Pashkovsky. Problems of Optimal Detection and Search of Failures in CEA / Edited by I. A. Ushakov. - M.: Radio and communication, 1981. - 280 p.). The application of the optimal procedure allows to reduce the time spent on selecting a code corresponding to the input voltages of each information channel, and, therefore, to increase the speed of the multi-channel ADC.

Структурная схема АЦП приведена на фиг.1, где 1 - блок сравнения; 2 и 3 - первый и второй триггеры; 4 - первый элемент ИЛИ; 5, 6, 7, 8, 9, 10 - элементы И с первого по шестой; 11 - элемент НЕ; 12 - генератор импульсов; 13 - третий триггер; 14 - одновибратор; 15 - цифроаналоговый преобразователь (ЦАП); 16 - регистр; 17 - вычитающий счетчик; 18 - постоянное запоминающее устройство (ПЗУ); 19 - седьмой элемент И; 20 - второй элемент ИЛИ. Блок сравнения 1, первый и второй триггеры 2 и 3, первый элемент ИЛИ 4, первый элемент И 5 составляют информационный канал 21. The block diagram of the ADC is shown in figure 1, where 1 is a comparison unit; 2 and 3 - the first and second triggers; 4 - the first element OR; 5, 6, 7, 8, 9, 10 - elements And from the first to the sixth; 11 - element NOT; 12 - pulse generator; 13 - the third trigger; 14 - one-shot; 15 - digital-to-analog converter (DAC); 16 - register; 17 - subtracting counter; 18 - read-only memory (ROM); 19 - the seventh element And; 20 - the second element OR. The comparison unit 1, the first and second triggers 2 and 3, the first element OR 4, the first element And 5 constitute the information channel 21.

Блок сравнения 1 предназначен для сравнения входного преобразуемого напряжения U_ВХ и напряжения с выхода ЦАП 15 - U_ЦАП. Если U_ВХ>U_ЦАП, на выходе блока сравнения 1 появится сигнал, соответствующий логической единице, в противном случае - логическому нулю.The comparison unit 1 is designed to compare the input converted voltage U _VX and voltage from the output of the DAC 15 - U _DAC . If _BX U> U _DAC, the output of the comparator 1 will be a signal corresponding to a logic one, otherwise - logical zero.

Первый 2 и второй 3 триггеры, первый элемент ИЛИ 4 и первый элемент И 5 составляют логику управления информационным каналом 21. В первый триггер 2 записывается информация с выхода блока сравнения 1 при поступлении на третий вход первого триггера 2 переднего фронта импульса с выхода четвертого элемента И 8. Запись возможна только в том случае, если второй триггер 3 находится в нулевом состоянии, т.е. уровень на его первом выходе (инверсном) соответствует логической единице, поскольку этот сигнал поступает на второй вход (вход установки в единичное состояние) первого триггера 2. Второй триггер 3 в начале работы устройства устанавливается в нулевое состояние. Когда преобразование входного аналогового напряжения в код в данном информационном канале будет закончено, второй триггер 3 переводится в единичное состояние (задним фронтом импульса с выхода первого элемента И 5). Нулевой уровень с первого (инверсного) выхода второго триггера 3 переведет первый триггер 2 в единичное состояние, после чего данный информационный канал участвовать в дальнейшей работе устройства не будет. Когда преобразование будет завершено во всех информационных каналах (т.е. все вторые триггеры 3 будут находиться в единичном состоянии и на их втором выходе установится уровень логической единицы), сработает третий элемент И 7, по сигналу с которого работа устройства закончится. Второй элемент И 6 вместе с первыми элементами ИЛИ 4 каждого информационного канала предназначены для управления процессом подбора кода. На выходе второго элемента И 6 появляется уровень, соответствующий логической единице, когда напряжение на входе всех информационных каналов превышает напряжение с выхода ЦАП 15. The first 2 and second 3 triggers, the first element OR 4 and the first element AND 5 comprise the control logic of the information channel 21. The first trigger 2 records information from the output of the comparison unit 1 when a leading edge of the pulse comes from the output of the fourth element And to the third input of the first trigger 2 8. Recording is possible only if the second trigger 3 is in the zero state, i.e. the level at its first output (inverse) corresponds to a logical unit, since this signal is fed to the second input (input to the unit state) of the first trigger 2. The second trigger 3 at the beginning of the device is set to zero. When the conversion of the input analog voltage to code in this information channel is completed, the second trigger 3 is transferred to a single state (by the trailing edge of the pulse from the output of the first element And 5). Zero level from the first (inverse) output of the second trigger 3 will translate the first trigger 2 into a single state, after which this information channel will not participate in further operation of the device. When the conversion is completed in all information channels (i.e., all second triggers 3 will be in a single state and the logical unit level will be established on their second output), the third AND 7 element will work, upon the signal from which the device will end. The second element AND 6 together with the first elements OR 4 of each information channel are designed to control the process of code selection. At the output of the second element And 6 appears a level corresponding to a logical unit, when the voltage at the input of all information channels exceeds the voltage from the output of the DAC 15.

Четвертый элемент И 8 предназначен для выдачи импульса на третий вход первого триггера 2 всех информационных каналов, по которому триггеры 2 устанавливаются в состояние, соответствующее сигналу на выходе соответствующего блока сравнения 1. Импульс на выходе четвертого элемента И 8 формируется при подаче на его первый вход импульса с первого выхода генератора импульсов 12 при наличии сигнала логической единицы на выходе вычитающего счетчика 17 (содержимое счетчика 17 равно нулю) и наличии сигнала логической единицы на выходе элемента НЕ 11 (если хотя бы в одном информационном канале уровень входного напряжения меньше напряжения, поступающего с выхода ЦАП 15). The fourth element And 8 is designed to provide a pulse to the third input of the first trigger 2 of all information channels, through which the triggers 2 are set to the state corresponding to the signal at the output of the corresponding unit of comparison 1. The pulse at the output of the fourth element And 8 is formed when a pulse is applied to its first input from the first output of the pulse generator 12 in the presence of a signal of a logical unit at the output of the subtracting counter 17 (the contents of the counter 17 is zero) and the presence of a signal of a logical unit at the output of the element NOT 11 (ec and at least one traffic channel of the input voltage is less than the voltage level output from the DAC 15).

Пятый элемент И 9 предназначен для выдачи импульса на второй вход первого элемента И 5 всех информационных каналов. По сигналу с выхода первого элемента И 5 во второй триггер 3 переписывается информация с инверсного выхода первого триггера 2. Заметим, что это возможно только в том случае, когда второй триггер 3 находится в нулевом состоянии, поскольку сигнал с его первого выхода (инверсного) поступает на первый вход первого элемента И 5 (т. е. в том случае, когда преобразование в данном информационном канале не закончено). Импульс на выходе пятого элемента И формируется при приходе импульса с выхода шестого элемента И 10 и при наличии логической единицы на третьем выходе ПЗУ 18 (преобразование в каком-либо информационном канале закончено). The fifth element And 9 is designed to issue a pulse to the second input of the first element And 5 of all information channels. According to the signal from the output of the first element And 5, the information from the inverse output of the first trigger 2 is copied to the second trigger 3. Note that this is possible only when the second trigger 3 is in the zero state, since the signal from its first output (inverse) arrives to the first input of the first element And 5 (i.e., in the case when the conversion in this information channel is not finished). The pulse at the output of the fifth element And is formed upon the arrival of a pulse from the output of the sixth element And 10 and in the presence of a logical unit at the third output of the ROM 18 (the conversion in any information channel is completed).

Шестой элемент И 10 формирует импульс при приходе на его первый вход импульса со второго выхода генератора импульсов 12 и наличии уровня логической единицы на выходе вычитающего счетчика 17 (когда содержимое вычитающего счетчика 17 будет равным нулю). The sixth element And 10 generates a pulse when a pulse arrives at its first input from the second output of the pulse generator 12 and there is a level of a logical unit at the output of the subtracting counter 17 (when the contents of the subtracting counter 17 is zero).

Генератор импульсов 12 предназначен для синхронизации работы устройства. Он представляет собой двухфазный генератор прямоугольных импульсов, причем импульсы на его втором выходе смещены во времени относительно импульсов на его первом выходе. The pulse generator 12 is designed to synchronize the operation of the device. It is a two-phase rectangular pulse generator, and the pulses at its second output are offset in time relative to the pulses at its first output.

Третий триггер 13 предназначен для фиксации начала процесса преобразования и его окончания. При подаче на его первый вход сигнала "Пуск" третий триггер 13 устанавливается в единичное состояние и начинается процесс преобразования. По приходе импульса с выхода шестого элемента И 10 и наличии уровня логической единицы на выходе второго элемента ИЛИ 20 (процесс преобразования во всех информационных каналах закончен) третий триггер 13 устанавливается в нулевое состояние и процесс преобразования заканчивается. The third trigger 13 is designed to fix the beginning of the conversion process and its end. When applying the “Start” signal to its first input, the third trigger 13 is set to a single state and the conversion process begins. Upon the arrival of a pulse from the output of the sixth element AND 10 and the presence of the level of a logical unit at the output of the second element OR 20 (the conversion process in all information channels is completed), the third trigger 13 is set to zero and the conversion process ends.

Одновибратор 14 предназначен для выработки импульса в самом начале процесса преобразования. При этом импульс с его выхода поступает на второй управляющий вход регистра 16 и третий управляющий вход вычитающего счетчика, по которому регистр 16 обнуляется, а в вычитающий счетчик 17 записывается единица. Импульс с выхода одновибратора 14 также поступает на третий вход (вход установки в нулевое состояние) второго триггера 3 всех информационных каналов, по которому вторые триггеры 3 переводятся в нулевое состояние. The one-shot 14 is designed to generate a pulse at the very beginning of the conversion process. In this case, the pulse from its output enters the second control input of the register 16 and the third control input of the subtracting counter, by which the register 16 is reset, and one is written to the subtracting counter 17. The pulse from the output of the one-shot 14 also goes to the third input (the input of the installation in the zero state) of the second trigger 3 of all information channels, through which the second triggers 3 are transferred to the zero state.

ЦАП 15 предназначен для преобразования цифрового кода, подаваемого на его вход, в соответствующий уровень выходного аналогового напряжения. DAC 15 is designed to convert a digital code supplied to its input into the corresponding level of the output analog voltage.

Регистр 16 предназначен для хранения текущего значения выходного кода. По заднему фронту импульса, поданного на первый управляющий вход (вход записи) регистра 16, в него записывается информация с первых выходов ПЗУ 18. Второй управляющий вход регистра 16 используется для его обнуления. Register 16 is designed to store the current value of the output code. On the trailing edge of the pulse applied to the first control input (write input) of the register 16, information from the first outputs of the ROM 18 is written to it. The second control input of the register 16 is used to reset it.

Вычитающий счетчик 17 предназначен для формирования интервала времени, соответствующего времени установления напряжения на выходе ЦАП 15 для текущего кода. После записи в вычитающий счетчик 17 некоторого числа на его второй управляющий (вычитающий) вход начинают поступать импульсы с первого выхода генератора импульсов 12. С приходом каждого импульса содержимое вычитающего счетчика 17 уменьшается на единицу. При обнулении счетчика 17 на его выходе появляется уровень, соответствующий логической единице, который указывает на то, что напряжение на выходе ЦАП достигло установившегося значения. Пусть для данного кода К_i (поданного на вход ЦАП 15) время установления выходного напряжения ЦАП составляет Т_i, а период импульсов, поступающих с генератора 12, составляет Δt. Тогда в вычитающий счетчик 17 необходимо записать число N_СЧi, равное N_СЧi= T_i/Δt. Запись в вычитающий счетчик 17 какого-либо значения производится со вторых выходов ПЗУ 18 при поступлении на первый управляющий вход (вход записи) импульса с выхода шестого элемента И 10. При подаче импульса на третий управляющий вход вычитающего счетчика 17 его содержимое становится равным единице.Subtracting counter 17 is designed to form a time interval corresponding to the time of establishing the voltage at the output of the DAC 15 for the current code. After writing to the subtractive counter 17 a certain number, pulses from the first output of the pulse generator 12 begin to arrive at its second control (subtracting) input. With the arrival of each pulse, the content of the subtracting counter 17 decreases by one. When zeroing the counter 17, a level corresponding to a logical unit appears at its output, which indicates that the voltage at the output of the DAC has reached a steady-state value. Let for a given code K _i (fed to the input of the DAC 15), the time to establish the output voltage of the DAC is T _i , and the period of pulses from the generator 12 is Δt. Then, in the subtracting counter 17, it is necessary to write the number N _MFi equal to N _MFi = T _i / Δt. Writing to the subtracting counter 17 of any value is made from the second outputs of the ROM 18 upon receipt of a pulse from the output of the sixth element And 10 at the first control input (recording input). When a pulse is applied to the third control input of the subtracting counter 17, its content becomes equal to one.

ПЗУ 18 предназначено для хранения цифровых кодов, используемых в процессе выполнения процедуры подбора выходного кода. В ПЗУ 18 также хранятся значения задержек для всех используемых кодов (соответствующих времени установления напряжения на выходе ЦАП 15). Содержимое ПЗУ определяется выполняемой процедурой подбора кода. На фиг.2 в виде графа изображен один из возможных вариантов процесса подбора кода для 4-разрядного АЦП. В соответствии с фиг.2 процесс начинается с проверки кода, соответствующего числу 6 (верхняя корневая вершина). Если хотя бы в одном информационном канале входное напряжение меньше напряжения, поступающего с выхода ЦАП 15, происходит переход по ребру с меткой 0, в данном случае производится переход к вершине 4. В противном случае (напряжение на входе всех информационных каналов больше напряжения, поступающего с ЦАП 15) происходит переход к вершине 8 по ребру с меткой 1. Процесс продолжается до достижения какой-либо висячей вершины. При этом напряжению в информационном канале, для которого преобразование закончено (как правило, имеющему наименьшее значение), ставится в соответствие код, указанный на фиг.2 в прямоугольнике. После этого данный информационный канал отключается и в дальнейшем не влияет на работу устройства. Из висячей вершины происходит переход на предыдущий уровень, эти переходы обозначены пунктирной стрелкой. Процесс продолжается до тех пор, пока не будет закончено преобразование во всех информационных каналах. Например, пусть на вход первого информационного канала подано напряжение, соответствующее коду числа 9, на вход второго и третьего каналов - напряжение, соответствующее числу 8, и на вход четвертого информационного канала - напряжение, соответствующее коду числа 6. Тогда последовательность проверяемых кодов будет соответствовать графу, изображенному на фиг.3. ROM 18 is intended for storing digital codes used in the process of selecting the output code. The ROM 18 also stores the delay values for all codes used (corresponding to the time of establishing the voltage at the output of the DAC 15). The contents of the ROM are determined by the code selection procedure being performed. Figure 2 in the form of a graph shows one of the possible options for the selection of code for a 4-bit ADC. In accordance with figure 2, the process begins by checking the code corresponding to the number 6 (upper root vertex). If the input voltage is at least in one information channel less than the voltage coming from the output of the DAC 15, a transition occurs along the edge with a mark of 0, in this case, the transition to the vertex 4. Otherwise (the voltage at the input of all information channels is greater than the voltage coming from DAC 15) there is a transition to the peak 8 along the edge with the label 1. The process continues until reaching any hanging peaks. At the same time, the voltage in the information channel for which the conversion is completed (as a rule, having the lowest value) is associated with the code indicated in figure 2 in the rectangle. After that, this information channel is turned off and does not further affect the operation of the device. From a hanging peak, a transition to the previous level occurs, these transitions are indicated by a dashed arrow. The process continues until the conversion is completed in all information channels. For example, let the voltage corresponding to the code of number 9 be applied to the input of the first information channel, the voltage corresponding to the number 8 to the input of the second and third channels, and the voltage corresponding to the code of 6 to the input of the fourth information channel. Then the sequence of codes to be checked will correspond to the graph depicted in figure 3.

Содержимое ПЗУ 18 для 4-разрядного многоканального АЦП приведено в таблице. The contents of the ROM 18 for a 4-bit multi-channel ADC are shown in the table.

Используемые коды в процессе подбора записаны в ПЗУ 18 в виде последовательности слов. Адреса слов приведены во втором столбце "Адрес". Значение адреса приведено как в десятичной форме, так и в двоичной (в скобках). В двоичной форме записи адреса старший бит отделен пробелом, он формируется сигналом с выхода второго элемента И 6. The codes used in the selection process are recorded in the ROM 18 as a sequence of words. Addresses of words are given in the second column "Address". The address value is given both in decimal and in binary (in brackets). In binary form of address writing, the most significant bit is separated by a space, it is formed by the signal from the output of the second And 6 element.

Каждое слово имеет четыре поля. Первое поле "Код" содержит текущий код, используемый на данном шаге подбора выходного кода (в таблице приведено десятичное значение этого кода и в скобках - его двоичное представление). Поле "Задержка" содержит число, пропорциональное времени установления ЦАП 15 для соответствующего кода из поля "Код" (в данном случае принято, что это время пропорционально разнице между предыдущим и текущим кодом, например при переходе от вершины 8 к вершине 6 задержка равна 2). Поле "Выходной код" содержит значение кода, который будет поставлен в соответствие напряжению информационного канала, преобразование в котором закончено. Поскольку выходной код выдается лишь при достижении висячей вершины, поэтому это поле не везде заполнено (для других вершин оно может иметь произвольное значение). Поле "Признак окончания" указывает на то, что текущий код соответствует на фиг.2 висячей вершине (для висячей вершины это поле содержит единицу). Each word has four fields. The first field "Code" contains the current code used at this step of selecting the output code (the table shows the decimal value of this code and in brackets its binary representation). The “Delay” field contains a number proportional to the time it took to establish the DAC 15 for the corresponding code from the “Code” field (in this case, it is assumed that this time is proportional to the difference between the previous and current code, for example, when moving from vertex 8 to vertex 6, the delay is 2) . The "Output code" field contains the value of the code that will be mapped to the voltage of the information channel, the conversion of which is completed. Since the output code is issued only when the hanging vertex is reached, therefore this field is not filled everywhere (for other vertices it can have an arbitrary value). Field "End sign" indicates that the current code corresponds to figure 2 dangling vertex (for a dangling vertex, this field contains one).

Седьмой элемент И 19 формирует на своем выходе уровень логической единицы, если в качестве текущего кода используется последняя возможная комбинация (код во всех разрядах содержит единицы), а преобразование во всех каналах до сих пор не закончено. Это возможно, например, при подаче на вход какого-либо информационного канала напряжения, превышающего максимально возможное напряжение на выходе ЦАП 15. Сигнал логической единицы с выхода седьмого элемента И 19 поступает через второй элемент ИЛИ 20 на второй вход третьего триггера 13, благодаря чему триггер переходит в нулевое состояние и процесс преобразования заканчивается. Сигнал логической единицы на выходе второго элемента ИЛИ 20 появится также после завершения преобразования во всех информационных каналах, когда вторые триггеры 3 во всех информационных каналах 21 будут переведены в единичное состояние и сработает третий элемент И 7. The seventh element of And 19 forms at its output a logical unit level if the last possible combination is used as the current code (the code in all digits contains units), and the conversion in all channels has not yet been completed. This is possible, for example, by applying to the input of any information channel a voltage that exceeds the maximum possible voltage at the output of the DAC 15. The signal of the logical unit from the output of the seventh AND 19 element is supplied through the second OR 20 element to the second input of the third trigger 13, due to which the trigger goes to zero and the conversion process ends. The signal of a logical unit at the output of the second element OR 20 will also appear after the conversion is completed in all information channels, when the second triggers 3 in all information channels 21 will be transferred to a single state and the third element And 7 will work.

Рассмотрим работу устройства при выполнении процедуры подбора кода в соответствии с фиг.2 для следующего конкретного случая. Разрядность АЦП - 4. Количество информационных каналов 4. Диапазон выходного напряжения на выходе 4-разрядного ЦДП 15 составляет 10 V. Для 4-разрядного АЦП в этом случае ступень квантования равна ΔU = 10V/2⁴= 10V/16 = 0,625V. Это означает, что при подаче на вход ЦАП 15 кода, например, равного 8, на его выходе будет напряжение U_ЦАП= 8•0,625=5 V. Предположим также, что на вход первого информационного канала АЦП подано напряжение U_ВХ1=5,7 V, на вход второго - U_ВХ2= 5,2 V, третьего - U_ВХ3=5,1 V и на вход четвертого информационного канала - напряжение U_ВХ4= 4,2 V. Работа устройства поясняется временной диаграммой, приведенной на фиг.4.Consider the operation of the device when performing the code selection procedure in accordance with figure 2 for the following specific case. The resolution of the ADC is 4. The number of information channels 4. The range of the output voltage at the output of the 4-bit DAC 15 is 10 V. For a 4-bit ADC, in this case, the quantization step is ΔU = 10V / 2 ⁴ = 10V / 16 = 0.625V. This means that when a code is supplied to the input of the DAC 15, for example, equal to 8, the voltage U of the _DAC = 8 • 0.625 = 5 V will be output. Suppose also that the voltage U _BX1 = 5.7 is applied to the input of the first information channel of the ADC V, at the input of the second - U _BX2 = 5.2 V, of the third - U _BX3 = 5.1 V and at the input of the fourth information channel - voltage U _BX4 = 4.2 V. The operation of the device is illustrated by the time diagram shown in Fig. 4 .

В исходном состоянии третий триггер 13 находится в нулевом состоянии. При подаче на его первый вход ("Пуск") импульса он переходит в единичное состояние, что означает начало процесса аналого-цифрового преобразования. На выходе триггера 13 появляется уровень, соответствующий логической единице (на фиг.4 момент t₁), который поступит на вход одновибратора 14, на его выходе формируется короткий импульс, который обнуляет регистр 16, записывает в вычитающий счетчик 17 единицу и переводит вторые триггеры 3 всех информационных каналов 21 в нулевое состояние. Нулевой код с выхода регистра 16 поступит на вторые адресные входы ПЗУ 18. При этом, независимо от значения сигнала на первом адресном входе ПЗУ 18, на первых и вторых выходах ПЗУ 18 появится код числа 6 (таблица, строка 1 или 17). Уровень логической единицы с выхода третьего триггера 13 также поступит на управляющий вход генератора импульсов 12 и он начнет выдавать импульсы на первом и втором выходах. Первый импульс появится на первом выходе генератора импульсов 12 и он поступит на второй (вычитающий) вход вычитающего счетчика 17. Поскольку в вычитающем счетчике 17 была записана единица, содержимое его станет равным нулю и уровень логической единицы появится на его выходе, который поступит на второй вход шестого элемента И 10. С приходом импульса со второго выхода генератора импульсов 12 на первый вход шестого элемента И 10 он сработает, на его выходе появится импульс, по заднему фронту которого в регистр 16 и вычитающий счетчик 17 запишется код числа 6 с первых и вторых выходов ПЗУ 18 (на фиг. 2 это соответствует вершине 6). Код числа 6 с выхода регистра 16 поступит на вход ЦАП 15 и на его выходе установится напряжение U_ЦАП=6•0,625=3,75 V (на фиг.4 момент t₂), которое поступит на первые входы блоков сравнения 1 всех информационных каналов 21. В данном случае входные напряжения на входах всех информационных каналов 21 превышают напряжение на выходе ЦАП 15, и на выходах блоков сравнения 1 всех информационных каналов 21 сформируется уровень логической единицы. Соответственно уровень логической единицы появится на выходе всех первых элементов ИЛИ 4 и соответственно на всех входах второго элемента И 6. Второй элемент И 6 сработает и уровень логической единицы будет установлен на первом адресном входе ПЗУ 18. Учитывая, что на его вторых адресных входах установлен код числа 6 (с выхода регистра 16), на первых выходах ПЗУ 18 установится код числа 8, а на вторых выходах - код числа 2 (таблица, строка 23, столбцы 3 и 4).In the initial state, the third trigger 13 is in the zero state. When a pulse is applied to its first input (“Start”), it goes into a single state, which means the beginning of the analog-to-digital conversion process. At the output of trigger 13, a level corresponding to a logical unit appears (in Fig. 4, moment t ₁ ), which is fed to the input of a single-shot 14, a short pulse is generated at its output, which zeros register 16, writes a unit to the subtracting counter 17, and transfers the second triggers 3 all information channels 21 to the zero state. The zero code from the output of the register 16 will go to the second address inputs of the ROM 18. In this case, regardless of the signal value at the first address input of the ROM 18, the code number 6 will appear on the first and second outputs of the ROM 18 (table, line 1 or 17). The level of the logical unit from the output of the third trigger 13 will also go to the control input of the pulse generator 12 and it will begin to produce pulses at the first and second outputs. The first pulse will appear at the first output of the pulse generator 12 and it will go to the second (subtracting) input of the subtracting counter 17. Since a unit was recorded in the subtracting counter 17, its contents will become zero and the level of the logical unit will appear at its output, which will be fed to the second input of the sixth element And 10. With the arrival of a pulse from the second output of the pulse generator 12 to the first input of the sixth element And 10, it will work, a pulse will appear at its output, on the trailing edge of which is written in register 16 and the subtracting counter 17 is written the number 6 from the first and second outputs of the ROM 18 (in Fig. 2 this corresponds to vertex 6). The code of the number 6 from the output of the register 16 will go to the input of the DAC 15 and the voltage U of the _DAC = 6 • 0.625 = 3.75 V will be established at its output (in Fig. 4, the moment t ₂ ), which will go to the first inputs of the comparison blocks 1 of all information channels 21. In this case, the input voltages at the inputs of all information channels 21 exceed the voltage at the output of the DAC 15, and a logic level is formed at the outputs of the comparison units 1 of all information channels 21. Accordingly, the level of the logical unit will appear at the output of all the first elements OR 4 and, accordingly, at all the inputs of the second element And 6. The second element And 6 will work and the level of the logical unit will be installed at the first address input of the ROM 18. Given that the code is installed on its second address inputs the number 6 (from the output of the register 16), the code of the number 8 will be set at the first outputs of the ROM 18, and the code of the number 2 will be set at the second outputs (table, line 23, columns 3 and 4).

После того, как содержимое вычитающего счетчика 17 станет равным нулю (на его второй управляющий вход (вход вычитания) постоянно поступают импульсы с первого выхода генератора импульсов 12) и на его выходе появится уровень логической единицы, с приходом импульса со второго выхода генератора импульсов 12 сработает шестой элемент И 10 и импульс с его выхода поступит на первые управляющие входы (входы записи) регистра 16 и вычитающего счетчика 17. По заднему фронту этого импульса в вычитающий счетчик 17 будет записано число, равное двум, - задержка при переходе от кода 6 к коду 8. В регистр 16 будет записан код числа 8 (с первых выходов ПЗУ), который поступит на вход ЦАП 15, на выходе которого сформируется напряжение U_ЦАП= 8•0,625=5,0 V (на фиг.4 момент t₃).After the contents of the subtracting counter 17 becomes equal to zero (pulses from the first output of the pulse generator 12 are constantly supplied to its second control input (subtraction input) and the logic level appears at its output, with the arrival of the pulse from the second output of the pulse generator 12 it will work the sixth element And 10 and the pulse from its output will go to the first control inputs (recording inputs) of the register 16 and the subtracting counter 17. On the trailing edge of this pulse, a number equal to two will be written to the subtracting counter 17 - delay and the transition from code 6 to code 8. A code of number 8 (from the first outputs of the ROM) will be written in register 16, which will be fed to the input of the DAC 15, the output of which will form the voltage U of the _DAC = 8 • 0.625 = 5.0 V (in FIG. .4 moment t ₃ ).

Теперь напряжение на входе четвертого измерительного канала 21 (и только на нем) меньше, чем на выходе ЦАП 15. После того, как на выходе вычитающего счетчика установится уровень логической единицы и сработает четвертый элемент И 8, первый триггер 2 четвертого информационного канала установится в нулевое состояние и на его выходе (инверсном) установится уровень логической единицы. Поскольку на первом адресном входе ПЗУ 18 будет уровень логического нуля, а на вторых адресных входах - код числа 8, на первом выходе ПЗУ установится код числа 7, а на вторых выходах - код числа 1 (таблица, строка 9). С приходом импульса со второго выхода генератора импульсов 12 сработает шестой элемент И 10, и сигналу с его выхода в вычитающий счетчик 17 запишется единица, а в регистр 16 - код числа 7. Код с выхода регистра 7 поступит на вход ЦАП 15 и на его выходе установится напряжение U_ЦАП=7•0,625= 4,375 V (на фиг.4 момент t₄).Now the voltage at the input of the fourth measuring channel 21 (and only on it) is lower than at the output of the DAC 15. After the logic unit level is established at the output of the subtracting counter and the fourth element And 8 is activated, the first trigger 2 of the fourth information channel is set to zero state and at its output (inverse) the level of the logical unit is established. Since the first address input of the ROM 18 will have a logic zero level, and the second address inputs will have a code of 8, the first output of ROM will have a code of 7, and the second outputs will have a code of 1 (table, line 9). With the arrival of the pulse from the second output of the pulse generator 12, the sixth element And 10 will work, and the signal from its output will be written to the subtracting counter 1 and the code 16 to the register 16. The code from the output of the register 7 will go to the input of the DAC 15 and its output the voltage U of the _DAC = 7 • 0.625 = 4.375 V will be established (in Fig. 4, the moment t ₄ ).

Напряжение на входе четвертого информационного канала опять меньше, чем на выходе ЦАП 15, поэтому на выходе второго элемента И 6 и, следовательно, на первом адресном входе ПЗУ будет логический уровень "0". Учитывая, что на вторых адресных входах ПЗУ 18 код числа 7, то третьих выходах ПЗУ установится код числа 6, и одновременно на четвертом выходе ПЗУ 18 установится уровень логической единицы (таблица, строка 8, столбцы 5 и 6). После того, как содержимое вычитающего счетчика 17 станет равным нулю, с приходом второго импульса с выхода генератора импульсов 12 сработает шестой элемент И 10, затем пятый элемент И 9, импульс с выхода которого поступит на четвертый выход устройства, по которому какими-либо внешними устройствами может быть зафиксирован результат преобразования для четвертого информационного канала 21 с третьих выходов ПЗУ 18 (в данном случае код числа 6), при этом номер информационного канала в единичном позиционном коде поступит на первые выходы устройства (в нулевом состоянии будет находится первый триггер 2 только четвертого информационного канала, а поскольку используется инверсный выход первого триггера 2, то на соответствующей шине будет уровень логической единицы). Импульс с выхода пятого элемента И 9 также поступит на второй вход первого элемента И 5 каждого информационного канала 21, и информация с инверсного выхода первого триггера 2 будет переписана во второй триггер 3. Поскольку первый триггер 2 находится в нулевом состоянии только в четвертом информационном канале, то соответственно только в этом информационном канале второй триггер 3 перейдет в единичное состояние, при этом нулевой уровень с его первого (инверсного) выхода переведет первый триггер 2 этого же информационного канала в единичное состояние, заблокирует первый элемент И 5 и установит уровень логической единицы на выходе первого элемента ИЛИ 4, в результате чего в дальнейшем логика четвертого информационного канала не будет влиять на работу устройства. The voltage at the input of the fourth information channel is again lower than at the output of the DAC 15, therefore, at the output of the second element And 6 and, therefore, at the first address input of the ROM there will be a logic level of "0". Given that the code number 7 is set on the second address inputs of the ROM 18, the code number 6 is set on the third outputs of the ROM, and the logical unit level is set on the fourth output of the ROM 18 (table, line 8, columns 5 and 6). After the contents of the subtracting counter 17 becomes zero, with the arrival of the second pulse from the output of the pulse generator 12, the sixth element And 10 will work, then the fifth element And 9, the pulse from the output of which will go to the fourth output of the device, through which any external devices the conversion result for the fourth information channel 21 from the third outputs of the ROM 18 (in this case, the code of the number 6) can be recorded, while the number of the information channel in a single positional code will go to the first outputs of the device (the first trigger 2 of only the fourth information channel will be in the zero state, and since the inverse output of the first trigger 2 is used, the logical unit level will be on the corresponding bus). The pulse from the output of the fifth element And 9 will also go to the second input of the first element And 5 of each information channel 21, and the information from the inverse output of the first trigger 2 will be rewritten into the second trigger 3. Since the first trigger 2 is in the zero state only in the fourth information channel, then, accordingly, only in this information channel will the second trigger 3 go into a single state, while the zero level from its first (inverse) output will translate the first trigger 2 of the same information channel into a single state -being, the first AND gate block 5 and establish a logic one level at the output of the first OR gate 4, resulting in the further fourth information channel logic will not affect the operation of the device.

По заднему фронту импульса с выхода шестого элемента И 10 в регистр 16 будет записано следующее значение кода с первых выходов ПЗУ 18, а именно код числа 8 (таблица, строка 8, столбец 3). На выходе ЦАП 15 установится напряжение U_ЦАП= 8•0,625= 5,0 V (на фиг.4 момент t₅). На фиг.2 это соответствует возврату из вершины 7 в вершину 8.On the trailing edge of the pulse from the output of the sixth element AND 10, the following code value from the first outputs of the ROM 18 will be written to the register 16, namely the code of the number 8 (table, line 8, column 3). At the output of the DAC 15, the voltage U of the _DAC = 8 • 0.625 = 5.0 V will be established (in Fig. 4, the moment is t ₅ ). In Fig. 2, this corresponds to a return from peak 7 to peak 8.

Аналогично подходит подбор выходного кода для остальных информационных каналов. Заметим только, что для второго и третьего информационных каналов преобразование закончится одновременно (на фиг.4 момент t₈).Similarly, the selection of the output code for the remaining information channels is suitable. We only note that for the second and third information channels, the conversion will end simultaneously (in Fig. 4, the moment t ₈ ).

После того, как закончится преобразование во всех информационных каналах, вторые триггеры 3 всех информационных каналов 21 будут установлены в единичное состояние, соответственно сработает третий элемент И 7, затем второй элемент ИЛИ 20, уровень логической единицы с выхода которого поступит на второй вход третьего триггера 13. С приходом импульса с выхода шестого элемента И 10 по его заднему фронту третий триггер 13 будет переведен в нулевое состояние и на этом очередной цикл преобразования заканчивается (на фиг. 4 момент t₁₀). Выход третьего триггера 13 подключен ко второму выходу устройства, по которому можно судить о состоянии, в котором находится устройство.After the conversion is completed in all information channels, the second triggers 3 of all information channels 21 will be set to a single state, respectively, the third element AND 7 will work, then the second element OR 20, the level of the logical unit from the output of which will go to the second input of the third trigger 13 With the arrival of a pulse from the output of the sixth element And 10 along its trailing edge, the third trigger 13 will be transferred to the zero state and this will end the next conversion cycle (in Fig. 4, moment t ₁₀ ). The output of the third trigger 13 is connected to the second output of the device, which can be used to judge the state in which the device is located.

Как следует из фиг.4, в процессе подбора кода для всех четырех информационных каналов использовались 8 кодовых комбинаций. В прототипе необходимо было проверить 16 комбинаций (2⁴). Таким образом, предложенный многоканальный АЦП позволяет уменьшить время преобразования и, следовательно, повысить быстродействие устройства.As follows from figure 4, in the process of selecting a code for all four information channels, 8 code combinations were used. In the prototype, it was necessary to check 16 combinations (2 ⁴ ). Thus, the proposed multi-channel ADC can reduce the conversion time and, therefore, increase the speed of the device.

Преимуществом устройства также является возможность реализации такой процедуры подбора кода, которая бы учитывала как статистические характеристики сигнала, так и время, необходимое для установления напряжения на выходе ЦАП (которое в значительной степени влияет на быстродействие подобных АЦП). Задача нахождения оптимальной процедуры подбора кода в данном случае соответствует известной задаче поиска неисправностей в сложном объекте с восстановлением (Пашковский Г.С. Задачи оптимального обнаружения и поиска отказов в РЭА/ Под. ред. И.А. Ушакова. - М.: Радио и связь, 1981. - С. 85-103). Выделив ПЗУ 18 в отдельную микросхему с возможностью ее замены, можно подбирать процедуру подбора кода таким образом, чтобы обеспечить максимальное быстродействие при заданных статистических характеристиках входных сигналов и временных характеристиках ЦАП 15. The device’s advantage is also the possibility of implementing such a code selection procedure that takes into account both the statistical characteristics of the signal and the time required to establish the voltage at the output of the DAC (which significantly affects the performance of such ADCs). The problem of finding the optimal code selection procedure in this case corresponds to the well-known problem of troubleshooting in a complex object with recovery (Pashkovsky G.S. Tasks of Optimal Detection and Search of Failures in CEA / Edited by I.A. Ushakov. - M .: Radio and communication, 1981. - S. 85-103). Having selected the ROM 18 in a separate chip with the possibility of its replacement, you can select the procedure for selecting the code in such a way as to ensure maximum performance with the given statistical characteristics of the input signals and time characteristics of the DAC 15.

Claims

A multi-channel analog-to-digital converter containing n information channels, each of which contains the first and second triggers, the first element And, the comparison unit, the first inputs of which are combined and connected to the output of the digital-to-analog converter (DAC), the second input of each comparison unit is the corresponding input bus , pulse generator, one-shot, second to seventh elements AND, element NOT, characterized in that the first OR element, the third trigger, the second element are introduced into each information channel LI, subtracting counter, register, read-only memory (ROM), in each information channel the output of the comparison unit is connected to the first input of the first OR element and the first input of the first trigger, the second input of which is connected to the first output of the second trigger and the first input of the first element And, and the output is with the first input of the second trigger, the output of the first AND element is connected to the second input of the second trigger, the second output of which is connected to the second input of the first OR element, the third inputs of the first triggers of all information to the signals are combined and connected to the output of the fourth element And, the second inputs of the first elements And of all information channels are combined and connected to the output of the fifth element And, the third inputs of the second triggers of all information channels are combined and connected to the output of the one-shot, the outputs of the first triggers of all information channels form the first outputs devices, the outputs of the first elements OR of all information channels are connected to the corresponding inputs of the second element AND, the second outputs of the second triggers of all information channels are connected to the corresponding inputs of the third AND element, the first input of the third trigger is the control input of the device, the second input of the third trigger is connected to the output of the second OR element, the third input is with the first input of the fifth AND element, the output of the sixth AND element, the first control input of the register and the first the control input of the subtracting counter, the output of the third trigger is the second output of the device and is connected to the input of the single vibrator and the control input of the pulse generator, the first output of which is connected to the second the control input of the subtracting counter and with the first input of the fourth element And, the second output of the pulse generator is connected to the first input of the sixth element And, the second input of which is connected to the output of the subtracting counter and the second input of the fourth element And, the third input of which is connected to the output of the element NOT, whose input connected to the output of the second element And, the first address input of read-only memory, the second address inputs of which are connected to the inputs of the seventh element And, the inputs of the digital-to-analog converter and with the outputs of the register, the first outputs are connected to the information inputs of the register, the second outputs are with the information inputs of the subtracting counter, the third outputs are the third outputs of the device, the fourth output is connected to the second input of the fifth element And, the output of which is the fourth output of the device, the output of the one-shot is connected to the second control input of the register and the third control input of the subtracting counter, the output of the seventh AND element is connected to the first input of the second OR element, the second input of which is connected to the output of the third element I.