RU2187884C1

RU2187884C1 - Analog-to-digital converter

Info

Publication number: RU2187884C1
Application number: RU2001102123/09A
Authority: RU
Inventors: Н.Н. Хрисанов
Original assignee: Самарский государственный технический университет
Priority date: 2001-01-23
Filing date: 2001-01-23
Publication date: 2002-08-20

Abstract

FIELD: electric measurement technology and computer engineering. SUBSTANCE: device used to convert analog voltage into code involving optimal logic procedure for selecting code considering statistical characteristics of signal being converted and voltage setting time across digital-to- analog converter has comparison circuit, digital-to-analog converter, one-shot multivibrator, register, counter, flip-flop, pulse generator, and read-only memory. EFFECT: enhanced speed. 2 dwg, 2 tbl

Description

Изобретение относится к электроизмерительной и вычислительной технике и может быть использовано для преобразования аналогового напряжения в код. The invention relates to electrical and computer technology and can be used to convert analog voltage to code.

Известен аналого-цифровой преобразователь (АЦП) следящего типа, содержащий компаратор напряжения, генератор, элемент И, счетчик, источник опорного напряжения и цифроаналоговый преобразователь (ЦАП) (Микроэлектронные устройства автоматики: Учебн. пособие для вузов/ А.А. Сазонов, В.Т. Николаев и др. ; Под ред. А.А. Сазонова. - М: Энергоатомиздат, 1991. - С.153, рис. 2.29). Known analog-to-digital Converter (ADC) tracking type, containing a voltage comparator, generator, element And, counter, reference voltage source and digital-to-analog converter (DAC) (Microelectronic automation devices: Textbook for universities / A.A. Sazonov, V. T. Nikolaev and others; Edited by A.A. Sazonov. - M: Energoatomizdat, 1991. - P.153, Fig. 2.29).

Недостатком устройства является увеличение времени преобразования при резких изменениях преобразуемого напряжения. The disadvantage of this device is the increase in conversion time with sudden changes in the converted voltage.

Наиболее близким по технической сущности к предлагаемому является АЦП последовательного приближения, содержащий схему сравнения (СС), на первый вход которого подается входное преобразуемое напряжение, а выход подключен к первому входу регистра последовательной аппроксимации (РПА), первые выходы которого подключены к входам цифроаналогового преобразователя (ЦАП) и одновременно являются выходами АЦП, выход ЦАП подключен ко второму входу схемы сравнения, второй вход регистра последовательной аппроксимации является вторым входом АЦП, третий вход которого соединен с выходом элемента И, а второй выход - со вторым входом этого элемента И, первый вход которого подключен к выходу генератора тактовых импульсов (Чернов В.Г. Устройства ввода-вывода аналоговой информации для цифровых систем сбора и обработки данных. - М.: Машиностроение, 1988. - С.85, рис.57. Функциональная схема и временные диаграммы АЦП последовательной аппроксимации). АЦП последовательного приближения характеризуется следующими особенностями. В процессе подбора кода используется метод половинного деления, но принцип половинного деления не учитывает статистические характеристики входного аналогового сигнала. Процесс преобразования всегда длится N тактов, где N - разрядность АЦП, а длительность преобразования составляет Т_пр=Nt_ЦАП, где t_ЦАП - время установления напряжения на выходе ЦАП, при смене кода на его входе. В качестве t_ЦАП берется значение, равное его максимальному значению t_ЦАПmax (соответствующее подаче на вход ЦАП после нулевого максимального кода для данного ЦАП), т.е. не учитывается различное время установления выходного напряжения на выходе ЦАП для различных кодов.The closest in technical essence to the proposed one is a serial approximation ADC containing a comparison circuit (CC), the first input of which is supplied with the input converted voltage, and the output is connected to the first input of the serial approximation register (RPA), the first outputs of which are connected to the inputs of the digital-to-analog converter ( DAC) and simultaneously are the outputs of the ADC, the output of the DAC is connected to the second input of the comparison circuit, the second input of the serial approximation register is the second input of the ADC, the th input of which is connected to the output of the And element, and the second output is connected to the second input of this And element, the first input of which is connected to the output of the clock generator (Chernov V.G. Analogue input-output devices for digital data acquisition and processing systems. - M.: Mashinostroenie, 1988. - P.85, Fig. 57. Functional diagram and timing diagrams of the ADC of sequential approximation). The successive approximation ADC is characterized by the following features. In the process of code selection, the method of half division is used, but the principle of half division does not take into account the statistical characteristics of the input analog signal. The conversion process always lasts N cycles, where N is the ADC capacity, and the conversion duration is T _CR = Nt _DAC , where t _DAC is the time it takes to establish the voltage at the output of the DAC, when changing the code at its input. As t _{DAC, the} value is taken equal to its maximum value t _{DAC max} (corresponding to the input to the DAC input after the zero maximum code for this DAC), i.e. different time of establishing the output voltage at the output of the DAC for different codes is not taken into account.

Недостатком устройства является низкое быстродействие, поскольку не учитываются статистические характеристики сигнала и время установления напряжения на выходе цифроаналогового преобразователя. The disadvantage of this device is the low speed, because it does not take into account the statistical characteristics of the signal and the time it takes to establish the voltage at the output of the digital-to-analog converter.

Технический результат - повышение быстродействия АЦП за счет применения оптимальной логической процедуры подбора выходного кода, учитывающей как статистические характеристики сигнала, так и временные характеристики ЦАП (время установления напряжения на входе). The technical result is an increase in the performance of the ADC due to the application of the optimal logical procedure for selecting the output code, taking into account both the statistical characteristics of the signal and the time characteristics of the DAC (time to establish the voltage at the input).

Поставленный технический результат достигается тем, что в АЦП последовательного приближения, содержащий схему сравнения (СС), на первый вход которой подается входное преобразуемое напряжение и являющийся первым входом устройства, а ко второму входу подключен выход ЦАПа, входы которого соединены с выходами регистра и являются первыми выходами устройства, генератор импульсов, введены триггер, одновибратор, вычитающий счетчик и постоянное запоминающее устройство (ПЗУ), первые выходы которого подключены к первым входам регистра, первые адресные входы соединены с выходами регистра, а второй адресный вход соединен с выходом схемы сравнения, первый вход триггера является вторым входом устройства, выход триггера, являющийся вторым выходом устройства, подключен к первому входу одновибратора, второму входу регистра и управляющему входу генератора импульсов, выход которого соединен со вторым входом триггера и первым входом вычитающего счетчика, выход которого соединен со вторым входом одновибратора, выход которого соединен с третьим входом регистра и вторым входом вычитающего счетчика, третьи входы которого подключены к вторым выходам постоянного запоминающего устройства, третий выход которого соединен с третьим входом триггера. The technical result is achieved by the fact that in the ADC of sequential approximation, containing a comparison circuit (CC), the first input of which is supplied with the input converted voltage and being the first input of the device, and the output of the DAC is connected to the second input, the inputs of which are connected to the outputs of the register and are the first the outputs of the device, the pulse generator, introduced a trigger, a one-shot, subtracting counter and read-only memory (ROM), the first outputs of which are connected to the first inputs of the register, the first hell The solid inputs are connected to the outputs of the register, and the second address input is connected to the output of the comparison circuit, the first input of the trigger is the second input of the device, the output of the trigger, which is the second output of the device, is connected to the first input of the one-shot, the second input of the register and the control input of the pulse generator, the output of which connected to the second input of the trigger and the first input of the subtracting counter, the output of which is connected to the second input of the one-shot, the output of which is connected to the third input of the register and the second input of the subtracting o counter, the third inputs of which are connected to the second outputs of the read-only memory device, the third output of which is connected to the third input of the trigger.

Структурная схема предлагаемого устройства отличается от известного тем, что в него введены триггер, одновибратор, вычитающий счетчик и постоянное запоминающее устройство (ПЗУ), которые являются стандартными узлами аналоговой и цифровой вычислительной техники. В качестве триггера может быть использована микросхема 155ТВ1, вычитающего счетчика - 155ИЕ6, ПЗУ - 555РЕ4, одновибратора - 155АГ1 (Аванесян Г.Р., Левшин В.П. Интегральные микросхемы ТТЛ, ТТЛШ: Справочник. - М.: Машиностроение, 1993. - с.160, 190, 207, 212). Однако, несмотря на то, что введенные блоки являются стандартными узлами аналоговой и цифровой вычислительной техники, их введение, а также появление новых функциональных связей между ними и существующими блоками дает возможность проявиться в устройстве новому свойству. А именно, АЦП позволяет уменьшить время преобразования измеряемой величины за счет применения оптимальной процедуры подбора кода, учитывающей как вероятностные характеристики измеряемой величины так и временные характеристики цифроаналогового преобразователя (время установления выходного напряжения). Построение оптимальной процедуры подбора кода может быть произведено с помощью методов, известных в теории автоматического контроля и поиска неисправностей (Пашковский Г. С. Задачи оптимального обнаружения и поиска отказов в РЭА/ Под. ред. И. А. Ушакова. - М.: Радио и связь, 1981. - 280 с.). Применение оптимальной процедуры позволяет уменьшить время, затрачиваемое на подбор кода, соответствующего входному напряжению, и, следовательно, повысить быстродействие АЦП. The structural diagram of the proposed device differs from the known one in that it introduces a trigger, a one-shot, subtracting counter and read-only memory (ROM), which are standard nodes of analog and digital computing. As a trigger, the 155TV1 chip can be used, the subtracting counter is 155IE6, the ROM is 555RE4, the one-shot is 155AG1 (G. Avanesyan, V.P. Levshin. Integrated microcircuits TTL, TTLSH: Reference book. - M .: Engineering, 1993. - p. 160, 190, 207, 212). However, despite the fact that the introduced blocks are standard nodes of analog and digital computing, their introduction, as well as the emergence of new functional relationships between them and existing blocks, makes it possible to manifest a new property in the device. Namely, the ADC allows you to reduce the conversion time of the measured value due to the application of the optimal code selection procedure, taking into account both the probabilistic characteristics of the measured quantity and the time characteristics of the digital-to-analog converter (time to establish the output voltage). The construction of the optimal code selection procedure can be carried out using methods known in the theory of automatic control and troubleshooting (G. Pashkovsky. Problems of Optimal Detection and Search of Failures in CEA / Ed. By I. A. Ushakov. - M .: Radio and communication, 1981. - 280 p.). Application of the optimal procedure allows reducing the time spent on selecting a code corresponding to the input voltage and, therefore, improving the performance of the ADC.

Структурная схема АЦП приведена на фиг.1, где 1 - схема сравнения; 2 - цифроаналоговый преобразователь (ЦАП); 3 - одновибратор; 4 - регистр; 5 - вычитающий счетчик; 6 - триггер; 7 - генератор импульсов; 8 - постоянное запоминающее устройство (ПЗУ). The block diagram of the ADC is shown in figure 1, where 1 is a comparison diagram; 2 - digital-to-analog converter (DAC); 3 - one-shot; 4 - register; 5 - subtracting counter; 6 - trigger; 7 - pulse generator; 8 - read-only memory (ROM).

Схема сравнения 1 предназначена для сравнения входного преобразуемого напряжения U_ВХ и напряжения с выхода ЦАП 2 - U_ЦАП. В том случае, когда U_ВХ>U_ЦАП, на выходе схемы сравнения 1 появится сигнал, соответствующий логической единице, в противном случае - логическому нулю. ЦАП 2 предназначен для преобразования цифрового кода, подаваемого на его вход, в соответствующий уровень выходного аналогового напряжения. Одновибратор 3 предназначен для формирования импульса при подаче на его первый или второй входы переднего фронта импульса (после очередного цикла сравнения). По заднему фронту этого импульса в регистр 4 и вычитающий счетчик 5 записываются новые значения из ПЗУ 8. Регистр 4 предназначен для хранения текущего значения выходного кода преобразования. Вычитающий счетчик 5 предназначен для формирования интервала времени, соответствующего времени установления напряжения на выходе ЦАП 2 для текущего кода. После записи в счетчик 5 некоторого числа на его первый (вычитающий) вход начинают поступать импульсы с выхода генератора импульсов 7. При обнулении счетчика 5 на его выходе появляется уровень, соответствующий логической единице, который указывает на то, что напряжение на выходе ЦАП достигло установившегося значения. Пусть для данного кода К_i (поданного на вход ЦАП) время установления выходного напряжения ЦАП составляет T_i, а период импульсов, поступающих с генератора 7, составляет Δt. Тогда в счетчик 5 необходимо записать число Т_СЧi, равное N_СЧi = T_i/Δt. Триггер 6 предназначен для фиксации начала и конца процесса преобразования. При подаче на его первый вход импульса триггер 6 переходит в единичное состояние и начинается процесс преобразования.The comparison circuit 1 is intended to compare the input converted voltage U _VX and voltage from the output of the DAC 2 - U _DAC . In the case where U _BX> U _DAC, the output of the comparison circuit 1 will be the signal corresponding to a logic one, otherwise - logical zero. DAC 2 is designed to convert a digital code supplied to its input into the corresponding level of the output analog voltage. The one-shot 3 is designed to generate a pulse when applying to its first or second inputs of the leading edge of the pulse (after the next comparison cycle). On the trailing edge of this pulse in register 4 and subtracting counter 5, new values are written from ROM 8. Register 4 is designed to store the current value of the output conversion code. Subtracting counter 5 is designed to form a time interval corresponding to the time of establishing the voltage at the output of the DAC 2 for the current code. After a certain number is written to counter 5, pulses from the output of the pulse generator 7 begin to arrive at its first (subtracting) input. When counter 5 is reset, a level corresponding to a logical unit appears at its output, which indicates that the voltage at the output of the DAC has reached a steady-state value . Let for a given code K _i (fed to the input of the DAC), the time to establish the output voltage of the DAC is T _i , and the period of pulses coming from the generator 7 is Δt. Then, in the counter 5, it is necessary to write the number Т _СЧi equal to N _СЧi = T _i / Δt. Trigger 6 is designed to fix the beginning and end of the conversion process. When applying to its first input pulse trigger 6 goes into a single state and the conversion process begins.

По окончании процесса преобразования триггер 6 сбрасывается в нулевое состояние отрицательным фронтом импульса с генератора импульсов 7 при поступлении на третий вход триггера 6 единичного сигнала с третьего выхода ПЗУ. Генератор импульсов 7 предназначен для подачи импульсов на первый (вычитающий) вход вычитающего счетчика 5. Он запускается при подаче на его управляющий вход напряжения, соответствующего логической единице, с выхода триггера 6. ПЗУ 8 предназначено для хранения цифровых кодов, используемых в процессе выполнения процедуры подбора выходного кода, соответствующего входному аналоговому напряжению U_ВХ. В ПЗУ 8 также хранятся значения задержек для всех используемых кодов (соответствующих времени установления напряжения на выходе ЦАП 2).At the end of the conversion process, trigger 6 is reset to zero by the negative edge of the pulse from the pulse generator 7 when a single signal arrives at the third input of trigger 6 from the third output of the ROM. The pulse generator 7 is designed to supply pulses to the first (subtracting) input of the subtracting counter 5. It starts when a voltage corresponding to the logical unit is applied to its control input from the output of the trigger 6. ROM 8 is used to store digital codes used in the selection process output code corresponding to the input analog voltage U _BX . The ROM 8 also stores the delay values for all the codes used (corresponding to the time of establishing the voltage at the output of the DAC 2).

Рассмотрим построение оптимальной процедуры подбора кода в процессе аналого-цифрового преобразования для 4-разрядного АЦП (N = 4). Consider the construction of the optimal code selection procedure in the process of analog-to-digital conversion for a 4-bit ADC (N = 4).

Количество возможных кодов, которые могут быть использованы в данном случае, равно 16 (от 0 до 15 или от 0000 до 1111 в двоичном коде). Пусть, исходя из анализа функции распределения входного напряжения U_ВХ, вероятность того, что данный код будет соответствовать входному напряжению, будет равна значению, приведенному в табл.1 (этим данным соответствует нормальный закон распределения).The number of possible codes that can be used in this case is 16 (from 0 to 15 or from 0000 to 1111 in binary code). Let, based on the analysis of the distribution function of the input voltage U _BX , the probability that this code will correspond to the input voltage is equal to the value given in Table 1 (the normal distribution law corresponds to these data).

Предположим также, что время установления напряжения на выходе ЦАП 2 пропорционально входному коду, т.е. если на вход ЦАП был подан код, равный 8 (1000), то в вычитающий счетчик 5 необходимо записать число 8 (как правило большим значениям кода соответствуют большие значения времени установления ЦАП). Assume also that the time to establish the voltage at the output of the DAC 2 is proportional to the input code, i.e. if a code equal to 8 (1000) was supplied to the input of the DAC, then the number 8 must be written in the subtracting counter 5 (as a rule, large values of the code correspond to large values of the time to establish the DAC).

Необходимо найти такую последовательность подбора кода, которая обеспечила минимум среднего времени преобразования. Эта задача соответствует задаче построения оптимальных программ диагностирования, т.е. поиску в объекте контроля единственного неисправного элемента (Пашковский Г.С. Задачи оптимального обнаружения и поиска отказов в РЭА/ Под. ред. И.А. Ушакова. - М.: Радио и связь, 1981. - с.50-84). Использовав соответствующий алгоритм построения оптимальной стратегии поиска, получим, что в данном случае целесообразно подбор кода производить в соответствии с программой, изображение которой в виде графа приведено на фиг.2. Среднее время преобразования в этом случае составит 1,76t_ЦАПmax, где t_ЦАПmax - максимальное время установления напряжения на выходе ЦАП. Учитывая, что для 4-разрядного АЦП последовательного приближения это время составляет 4t_ЦАПmax, предложенное устройство в данном случае позволяет повысить быстродействие АЦП более чем в два раза.It is necessary to find a sequence of code selection that provides a minimum of average conversion time. This task corresponds to the task of constructing optimal diagnostic programs, i.e. search in the monitoring object for a single faulty element (G. Pashkovsky. Tasks of Optimal Detection and Search of Failures in CEA / Ed. by I. A. Ushakov. - M.: Radio and Communications, 1981. - p. 50-84). Using the appropriate algorithm for constructing the optimal search strategy, we find that in this case it is advisable to select the code in accordance with the program, the image of which in the form of a graph is shown in figure 2. The average conversion time in this case will be 1.76t DAC _max , where t _{DAC max} is the maximum time to establish the voltage at the output of the DAC. Considering that for a 4-bit ADC of successive approximation this time is 4t DAC _max , the proposed device in this case allows to increase the speed of the ADC by more than two times.

В соответствии с фиг.2 первым должен быть проверен код, равный 8 (1000). Если напряжение на выходе ЦАП 2 будет больше входного напряжения (U_ВХ<U_ЦAП), то следующим должен быть проверен код 6 (О11О) - переход производится по левой ветви графа, выходящей из первой вершины и помеченной цифрой 0. Если напряжение на выходе ЦАП 2 будет меньше входного напряжения (U_ВХ>U_ЦАП), то следующим должен быть проверен код 10 (1010) - переход производится по правой ветви графа, выходящей из первой вершины и помеченной цифрой 1. При достижении висячей вершины или вершины, у которой отсутствует левая ветвь, процесс подбора кода заканчивается. При этом в качестве результата преобразования берется код, указанный на фиг. 2 в прямоугольнике.In accordance with FIG. 2, a code of 8 (1000) should be checked first. If the voltage at the output of DAC 2 is greater than the input voltage (U _VX <U _DAC ), then the following code 6 should be checked (O11O) - the transition is made along the left branch of the graph, leaving the first vertex and marked with the number 0. If the voltage at the output of the DAC 2 is less than the input voltage (U _VX > U _DAC ), then the next code 10 (1010) should be checked - the transition is made on the right branch of the graph, leaving the first vertex and marked with the number 1. When reaching a hanging vertex or a vertex that has no left branch, the process of selecting code ends. In this case, the code indicated in FIG. 2 in the rectangle.

Содержимое ПЗУ 8 для этой процедуры подбора кода приведено в табл.2. The contents of ROM 8 for this code selection procedure are given in Table 2.

Программа подбора кода записана в ПЗУ 8 в виде последовательности слов. Адреса слов приведены во втором столбце "Адрес". Значение адреса приведено как в десятичной форме, так и в двоичной (в скобках). В двоичной форме записи адреса старший бит выделен, он формируется сигналом с выхода схемы сравнения 1. Каждое слово имеет три поля. Первое поле "Код" содержит текущий код, используемый на данном шаге подбора выходного кода (в таблице приведено десятичное значение этого кода и в скобках - его двоичное представление). Поле "Задержка" содержит число, пропорциональное времени установления ЦАП 2 для соответствующего кода из поля "Код" (в данном случае принято, что это время пропорционально текущему кода подбора). Поле "Признак окончания" определяет момент времени окончания программы подбора кода. Выполнение программы заканчивается, если это поле будет содержать единицу. В этом случае поле "Задержка" может содержать любые, отличные от нуля значения. The code selection program is written in ROM 8 as a sequence of words. Addresses of words are given in the second column "Address". The address value is given both in decimal and in binary (in brackets). In binary form of address writing, the most significant bit is selected, it is formed by a signal from the output of comparison circuit 1. Each word has three fields. The first field "Code" contains the current code used at this step of selecting the output code (the table shows the decimal value of this code and in brackets its binary representation). The “Delay” field contains a number proportional to the time it took to establish the DAC 2 for the corresponding code from the “Code” field (in this case, it is assumed that this time is proportional to the current selection code). The "Finish flag" field defines the time point for the end of the code selection program. Program execution ends if this field contains one. In this case, the Delay field may contain any non-zero values.

Рассмотрим работу устройства при выполнении процедуры подбора кода в соответствии с фиг.2 и данными табл.2 для следующего конкретного случая. Разрядность АЦП - 4. Диапазон входного напряжения составляет 10 V. Для 4-разрядного АЦП в этом случае ступень квантования равна ΔU=10V/2⁴=10V/16= 0,625V. Это означает, что при подаче на вход ЦАП 2 кода, например, равного 4, на его выходе будет напряжение U_ЦАП=4•0,625=2,5V. Предположим, что на вход АЦП подано напряжение U_ВХ=6,3V.Consider the operation of the device when performing the code selection procedure in accordance with figure 2 and the data in table 2 for the following specific case. The resolution of the ADC is 4. The input voltage range is 10 V. For a 4-bit ADC, in this case, the quantization step is ΔU = 10V / 2 ⁴ = 10V / 16 = 0.625V. This means that when applying to the DAC input 2 a code, for example, equal to 4, the output voltage will be U _DAC = 4 • 0.625 = 2.5V. Suppose that a voltage U _BX = 6.3V is applied to the ADC input.

В исходном состоянии триггер 6 находится в нулевом состоянии. При подаче на его первый вход ("ПУСК") импульса он переходит в единичное состояние, что означает начало процесса аналого-цифрового преобразования. На выходе триггера 6 появляется уровень, соответствующий логической единице. По переднему фронту этого импульса регистр 4 обнуляется. Нулевой код с его выхода поступает на первые адресные входы ПЗУ 8. В зависимости от того, какой логический уровень будет на выходе схемы сравнения 1 (который поступает на старший адресный разряд ПЗУ 8), будет выбрано слово из ПЗУ 8 по адресу 0 (0 0000) или 16 (1 0000). Как следует из табл.2 (1-я или 17-я строка), на первых и вторых выходах ПЗУ 8 в любом случае появится код, равный 8 (1000). In the initial state, the trigger 6 is in the zero state. When a pulse is applied to its first input ("START"), it goes into a single state, which means the beginning of the analog-to-digital conversion process. At the output of trigger 6, a level appears corresponding to a logical unit. On the leading edge of this pulse, register 4 is reset. The zero code from its output goes to the first address inputs of ROM 8. Depending on what logic level will be at the output of comparison circuit 1 (which goes to the highest address bit of ROM 8), a word from ROM 8 will be selected at address 0 (0 0000 ) or 16 (1 0000). As follows from Table 2 (1st or 17th line), in the first and second outputs of ROM 8, in any case, a code equal to 8 (1000) appears.

Перепад напряжения с выхода триггера 6 поступит также на первый вход одновибратора 3 и на его выходе будет сформирован импульс, который поступит на первый вход вычитающего счетчика 5 и третий вход регистра 4. По заднему фронту этого импульса в счетчик 5 и в регистр 4 будет записана информация, поступающая с выходов ПЗУ 8, в данном случае в них будет записан код числа 8 (1000). The voltage drop from the output of trigger 6 will also go to the first input of one-shot 3 and a pulse will be generated at its output, which will go to the first input of the subtracting counter 5 and the third input of register 4. Information will be written to the counter 5 on the trailing edge of this pulse and in register 4 coming from the outputs of the ROM 8, in this case they will be written the code of the number 8 (1000).

Код с выхода регистра 4 поступит на входы ЦАП 2 и на его выходе появится напряжение U_ЦАП= 8•0,625= 5V. Это напряжение поступит на второй вход схемы сравнения 1, на первый вход которого подано входное преобразуемое напряжение (для примера принято U_ВХ=6,3V). Поскольку U_ВХ > U_ЦАП, на выходе схемы сравнения появится уровень, соответствующий логической единице. Таким образом на адресных входах ПЗУ 8 будет код 24 (1 1000). При этом на первых и вторых выходах ПЗУ 8 появится код числа 10 (1010) (25-я строка в табл.2), что соответствует фиг. 2, согласно которой после кода 8 применяется код 10 при U_ВХ > U_ЦАП.The code from the output of register 4 will go to the inputs of the DAC 2 and the voltage U of the _DAC = 8 • 0.625 = 5V will appear at its output. This voltage will be supplied to the second input of the comparison circuit 1, the first input of which is supplied with the input converted voltage (for example, U _BX = 6.3V is assumed). Since U _BX> U _DAC, the output of the comparator circuit will be a level corresponding to the logical unit. Thus, the address inputs of ROM 8 will be code 24 (1 1000). In this case, at the first and second outputs of ROM 8, the code of the number 10 (1010) will appear (25th row in Table 2), which corresponds to FIG. 2, according to which, after code 8, code 10 is applied when U _BX > U _DAC .

При переходе триггера 6 в единичное состояние уровень логической единицы с его выхода поступает также на управляющий вход генератора импульсов 7, благодаря чему он начинает генерировать прямоугольные импульсы, поступающие на первый (вычитающий) вход вычитающего счетчика 5. В вычитающем счетчике 5 в данном случае записано число 8, поэтому после 8 импульсов содержимое его будет равным нулю (предполагается, что в течение этого времени предыдущий этап сравнения закончен и следующее значение выходного кода определено). При обнулении вычитающего счетчика 5 на его выходе появится уровень логической единицы, который поступит на второй вход одновибратора 3. По переднему фронту этого перепада одновибратор сформирует на выходе импульс, по заднему фронту которого содержимое с выходов ПЗУ 8 будет записано в регистр 4 и в вычитающий счетчик 5. В данном случае и в регистр 4 и в вычитающий счетчик 5 будет записан код числа 10 (1010). When the trigger 6 is in a single state, the level of the logical unit from its output also goes to the control input of the pulse generator 7, so it starts to generate rectangular pulses arriving at the first (subtracting) input of the subtracting counter 5. In this subtracting counter 5, in this case, the number 8, therefore, after 8 pulses, its contents will be zero (it is assumed that during this time the previous comparison step is completed and the next value of the output code is determined). When the subtracting counter 5 is reset, its output will display the level of a logical unit that will go to the second input of the one-shot 3. At the leading edge of this differential, the one-shot will generate a pulse at the trailing edge of which the contents from the outputs of the ROM 8 will be written into register 4 and into the subtracting counter 5. In this case, both the register 4 and the subtracting counter 5 will write the code of the number 10 (1010).

На выходе ЦАП 2 после этого появится напряжение U_ЦАП=10•0,625=6,25V. Поскольку предполагается что U_ВХ= 6,3V, следовательно U_ВХ>U_ЦАП, и на выходе схемы сравнения появится уровень логической единицы. На адресных входах ПЗУ 8 будет код числа 26 (1 1010) и на первых и вторых выходах ПЗУ 8 будет код числа 11 (1011) (27-я строка в табл.2).At the output of the DAC 2, then the voltage U _DAC = 10 • 0.625 = 6.25V will appear. Since it is assumed that U _BX = 6.3V, therefore U _BX > U _DAC , and the logic unit level appears at the output of the comparison circuit. On the address inputs of ROM 8 there will be a code of 26 (1 1010) and on the first and second outputs of ROM 8 there will be a code of 11 (1011) (27th line in Table 2).

После поступления десяти импульсов с генератора 7 на вычитающий счетчик 5 содержимое его станет равным нулю, на его выходе появится импульс, который запустит одновибратор 3. По заднему фронту этого импульса в счетчик 5 и в регистр 4 запишется код числа 11 (1011). After ten pulses are received from the generator 7 to the subtracting counter 5, its contents will become zero, a pulse will appear at its output, which will start the one-shot 3. On the trailing edge of this pulse, the code number 11 (1011) is written in register 5 and in register 4.

После этого напряжение на выходе ЦАП станет равным U_ЦАП=11•0,625=6,875V. В этом случае U_ВХ<U_ЦАП и на выходе схемы сравнения будет уровень логического нуля. На адресных входах ПЗУ 8 будет код числа 10 (0 1011), что соответствует 12-й строке в табл.2.After that, the voltage at the output of the DAC will become equal to U _DAC = 11 • 0.625 = 6.875V. In this case, U _BX <U _DAC and the output of the comparison circuit will be the level of logical zero. At the address inputs of ROM 8 there will be a code of 10 (0 1011), which corresponds to the 12th line in Table 2.

В последнем столбце этой строки в данном случае записана единица. Это означает, что на третьем выходе ПЗУ 8 появится уровень, соответствующий логической единице, который поступит на третий вход триггера 6, и по отрицательному фронту импульса с генератора 7 триггер 6 будет установлен в нулевое состояние (стробирование третьего входа триггера 6 отрицательным фронтом импульса с генератора 7 необходимо для того, чтобы исключить сброс триггера 6 в нулевое состояние из-за переходных процессов в ПЗУ 8). Процесс преобразования на этом заканчивается, при этом в регистре 4 будет записан окончательный выходной код (в данном случае число 10 (1011)), и который поступит на выходы устройства. In the last column of this row, in this case, the unit is written. This means that at the third output of ROM 8, a level corresponding to a logical unit appears, which goes to the third input of trigger 6, and on the negative edge of the pulse from generator 7, trigger 6 will be set to zero (gating the third input of trigger 6 with a negative edge of the pulse from the generator 7 is necessary in order to exclude the reset of trigger 6 to the zero state due to transients in ROM 8). The conversion process ends here, while the final output code (in this case, the number 10 (1011)) will be written in register 4, and which will be sent to the outputs of the device.

Таким образом, процесс преобразования закончился после трех сравнений. Оценим время преобразования в этом случае. Задержка выполнялась при анализе кодов 8 и 10. Пусть время установления выходного сигнала АЦП для максимального значения кода 15 равно t_ЦАПmax. Тогда время установления для кода 8 будет в два раза меньшим: t_ЦАП8=t_ЦАПmax•8/16=0,5t_ЦАПmax, а для кода 10-t_ЦАП10=t_ЦАПmax•l0/16=0,625t_ЦАПmax. Таким образом, общее время преобразования будет равным Т_ПР≈t_ЦАП8+t_ЦАП10= (0,5+0,625)t_ЦАПmax= 1,125t_ЦАПmax. Для АЦП последовательного приближения Т_ПР = 4t_ЦАПmax. Таким образом, время преобразования уменьшилось более чем в два раза.Thus, the conversion process ended after three comparisons. Estimate the conversion time in this case. The delay was performed during the analysis of codes 8 and 10. Let the time to establish the ADC output signal for the maximum value of code 15 be t _{DAC max} . Then the _settling time for code 8 will be two times shorter: t _DAC8 = t _DACmax • _8/16 = 0.5t _DACmax , and for code 10-t _DAC10 = t _DACmax • l0 / 16 = 0.625t _DACmax . Thus, the total conversion time will be equal to T _PR ≈t _DAC8 + t _DAC10 = (0.5 + 0.625) t _DACmax = 1.125t _DACmax . For the ADC of the sequential approximation T _PR = 4t _{DAC max} . Thus, the conversion time was reduced by more than two times.

Возможны случаи, когда время аналого-цифрового преобразования при использовании предложенного устройства будет большим, чем при применении АЦП последовательного приближения, например, при кодах 1 и 15. При коде 15 время преобразования Т_ПР = 4,25t_ЦАПmax, однако, как следует из табл.1, вероятность этого события достаточно мала. В среднем время преобразования составит Т_ПР = 1,76t_ЦАПmax.There are cases when the time of analog-to-digital conversion when using the proposed device will be longer than when using the ADC of sequential approximation, for example, with codes 1 and 15. With code 15, the conversion time is T _PR = 4.25t _{DAC max} , however, as follows from Table .1, the probability of this event is quite small. On average, the conversion time will be T _PR = 1.76t _{DAC max} .

Таким образом, предложенный АЦП позволяет уменьшить время преобразования благодаря применению оптимальной процедуры подбора кода и учету времени установления напряжения на выходе ЦАП. Thus, the proposed ADC allows to reduce the conversion time by using the optimal code selection procedure and taking into account the time to establish the voltage at the output of the DAC.

Claims

An analog-to-digital converter containing a comparison circuit, to the first input of which the input voltage is supplied and which is the first input of the device, and the output of the digital-analog converter is connected to the second input, the inputs of which are connected to the outputs of the register and are the outputs of the device, a pulse generator, characterized in that a trigger, a one-shot, subtracting counter and read-only memory are introduced into it, the first outputs of which are connected to the first inputs of the register, the first address inputs are connected are connected to the outputs of the register, and the second address input is connected to the output of the comparison circuit, the first input of the trigger is the second input of the device, the output of the trigger, which is the second output of the device, is connected to the first input of the one-shot, the second input of the register and the control input of the pulse generator, the output of which is connected to the second input of the trigger and the first input of the subtracting counter, the output of which is connected to the second input of the one-shot, the output of which is connected to the third input of the register and the second input of the subtracting counter, third whose inputs are connected to outputs of the second permanent storage device, the third output is connected to the third input of the trigger.