RU2066923C1 - Аналого-цифровой преобразователь параллельного сравнения - Google Patents

Abstract

Аналого-цифровой преобразователь параллельного сравнения содержит дешифратор единичного кода, источники опорного напряжения, блоки кодирования, каждый из которых выполнен на резистивном делителе и группе компараторов, источник напряжения смещения, формирователь импульса, элемент временной задержки, аналоговые ключи и логические элементы. Технический результат изобретения - упрощение устройства с одновременным повышением точности и быстродействия. 1 ил.

Description

Изобретение относится к технике построения аналогоцифровых преобразователей (АЦП) и предназначено для кодирования мгновенных значений сигналов быстропротекающих процессов.

Известен АЦП параллельного сравнения, содержащий группу компараторов, один из входов каждого из которых (опорный вход) смещен относительно соседнего на величину напряжения шаг квантования [1] Недостатком известного АЦП является ограниченная точность и разрядность (6-8 бит). С увеличением разрядности (числа уровней квантования) возрастает число ступеней резистивного делителя, на котором формируется шкала опорных уровней квантования, увеличение входных токов компараторов вызывает рост погрешности преобразования. При этом образуются паразитные, различные по значениям падения напряжений на ступенях делителя, вызывающие различные паразитные смещения нулевого уровня каждого из компараторов. Для их уменьшения используют низкоомные делители, что вызывает увеличение тока, а значит и увеличение температуры элементов, что, в свою очередь, приводит к возникновению дополнительной погрешности. Одновременно с увеличением числа ступеней резистивного делителя возрастают паразитные реактивности, вследствие чего снижается быстродействие АЦП.

Наиболее близким по своей технической сущности к предлагаемому является аналого-цифровой преобразователь параллельного сравнения, содержащий первый и второй дешифраторы единичного кода, выходы которых являются выходной шиной, первый и второй источники опорного напряжения, два блока кодирования, каждый из которых выполнен на резистивном делителе и компараторах, первые входы которых в первом блоке кодирования подключены к соответствующим нечетным выходам резистивного делителя, а во втором блоке кодирования к каждому выходу резистивного делителя, вторые входы компараторов обоих блоков кодирования объединены и являются входной шиной, третьи входы объединены и в первом блоке кодирования подключены к шине стробирования, первый вход резистивного делителя первого блока кодирования является шиной нулевого потенциала, второй выход подключен к выходу первого источника опорного напряжения, между первым и вторым входами резистивного делителя второго блока кодирования включен второй источник опорного напряжения, а выходы компараторов обоих блоков кодирования соединены со входами соответствующих дешифраторов единичного кода [2]
На чертеже приведена схема предлагаемого АЦП, где обозначено: 1 входная шина, 2 первый источник опорного напряжения, 3 первый резистивный делитель, 4 компаратор, 5 аналоговый ключ. 6 элемент НЕ, 7 элемент И, 8 элемент ИЛИ, 9 источник напряжения смещения, 10 суммирующий блок, 11 - второй источник опорного напряжения, 12 второй резистивный делитель, 13 - компаратор, 14 первый дешифратор, 15 второй дешифратор, 16 шина сигнала стробирования, 17 формирователь импульса, 18 элемент временной задержки, 19 выходная шина первого и второго дешифратора.

Сущность изобретения заключается в том, что в аналого-цифровой преобразователь параллельного сравнения, содержащий первый и второй дешифраторы единичного кода, выходы которых являются выходной шиной, первый и второй источники опорного напряжения, два блока кодирования, каждый из которых выполнен на резистивном делителе и компараторах, первые входы которых в первом блоке кодирования подключены к соответствующим нечетным выходам резистивного делителя, а во втором блоке кодирования к каждому выходу резистивного делителя, вторые входы компараторов обоих блоков кодирования объединены и являются входной шиной, третьи входы объединены и в первом блоке кодирования подключены к шине стробирования, первый вход резистивного делителя первого блока кодирования является шиной нулевого потенциала, второй выход подключен к выходу первого источника опорного напряжения, между первым и вторым входами резистивного делителя второго блока кодирования включен второй источник опорного напряжения, между первым и вторым входами резистивного делителя второго блока кодирования включен второй источник опорного напряжения, а выходы компараторов обоих блоков кодирования соединены со входами соответствующих дешифраторов единичного кода, отличается тем, что в него дополнительно введены аналоговый суммирующий блок, источник напряжения смещения, формирователь импульса, элемент временной задержки, элементы НЕ, элементы И и элемент ИЛИ, а первый блок кодирования выполнен на группе из Z компараторов и в него введены Z аналоговых ключей, информационные входы которых подключены к соответствующим четным выходам резистивного делителя данного блока кодирования, а выходы объединены и подключены к первому входу аналогового суммирующего блока, второй вход которого соединен с выходом источника напряжения смещения, а вход управления каждого i-го аналогового ключа, где

соединен с выходом соответствующего (i-1)-го элемента И, первый вход которого, за исключением последнего элемента И, объединен через i-й элемент НЕ со вторым входом i-го элемента И и соединен непосредственно с выходом i-го компаратора группы, второй вход (i-1)-го элемента И через (i-1)-ый элемент НЕ соединен с выходом (i-1)-го компаратора группы, который соединен с управляющим входом (i-1)-го аналогового ключа, а выход i-го компаратора группы подключен к первому входу последнего элемента И непосредственно и через последний элемент НЕ к первому входу элемента ИЛИ, второй вход которого соединен с выходом последнего элемента И, а выход соединен с управляющим входом i-го аналогового ключа, выход суммирующего блока подключен к первому входу резистивного делителя второго блока кодирования, объединенные третьи входы компараторов которого подключены через элемент временной задержки к выходу формирователя импульса, вход которого подключен к шине стробирования.

АЦП содержит два блока кодирования. Компараторы 4 в первом блоке кодирования подключены к резистивному делителю 3 через ступень, начиная с первого выхода. К четным выходам этого делителя подсоединены аналоговые ключи 5. По сигналам компараторов первого блока включается аналоговый ключ.

Длительность сигнала стробирования определяется суммарной задержкой компараторов, аналоговых ключей и дешифраторов единичного кода. Из переднего фронта сигнала стробирования формируется второй импульсный сигнал, который с задержкой в элементе 18 передается на входы стробирования компараторов 13. Длительность второго стробирующего сигнала равна задержке компараторов 13 и дешифратора 15 и он завершается с окончанием действия первого сигнала стробирования. А задержка элемента 18 соответствует задержке компараторов 4 и аналоговых ключей 5.

Аналоговые ключи имеют выходные элементы развязки.

Смещение, задаваемое источником 9, может быть установлено непосредственно на соответствующих входах компараторов 13, в том числе и выбором соотношений ступеней делителя 12. В этом случае отпадает надобность в суммирующем блоке 10 и самом источнике 9. Тем самым устройство упрощается.

Claims (1)

1. Аналого-цифровой преобразователь параллельного сравнения, содержащий первый и второй дешифраторы единичного кода, выходы которых являются выходной шиной, первый и второй источники опорного напряжения, два блока кодирования, каждый из которых выполнен на резистивном делителе и компараторах, первые входы которых в первом блоке кодирования подключены к соответствующим нечетным выходам резистивного делителя, а во втором блоке кодирования к каждому выходу резистивного делителя, вторые входы компараторов обоих блоков кодирования объединены и являются входной шиной, третьи входы объединены и в первом блоке кодирования подключены к шине стробирования, первый вход резистивного делителя первого блока кодирования является шиной нулевого потенциала, второй выход подключен к выходу первого источника опорного напряжения, между первым и вторым входами резистивного делителя второго блока кодирования включен второй источник опорного напряжения, а выходы компараторов обоих блоков кодирования соединены с входами соответствующих дешифраторов единичного кода, отличающийся тем, что в него введены аналоговый суммирующий блок, источник напряжения смещения, формирователь импульса, элемент временной задержки, элементы НЕ, элементы И и элемент ИЛИ, а первый блок кодирования выполнен на группе из Z компараторов и в него введены Z аналоговых ключей, информационные входы которых подключены к соответствующим четным выходам резистивного делителя данного блока кодирования, а выходы объединены и подключены к первому входу аналогового суммирующего блока, второй вход которого соединен с выходом источника напряжения смещения, а вход управления каждого i-го аналогового ключа, где

   

   соединен с выходом соответствующего (i-1)-го элемента И, первый вход которого, за исключением последнего элемента И, объединен через i-й элемент НЕ с вторым входом i-го элемента И и соединен непосредственно с выходом i-го компаратора группы, второй вход (i-1)-го элемента и через (i-1)-й элемент НЕ соединен с выходом (i-1)-го компаратора группы, который соединен с управляющим входом (i-1)-го аналогового ключа, а выход i-го компаратора группы подключен к первому входу последнего элемента И непосредственно и через последний элемент НЕ к первому входу элемента ИЛИ, второй вход которого соединен с выходом последнего элемента И, а выход соединен с управляющим входом i-го аналогового ключа, выход суммирующего блока подключен к первому входу резистивного делителя второго блока кодирования, объединенные третьи входы компараторов которого подключены через элемент временной задержки к выходу формирователя импульса, вход которого подключен к шине стробирования.