RU2051406C1 - Device for generation of faber-schauder signals - Google Patents

Device for generation of faber-schauder signals Download PDF

Info

Publication number
RU2051406C1
RU2051406C1 SU5002367A RU2051406C1 RU 2051406 C1 RU2051406 C1 RU 2051406C1 SU 5002367 A SU5002367 A SU 5002367A RU 2051406 C1 RU2051406 C1 RU 2051406C1
Authority
RU
Russia
Prior art keywords
output
group
input
keys
counter
Prior art date
Application number
Other languages
Russian (ru)
Inventor
Валерий Федорович Авраменко
Original Assignee
Валерий Федорович Авраменко
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Валерий Федорович Авраменко filed Critical Валерий Федорович Авраменко
Priority to SU5002367 priority Critical patent/RU2051406C1/en
Application granted granted Critical
Publication of RU2051406C1 publication Critical patent/RU2051406C1/en

Links

Images

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

FIELD: automation and computer engineering. SUBSTANCE: device has counter, (m-1) modulo-two adders, clock, integrator, m units for change of first group level, (m-1) sign multipliers, (m-1) groups of gates, (m-2) units for change of second group level. Device provides possibility to generate complete independent system of Faber-Schauder signals. EFFECT: increased functional capabilities, simplified design. 1 dwg

Description

Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах спектрального анализа и связи для генерирования ортогональных сигналов. The invention relates to automation and computer engineering and can be used in spectral analysis and communication devices to generate orthogonal signals.

Целью изобретения является упрощение устройства формирования сигналов Фабера-Шаудера. The aim of the invention is to simplify the device for generating Faber-Schauder signals.

Для этого устройство для формирования сигналов Фабера-Шаудера, содержащее m-разрядный счетчик (2m-1 число функций), тактовый генератор, m-1 сумматоров по модулю два, интегратор, m блоков смещения уровня первой группы и m-1 знаковых перемножителей, причем выход тактового генератора соединен с входом счетчика, i-й и (i+1)-й прямые разрядные выходы которого (i=

Figure 00000001
) соединен с входами i-го сумматора по модулю два, выход которого соединен с знаковым входом i-го знакового умножителя, информационный вход которого соединен с выходом го блока смещения уровня, вход j-го блока смещения уровня (j=
Figure 00000002
) соединен с выходом i-го знакового умножителя, вход первого блока смещения уровня соединен с выходом интегратора, вход которого соединен с m-м прямым разрядным выходом счетчика, содержит m-1 групп ключей и m-2 блоков смещения уровня второй группы, причем управляющие входы (2i+1 2k+1 + 2p 1)-го и (2i+1 2k+1 + 2p)-го ключей i-й группы k
Figure 00000003
, p
Figure 00000004
) соединены соответственно с k-м прямым и инверсным разрядными выходами счетчика, информационные входы (2i+1 2k+1 + 2p 1)-го и (2i+1 2k+1 + 2p)-го ключей i-й группы, исключая k 1, соединены с выходом (2i+1 2k + p)-го ключа i-й группы, выход l-го блока смещения уровня первой группы (l
Figure 00000005
) соединен с входом s-го блока смещения уровня второй группы (s
Figure 00000006
), выход которого соединен с информационными входами (2i+1 3)-го и (2i+1 2)-го ключей s-й группы, выход m-го блока смещения уровня первой группы соединен с информационными входами (2m-3)-го и (2m-2)-го ключей (m-1)-й группы, выход интегратора и выходы ключей с первого по 2i-й i-й группы являются выходами устройства.To this end, a device for generating Faber-Schauder signals containing an m-bit counter (2m-1 number of functions), a clock generator, m-1 adders modulo two, an integrator, m first level shifting units of the first group and m-1 signed multipliers, moreover the output of the clock generator is connected to the input of the counter, the i-th and (i + 1) -th direct bit outputs of which (i =
Figure 00000001
) is connected to the inputs of the i-th adder modulo two, the output of which is connected to the sign input of the i-th sign multiplier, the information input of which is connected to the output of the th level displacement block, the input of the j-th level displacement block (j =
Figure 00000002
) is connected to the output of the ith sign multiplier, the input of the first level bias unit is connected to the integrator output, the input of which is connected to the mth direct bit output of the counter, contains m-1 groups of keys and m-2 blocks of level bias of the second group, inputs of the (2 i + 1 2 k + 1 + 2p 1) th and (2 i + 1 2 k + 1 + 2p) th keys of the i-th group k
Figure 00000003
, p
Figure 00000004
) are connected respectively to the k-th direct and inverse discharge outputs of the counter, the information inputs of the (2 i + 1 2 k + 1 + 2p 1) th and (2 i + 1 2 k + 1 + 2p) th keys of the i-th groups, excluding k 1, are connected to the output of the (2 i + 1 2 k + p) th key of the i-th group, the output of the l-th block of the level shift of the first group (l
Figure 00000005
) is connected to the input of the s-th block of the level offset of the second group (s
Figure 00000006
), the output of which is connected to the information inputs of the (2 i + 1 3) -th and (2 i + 1 2) -th keys of the s-th group, the output of the m-th block of the level shift of the first group is connected to the information inputs (2 m - 3) -th and (2 m -2) -th keys of the (m-1) -th group, the output of the integrator and the outputs of the keys from the first to the 2nd i- th i-th group are the outputs of the device.

Устройство для формирования сигналов Фабера-Шаудера для случая формирования семи сигналов представлено на чертеже. A device for generating Faber-Schauder signals for the case of the formation of seven signals is shown in the drawing.

Устройство содержит тактовый генератор 1, выход которого соединен с входом трехразрядного двоичного счетчика 2, два сумматора 3 по модулю два, интегратора 4, два знаковых умножителя 5, четыре блока 6 смещения уровня и две группы ключей 7, построенных по принципу k-каскадного (k

Figure 00000007
) пирамидального дешифратора. При этом в первой группе содержится два ключа 7, а во второй шесть. Выходы i-го и (i+1)-го (i=
Figure 00000008
) разрядов двоичного счетчика 2 соединены с входами i-го сумматора 3 по модулю два, а выход i-го сумматора 3 по модулю два соединен с знаковым входом i-го знакового умножителя 5. Вход интегратора 4 соединен с выходом третьего разряда счетчика 2, а его выход соединен с входом четвертого блока 6 смещения уровня. Выход четвертого блока 6 смещения уровня соединен с информационным входом второго знакового умножителя 5, выход которого соединен с входом третьего блока 6 смещения уровня. Выход третьего блока 6 смещения уровня соединен с информационным входом первого знакового умножителя 5, выход которого соединен с входом первого блока 6 смещения уровня, и входом второго блока 6 смещения уровня. Выход второго блока 6 смещения уровня соединен с информационным входом первой группы ключей, содержащей два ключа 7, управляющие входы которых соединены соответственно с прямым и инверсным выходами третьего разряда счетчика 2. Выход первого блока 6 смещения уровня соединен с информационным входом второй группы ключей 7, построенных по принципу двухкаскадного дешифратора, при этом управляющие входы ключей 7 первого каскада соединены с прямым и инверсным выходом третьего разряда счетчика 2, а управляющие входы ключей 7 второго каскада с прямыми и инверсными выходами второго разряда счетчика 2. Выход 8 интегратора 4 и выходы 9-14 последних каскадов пирамидальных дешифраторов, содержащих ключи 7, являются информационными выходами устройства формирования сигналов Фабера-Шаудера.The device contains a clock generator 1, the output of which is connected to the input of a three-digit binary counter 2, two adders 3 modulo two, an integrator 4, two signed multipliers 5, four blocks 6 of the level offset and two groups of keys 7, built on the principle of k-cascade (k
Figure 00000007
) pyramidal decoder. Moreover, the first group contains two keys 7, and the second six. The outputs of the i-th and (i + 1) -th (i =
Figure 00000008
) bits of the binary counter 2 are connected to the inputs of the i-th adder 3 modulo two, and the output of the i-th adder 3 modulo two is connected to the sign input of the i-th sign multiplier 5. The input of the integrator 4 is connected to the output of the third bit of the counter 2, and its output is connected to the input of the fourth block 6 level offset. The output of the fourth block 6 level offset is connected to the information input of the second significant multiplier 5, the output of which is connected to the input of the third block 6 level offset. The output of the third level offset unit 6 is connected to the information input of the first sign multiplier 5, the output of which is connected to the input of the first level offset unit 6, and the input of the second level offset unit 6. The output of the second level offset unit 6 is connected to the information input of the first group of keys containing two keys 7, the control inputs of which are connected respectively to the direct and inverse outputs of the third category of counter 2. The output of the first level offset unit 6 is connected to the information input of the second group of keys 7, constructed according to the principle of a two-stage decoder, while the control inputs of the keys 7 of the first stage are connected to the direct and inverse outputs of the third category of the counter 2, and the control inputs of the keys 7 of the second stage are directly the output and inverse outputs of the second category of counter 2. Output 8 of the integrator 4 and outputs 9-14 of the last stages of the pyramidal decoders containing keys 7 are information outputs of the Faber-Schauder signal generation device.

Устройство для формирования сигналов Фабера-Шаудера работает следующим образом. A device for generating Faber-Schauder signals works as follows.

В момент начала его работы тактовые импульсы с выхода генератора 1 поступают на счетный вход трехразрядного двоичного счетчика 2, который под их воздействием формирует сигналы Радемахера, снимаемые соответственно с выходов третьего, второго и первого разрядов счетчика 2. Сигнал Радемахера R1 с выхода третьего разряда счетчика 2 поступает на вход интегратора 4, с выхода 8 которого снимают первый сигнал Фабера-Шаудера, являющийся треугольной функцией на интервале его определения. В основу изобретения положена возможность получения кусочно-линейных ортогональных (или линейно-независимых) сигналов, составляющих базис из одного такого сигнала (в данном случае треугольного) с помощью операций смещения уровня сигнала с последующим умножением на соответствующие сигналы Уолша и разделением на части интервала их определения с помощью ключей. Поэтому треугольный сигнал с выхода интегратора 4 смещается по уровню и превращается в биполярный сигнал, который умножается на знаковом умножителе на сигнал Уолша R1,R2, снимаемый с выхода сумматора 3 по модулю два. Этот полученный сигнал подается на очередное устройство смещения уровня, где превращается в два последовательно соединенных треугольных сигнала, который поступает на входы ключей 7 первой группы ключей. Из-за того, что эти ключи управляются прямым и инверсным сигналами с выхода третьего разряда счетчика 2, осуществляется разделение двух треугольных сигналов. При этом с выхода 9 снимают второй сигнал Фабера-Шаудера, а с выхода 10 третий. Аналогичным образом осуществляется получение четвертого, пятого, шестого и седьмого сигналов Фабера-Шаудера, снимаемых с выходов 11-14 с той лишь разницей, что ключами 7 второй группы осуществляется последовательное деление входного сигнала, представляющего собой четыре последовательно соединенных треугольников, сначала на два, а потом еще на два. Через восемь тактов работы счетчика 2 устройство для формирования сигналов Фабера-Шаудера завершают свою работу.At the moment of its operation, the clock pulses from the output of the generator 1 go to the counting input of a three-digit binary counter 2, which under their influence generates the Rademacher signals taken respectively from the outputs of the third, second and first bits of the counter 2. The signal of Rademacher R 1 from the output of the third bit of the counter 2 is fed to the input of the integrator 4, from the output of which 8 the first Faber-Schauder signal is taken, which is a triangular function in the interval of its determination. The basis of the invention is the ability to obtain piecewise linear orthogonal (or linearly independent) signals that form the basis of one such signal (in this case, a triangular one) using signal level shifting operations, followed by multiplication by the corresponding Walsh signals and dividing into parts of their determination interval using keys. Therefore, the triangular signal from the output of the integrator 4 is shifted in level and turns into a bipolar signal, which is multiplied by the sign multiplier by the Walsh signal R 1 , R 2 , taken from the output of the adder 3 modulo two. This received signal is fed to the next level shifting device, where it turns into two serially connected triangular signals, which are supplied to the inputs of the keys 7 of the first group of keys. Due to the fact that these keys are controlled by direct and inverse signals from the output of the third digit of counter 2, two triangular signals are separated. In this case, the second Faber-Schauder signal is removed from output 9, and the third from output 10. Similarly, the fourth, fifth, sixth and seventh Faber-Schauder signals are obtained from outputs 11-14 with the only difference that the keys 7 of the second group sequentially divide the input signal, which consists of four series-connected triangles, first into two, and then two more. After eight clock cycles of the counter 2, the device for generating Faber-Schauder signals completes their work.

Сравнение известных технических решений с предложенным позволяет сделать вывод, что цель изобретения выполнена в полном объеме. A comparison of the known technical solutions with the proposed allows us to conclude that the purpose of the invention is fully implemented.

Claims (1)

УСТРОЙСТВО ФОРМИРОВАНИЯ СИГНАЛОВ ФАБЕРА-ШАУДЕРА, содержащее m-разрядный счетчик (2m 1 число функций), тактовый генератор, m 1 сумматоров по модулю два, интегратор, m блоков смещения уровня первой группы и m 1 знаковых умножителей, причем выход тактового генератора соединен с входом счетчика, i- и (i + 1)-й прямые разрядные выходы счетчика (i 1, m 1) соединены с входами i-го сумматора по модулю два, выход которого соединен со знаковым входом i-го знакового умножителя, информационный вход которого соединен с выходом i-го блока смещения уровня, вход j-го блока смещения уровня (j 2, m) соединен с выходом i-го знакового умножителя, вход первого блока смещения уровня соединен с выходом интегратора, вход которого соединен с m-м прямым разрядным выходом счетчика, отличающееся тем, что оно содержит m 1 групп ключей и M 2 блоков смещения уровня второй группы, причем управляющие входы (2i + 1 2k + 1 + 2p 1)-го и (2i + 1 2k + 1 + 2p)-го ключей i-й группы
Figure 00000009
соединены соответственно с k-м прямым и инверсным разрядными выходами счетчика, информационные входы (2i + 1 - 2k + 1 + 2p 1)-го и (2i + 1 - 2k + 1 + 2p)-го ключей i-й группы, исключая k ≠ 1, соединены с выходом (2i + 1 2k + p)-го ключа i-й группы, выход l-го блока смещения уровня первой группы
Figure 00000010
соединен с входом S-го блока смещения уровня второй группы
Figure 00000011
выход которого соединен с информационными входами (2i + 1 3)- и (2i + 1 2)-го ключей S-й группы, выход m-го блока смещения уровня первой группы соединен с информационными входами (2m 3)-и (2m 2)-го ключей (m 1)-й группы, выход интегратора и выходы ключей с первого по 2i-й i-й группы являются выходами устройства.A device for generating Faber-Schauder signals, comprising an m-bit counter (2 m 1 number of functions), a clock generator, m 1 adders modulo two, an integrator, m level shifting units of the first group and m 1 symbol multipliers, the output of the clock generator being connected to counter input, the i- and (i + 1) -th direct bit outputs of the counter (i 1, m 1) are connected to the inputs of the i-th adder modulo two, the output of which is connected to the sign input of the i-th sign multiplier, the information input of which connected to the output of the i-th block of the level offset, the input of the j-th block the level offset (j 2, m) is connected to the output of the ith sign multiplier, the input of the first level offset unit is connected to the output of the integrator, the input of which is connected to the m-th direct bit output of the counter, characterized in that it contains m 1 groups of keys and M 2 blocks of level shift of the second group, and the control inputs of the (2 i + 1 2 k + 1 + 2p 1) th and (2 i + 1 2 k + 1 + 2p) th keys of the i-th group
Figure 00000009
connected respectively to the k-th direct and inverse bit outputs of the counter, the information inputs of the (2 i + 1 - 2 k + 1 + 2p 1) th and (2 i + 1 - 2 k + 1 + 2p) th keys of of the ith group, excluding k ≠ 1, are connected to the output of the (2 i + 1 2 k + p) th key of the ith group, the output of the lth block of the level shift of the first group
Figure 00000010
connected to the input of the S-th block of the level offset of the second group
Figure 00000011
the output of which is connected to the information inputs of the (2 i + 1 3) - and (2 i + 1 2) -th keys of the S-th group, the output of the m-th block of the level shift of the first group is connected to the information inputs (2 m 3) -i (2 m 2) th keys of the (m 1) th group, the integrator output and the key outputs from the first to the 2nd i- th i-th group are the outputs of the device.
SU5002367 1991-08-08 1991-08-08 Device for generation of faber-schauder signals RU2051406C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU5002367 RU2051406C1 (en) 1991-08-08 1991-08-08 Device for generation of faber-schauder signals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU5002367 RU2051406C1 (en) 1991-08-08 1991-08-08 Device for generation of faber-schauder signals

Publications (1)

Publication Number Publication Date
RU2051406C1 true RU2051406C1 (en) 1995-12-27

Family

ID=21585253

Family Applications (1)

Application Number Title Priority Date Filing Date
SU5002367 RU2051406C1 (en) 1991-08-08 1991-08-08 Device for generation of faber-schauder signals

Country Status (1)

Country Link
RU (1) RU2051406C1 (en)

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР N 1487086, кл. G 06F 1/025, 1987. *
Авторское свидетельство СССР N 1575166, кл. G 06F 1/025, 1988. *

Similar Documents

Publication Publication Date Title
US4706299A (en) Frequency encoded logic devices
US5323338A (en) Pseudo-random sequence generators
RU2051406C1 (en) Device for generation of faber-schauder signals
US3705299A (en) Circuit arrangement for converting a decimal number coded in the bcd code into a pure binary number
RU2149442C1 (en) Device for modulo seven multiplication
RU2022332C1 (en) Orthogonal digital signal generator
RU2025769C1 (en) Device for formation of faber-shauder functions
RU2143722C1 (en) Device for multiplication by modulo 7
RU2131618C1 (en) Device for module addition of n integers
SU1091145A1 (en) Walsh function generator
SU1674151A1 (en) Permutation generator
RU2275683C2 (en) Walsh functions generator
SU1185328A1 (en) Multiplying device
SU857982A1 (en) Square rooting device
SU1506525A1 (en) Random process generator
SU1411733A1 (en) Multiplication device
SU1539774A1 (en) Pseudorandom series generator
SU739603A1 (en) Multichannel pseudorandom number generator
SU991409A1 (en) Device for determination of number of ones in a binary number
SU1453395A1 (en) Haar function generator
SU1084799A1 (en) Device for generating modulo 3 remainder
RU2021633C1 (en) Multiplying device
SU1727122A1 (en) Integrating device
SU1298739A1 (en) Device for shifting operands
SU1037258A1 (en) Device for determination of number of ones in binary code