Изобретение относитс к области вычислительной техники и предназначено дл формировани остатков чисел по модулю три при аппаратном контроле передачи двоичных чисел в параллельном коде и арифметически действий над ними. Известно устройство дл вычислени остатка по модулю от числа, содержащее последовательно соединенные счетчик, формирователь остатков и регистр jj . Недостатком данного устройства вл етс низкое быстродействие. Наиболее близким техническим решением к изобретению вл етс пирамидальна свертка по модулю три содержаща m групп блоков сложени ( , где п - разр дность контролируемого числа), причем количество блоков сложени в первой группе К,( п/4 (округл ть до целог в большую сторону), количество блоков сложени в 1-й группе Kg ( округл ть до целого в большую сторону ) , входы блоков сложени первой группы вл ютс входами устройства, выходы блоков сложени га-й группы вл ютс выходами устройства, первый и второй входы каждого i-ro бло ка сложени 1-й группы (1 i К1) соединены соответственно с первым и вторым выходами (21-1)-го блока сложени (1-1)-й группы, третий и четвертый входы каждого i-ro блока сложени 1-й группы соединены соответственно с первым и вторым выхода ми 2i-ro блока сложени (1-1)-и группы 2J . Данное устройство имеет две разновидности блоков сложени . Блоки сложени первого руса содержат по шесть элементов И, по одному элеме ту ИЛИ и по три формировател импульса . Блоки сложени остальных русов содержат по дев ть элементов И, по три элемента ИЛИ и по три фор мировател рмпульса. Дл формировани контрольного кода необходим импульс опроса. Недостатком данного устройства вл етс его сложность, вызванна неоднотипностью блоков сложени . Цель изобретени - упрощение уст ройства. Поставленна цель достигаетс тем, что в устройстве дл формирова НИН остатка по модулю три, содержащем IP групп блоков сложени (. 2 , где п - разр дность контролируемого числа), причем количество блоков сложени в первой группе Kj п/4 (округл ть до целого в больш ю сторону), количество блоков сложени в каждой 1-й группе Кр -1 ( округл ть до целого в большую сторону ) , входы блоков сложени первой группы вл ютс входами устройства, выходы блоков сложени тп-й группы вл ютс выходами устройства, первой и второй входы каждого i-ro блока сложени 1-й группы (1 i jt К) соединены соответственно с первьм и вторым выходами суммы (2i-1)-ro блока сложени (1-1)-и группы, третий и четвертый входы каждого i-ro блока сложени 1-й группы соединены соответственно с первым и вторым выходами 2i-ro блока сложени (1-1)-й группы, блок сложени содержит два одноразр дных сумматора, причем первые информационные входы первого и второго одноразр дньпс сумматоров каждого блока сложени вл ютс соответственно первым и вторым входами блока сложени , вторые информационные входы первого и второго одноразр дных сумматоров каждого блока сложени вл ютс соответственно третьим и четвертым входами блока сложени , выходы сумм первого и второго одноразр дных сумматоров каждого блока сложени вл ютс соответственно первым и вторым выходами блока сложени , в каждом блоке сложени выходы перекоса первого и второго одноразр дных сумматоров соединены с входами второго и первого одноразр дных сумматоров соответственно. На чертеже приведена функциональна схема устройства дл формировани остатка по модулю три. Устройство содержит одноразр дные сумматоры 1, вход щие в состав блоков 2 сложени , объединенные в группы 3, входы 4 и 5 устройства, выходы 6 и 7 устройства. Первые и третьи входы блоков 2 с;1ожени первой группы объедин ютс в груг/пу 4 входов устройства и соедин ютс с четными разр дами контролируемого исла. Вторые и четвертые входы блоков 2 сложени первой группы объедин ютс в группу 5 входов устройстваThe invention relates to the field of computer technology and is intended to form the remainder of modulo three numbers when hardware controls the transmission of binary numbers in a parallel code and arithmetically operate on them. A device for calculating the modulo residue of a number is known, comprising a serially connected counter, a residual generator and a register jj. The disadvantage of this device is low speed. The closest technical solution to the invention is a pyramidal convolution modulo three containing m groups of blocks of addition (where n is the size of the controlled number), and the number of addition blocks in the first group K (n / 4 (round to ), the number of blocks of addition in the 1st group Kg (rounded up to the whole in a big way), the inputs of the blocks of addition of the first group are the inputs of the device, the outputs of the blocks of the addition of the h-th group are the outputs of the device, the first and second inputs of each i- ro block addition 1st gr Uppa (1 i K1) are connected respectively to the first and second outputs (21-1) of the addition unit (1-1) of the th group, the third and fourth inputs of each i-ro addition unit of the 1st group are connected respectively to the first and the second output of the 2i-ro addition unit (1-1) and group 2J. This device has two types of addition units.The addition units of the first rus contain six AND elements each, one OR element, and three impulse generators. The blocks for the addition of the other Rus contain nine elements AND, three OR elements and three formers. A polling pulse is needed to form the control code. The disadvantage of this device is its complexity, caused by the nonuniformity of the blocks of addition. The purpose of the invention is to simplify the device. This goal is achieved by the fact that in the device for forming the NIN residue modulo three, containing IP groups of add blocks (. 2, where n is the controlled number of the controlled number), and the number of add blocks in the first group Kj is n / 4 (round up to more), the number of addition blocks in each 1st group of Cr -1 (rounded up to a whole up), the inputs of the addition blocks of the first group are the inputs of the device, the outputs of the addition blocks of the nth group are the outputs of the device, the first and second inputs of each i-ro add block 1- Groups (1 i jt K) are connected respectively to the first and second outputs of the sum (2i-1) -ro of the addition unit (1-1), and the groups, the third and fourth inputs of each i-ro addition unit of the 1st group are connected respectively to the first and second outputs of the 2i-ro addition unit (1-1) -th group, the addition unit contains two one-bit adders, the first information inputs of the first and second one-bit totalizers of the adders of each addition unit being the first and second inputs of the addition unit, the second information inputs of the first and second one-bit sum The pins of each block are the third and fourth inputs of the block, respectively; the outputs of the sums of the first and second one-digit adders of each block are the first and second outputs of the addition block, respectively; in each block of addition, the skew outputs of the first and second one-digit adders are connected to the inputs second and first one-bit adders, respectively. The drawing shows a functional diagram of an apparatus for forming a modulo three residue. The device contains one-bit adders 1, included in the blocks of 2, combined into groups 3, inputs 4 and 5 of the device, outputs 6 and 7 of the device. The first and third inputs of the 2 second blocks; the first group of the first group are combined into the round / ny 4 inputs of the device and are connected to the even bits of the controlled isla. The second and fourth inputs of blocks 2 of the addition of the first group are combined into a group of 5 device inputs