RU2042266C1

RU2042266C1 - Selector of information pulses

Info

Publication number: RU2042266C1
Authority: RU
Inventors: В.С. Дектярев; С.Ю. Жуковский; А.Г. Зызин; Ю.М. Масалов
Original assignee: Научно-исследовательский институт измерительной техники
Priority date: 1990-02-28
Filing date: 1990-02-28
Publication date: 1995-08-20

Abstract

FIELD: pulse devices. SUBSTANCE: device has pulse counters, flip-flops, AND gates, output wires, clock oscillator, frequency dividers, input signal wire. Additional AND gates, pulse counter, commutator, shift registers, reference signal wire are introduced to accomplish the goal of invention. EFFECT: increased reliability, increased precision. 2 dwg

Description

Изобретение относится к импульсной технике и может быть использовано в качестве селектора информационных импульсов в аппаратуре магнитной записи импульсной информации. The invention relates to a pulse technique and can be used as a selector of information pulses in the equipment for magnetic recording of pulse information.

Известен селектор импульсных последовательностей (а.с.СССР N 666638, кл. Н 03 К 5/18, 1977), содержащий реверсивный счетчик, три элемента И, генератор импульсов, элемент "Запрет", входную шину, линию задержки, элемент ИЛИ и два сигнальных элемента. Данный селектор, несмотря на достаточную помехоустойчивость, обладает небольшой верностью селектирования информации. Known pulse sequence selector (a.c.SSSR N 666638, class N 03 K 5/18, 1977), containing a reversible counter, three elements And, pulse generator, element "Prohibition", input bus, delay line, element OR and two signaling elements. This selector, despite the sufficient noise immunity, has little fidelity to the selection of information.

Известен также селектор информационных импульсов [1] содержащий пять элементов И, два элемента ИЛИ, два триггера, две линии задержки, генератор импульсов, два делителя частоты, два счетчика, входную и две выходные шины с их связями. Also known is the information pulse selector [1] containing five AND elements, two OR elements, two triggers, two delay lines, a pulse generator, two frequency dividers, two counters, input and two output buses with their connections.

Данный селектор позволяет производить разделение входного сигнала на информационные и синхроимпульсы, однако обладает малой разрешающей способностью по разделению воспроизведенного сигнала высокоплотной магнитной записи. Кроме того, изменение частотного диапазона входного сигнала воспринимается селектором как сбой в его синхронизации. This selector allows you to separate the input signal into information and clock pulses, however, it has low resolution to separate the reproduced signal of high-density magnetic recording. In addition, a change in the frequency range of the input signal is perceived by the selector as a failure in its synchronization.

Наиболее близким по технической сущности к предлагаемому является селектор информационных импульсов [2] содержащий два элемента задержки, шесть элементов И, три триггера, три элемента ИЛИ, генератор тактовых импульсов, три счетчика импульсов, входную и две выходные шины с соответствующими связями. The closest in technical essence to the proposed one is an information pulse selector [2] containing two delay elements, six AND elements, three triggers, three OR elements, a clock generator, three pulse counters, input and two output buses with corresponding connections.

Известное устройство характеризуется, несмотря на хорошую помехоустойчивость, недостаточной достоверностью разделения информационных и синхроимпульсов при воспроизведении высокоплотной магнитной записи из-за искажения периодов выделенных из входного сигнала синхроимпульсов за счет взаимовлияния друг на друга импульсов, полученных из воспроизведенных откликов с магнитного носителя. Кроме того, из-за асинхронности входных импульсов и импульсов с генератора тактовых импульсов при работе в области высоких частот при изменении периодов входного сигнала в моменты перехода от одного периода к другому возможны потери "единиц" счета, что снижает точность селектирования, так как измерение сравниваемых периодов осуществляется с ошибкой. The known device is characterized, despite good noise immunity, insufficient reliability of the separation of information and clock pulses when playing high-density magnetic recordings due to distortion of the periods of the clock pulses extracted from the input signal due to the mutual influence of pulses obtained from the reproduced responses from the magnetic medium. In addition, due to the asynchrony of the input pulses and pulses from the clock generator when operating in the high frequency region when changing the periods of the input signal at the moments of transition from one period to another, loss of “units” of counting is possible, which reduces the accuracy of selection, since the measurement of the compared periods carried out with an error.

Цель изобретения повышение верности и точности селектирования. The purpose of the invention is the improvement of fidelity and accuracy of selection.

Цель достигается тем, что в селектор информационных импульсов, содержащий первый счетчик импульсов, первый триггер, прямой выход которого соединен с первым входом первого элемента И, второй элемент И, второй триггер, прямой и инверсный выходы которого соединены с первыми входами соответственно третьего и четвертого элементов И, вторые входы которых объединены, а выходы соединены соответственно с первой и второй выходными шинами, последовательно соединенные генератор тактовых импульсов, первый делитель частоты, пятый элемент И и второй счетчик импульсов, информационные входы которого объединены с соответствующими информационными входами третьего счетчика импульсов, третий триггер, прямой выход которого соединен с первым входом шестого элемента И, а также второй делитель частоты и шину входного сигнала, введены с седьмого по одиннадцатый элементы И, четвертый счетчик импульсов, коммутатоp, первый и второй регистры сдвига, тактовые входы которых соединены с выходом генератора тактовых импульсов и с входом второго делителя частоты, а информационные входы соответственно с шиной опорного сигнала с шиной входного сигнала, причем выход первого регистра сдвига соединен со счетным входом первого триггера, вторым входом первого элемента И и первым входом одиннадцатого элемента И, выход которого соединен с установочным входом четвертого счетчика импульсов, суммирующий вход которого соединен с выходом седьмого элемента И, первый вход которого соединен с первым входом второго элемента И и выходом второго делителя частоты, а второй вход с вторым входом одиннадцатого элемента И, с инверсным выходом первого триггера и с управляющим входом коммутатора, входы первой и второй групп информационных входов которого поразрядно соединены с выходами соответственно первого и четвертого счетчиков импульсов, а выходы поразрядно с информационными входами второго счетчика импульсов, установочный вход которого соединен с выходом шестого элемента И, а выход заема с первым входом девятого элемента И, второй вход которого соединен с выходом заема третьего счетчика импульсов, а выход с входом сброса второго триггера, счетный вход которого соединен с вторым входом третьего элемента И, вторым входом шестого элемента И, первым входом восьмого элемента И, выходом второго регистра сдвига и счетным входом третьего триггера, прямой выход которого соединен с вторым входом пятого элемента И, а инверсный выход с вторым входом восьмого элемента И и первым входом десятого элемента И, второй вход которого соединен с выходом первого делителя частоты, а выход с вычитающим входом третьего счетчика импульсов, установочный вход которого соединен с выходом восьмого элемента И, причем выход первого элемента И соединен с установочным входом первого счетчика импульсов, суммирующий вход которого соединен с выходом второго элемента И, второй вход которого соединен с прямым выходом первого триггера. The goal is achieved by the fact that in the information pulse selector containing the first pulse counter, the first trigger, the direct output of which is connected to the first input of the first element And, the second element And, the second trigger, the direct and inverse outputs of which are connected to the first inputs of the third and fourth elements, respectively And, the second inputs of which are combined, and the outputs are connected respectively to the first and second output buses, serially connected clock generator, the first frequency divider, the fifth element And and the second a pulse counter, the information inputs of which are combined with the corresponding information inputs of the third pulse counter, a third trigger, the direct output of which is connected to the first input of the sixth element And, as well as the second frequency divider and the input signal bus, are introduced from the seventh to eleventh elements And, the fourth pulse counter , a switch, the first and second shift registers, the clock inputs of which are connected to the output of the clock generator and to the input of the second frequency divider, and the information inputs, respectively with a reference signal bus with an input signal bus, and the output of the first shift register is connected to the counting input of the first trigger, the second input of the first element And and the first input of the eleventh element And, the output of which is connected to the installation input of the fourth pulse counter, the summing input of which is connected to the output of the seventh element And, the first input of which is connected to the first input of the second element And and the output of the second frequency divider, and the second input with the second input of the eleventh element And, with the inverse output of the first trigger and with the control input of the switch, the inputs of the first and second groups of information inputs of which are bitwise connected with the outputs of the first and fourth pulse counters, and the outputs are bitwise with the information inputs of the second pulse counter, the installation input of which is connected to the output of the sixth element And, and the loan output with the first input of the ninth element And, the second input of which is connected to the loan output of the third pulse counter, and the output with the reset input of the second trigger, the counting input of which is connected to the second input m of the third element And, the second input of the sixth element And, the first input of the eighth element And, the output of the second shift register and the counting input of the third trigger, the direct output of which is connected to the second input of the fifth element And, and the inverse output with the second input of the eighth element And and the first input the tenth element And, the second input of which is connected to the output of the first frequency divider, and the output with the subtracting input of the third pulse counter, the installation input of which is connected to the output of the eighth element And, and the output of the first element And is connected a mounting nen input of the first pulse counter, a summing input coupled to an output of the second AND gate, a second input coupled to a direct output of the first flip-flop.

На фиг.1 представлена функциональная схема селектора информационных импульсов; на фиг.2 временные диаграммы, поясняющие его работу. Figure 1 presents the functional diagram of the selector information pulses; figure 2 timing diagrams explaining his work.

Селектор информационных импульсов содержит первый счетчик 1 импульсов, первый триггер 2, первый и второй элементы И 3 и 4, второй триггер 5, третий и четвертый элементы И 6 и 7, первую и вторую выходные шины 8 и 9, генератор 10 тактовых импульсов, первый делитель 11 частоты, пятый элемент И 12, второй и третий счетчики 13 и 14 импульсов, третий триггер 15, шестой элемент И 16, второй делитель 17 частоты, шину 18 входного сигнала, с седьмого по одиннадцатый элементы И 19-23, четвертый счетчик 24 импульсов, коммутатор 25, первый и второй регистры 26 и 27 сдвига и шину 28 опорного сигнала. The information pulse selector contains the first pulse counter 1, the first trigger 2, the first and second elements And 3 and 4, the second trigger 5, the third and fourth elements And 6 and 7, the first and second output buses 8 and 9, the clock generator 10, the first frequency divider 11, fifth element And 12, second and third counters 13 and 14 pulses, third trigger 15, sixth element And 16, second frequency divider 17, bus 18 of the input signal, from the seventh to eleventh elements And 19-23, fourth counter 24 pulses, switch 25, the first and second shift registers 26 and 27 and bus 28 op signal.

Селектор информационных импульсов работает следующим образом. The information pulse selector operates as follows.

С шины 28 опорного сигнала на регистр 26 поступает сигнал опорной частоты, несущий информацию о среднем значении периода между импульсами синхронизации, которые поступают вместе с информационными импульсами с шины 18 входного сигнала на регистр 27. Регистры 26 и 27 позволяют получить импульсы, фазированные сигналом высокой частоты, формируемым генератором 10. Кроме того, длительность этих импульсов нормируется и становится кратной периоду высокой частоты. За счет синхронности между импульсами с генератора 10 и с регистров 26 и 27 повышается точность измерения интервалов между импульсами, так как в моменты перехода от одного интервала к другому не происходит потерь "единиц" счета. From the reference signal bus 28, a reference signal is supplied to register 26, which carries information on the average value of the period between synchronization pulses, which are received together with information pulses from the input signal bus 18 to register 27. Registers 26 and 27 allow obtaining pulses phased by a high frequency signal generated by the generator 10. In addition, the duration of these pulses is normalized and becomes a multiple of the high frequency period. Due to the synchronism between the pulses from the generator 10 and from the registers 26 and 27, the accuracy of measuring the intervals between pulses is increased, since at the moment of transition from one interval to another there is no loss of "units" of the account.

Синфазный опорный сигнал (фиг.2а) с регистра 26 преобразуется триггером 2 в прямую (фиг,2б) и инверсную стробирующие последовательности, которые выделяют на элементах И 3 и И 23 поочередно импульсы, поступающие на установочные входы счетчиков 1 и 24. The common-mode reference signal (Fig. 2a) from the register 26 is converted by the trigger 2 into a direct (Fig. 2b) and inverse gating sequences, which emit alternately pulses on the I 3 and I 23 elements that arrive at the installation inputs of the counters 1 and 24.

Предварительная установка счетчиков 1 и 24 учитывает длительность импульсов с элементов И 3 и И 23, в течение которых не происходит суммирование импульсов высокой частоты. Высокочастотная импульсная последовательность с генератора 10, поделенная на делителе 17 в r раз, через элементы И 4 и И 19, на вторые входы которых поступают прямая и инверсная стробирующие последовательности, поступает на суммирующие входы счетчиков 1 и 24. Поочередное измерение длительности периода опорного сигнала устраняет ошибку, которая может возникнуть из-за временного расхождения в приходе импульсов синхронизации на шину 18 входного сигнала и шину 28 опорного сигнала. Preset counters 1 and 24 takes into account the duration of the pulses from the elements And 3 And 23, during which the summation of the high frequency pulses does not occur. The high-frequency pulse sequence from the generator 10, divided by a divider 17 times, through the elements And 4 and And 19, the second inputs of which direct and inverse strobe sequences are received, is fed to the summing inputs of the counters 1 and 24. The alternate measurement of the duration of the reference signal eliminates an error that may occur due to a temporary discrepancy in the arrival of synchronization pulses on the input signal bus 18 and the reference signal bus 28.

Коды, соответствующие значениям периодов опорного сигнала, подсчитанные счетчиками 1 (фиг.2в), и 24 (фиг.2г), поступают на коммутатор 25, управляемый инверсной стробирующей последовательностью с триггера 2. Выходной сигнал коммутатора 25 несет информацию о диапазоне импульсов синхронизации. Codes corresponding to the values of the periods of the reference signal, counted by the counters 1 (Fig.2c), and 24 (Fig.2d), are fed to the switch 25, controlled by an inverse gating sequence from the trigger 2. The output signal of the switch 25 carries information about the range of synchronization pulses.

Синфазный входной сигнал из импульсов синхронизации и информационных импульсов (фиг.2д) с регистра 27 преобразуется триггером 15 в прямую (фиг.2е) и инверсную коммутирующие последовательности, которые выделяют на элементах И 16 и И 20 поочередно импульсы, поступающие на установочные входы счетчиков 13 и 14. The in-phase input signal from synchronization pulses and information pulses (Fig.2d) from the register 27 is converted by the trigger 15 into a direct (Fig.2e) and inverse switching sequences, which are allocated on the elements And 16 and And 20 alternately pulses received at the installation inputs of the counters 13 and 14.

Начальное состояние триггеров 2 и 15 не оказывает влияние на функционирование селектора, так как каждый из них поочередно управляет одинаковыми по назначению и построению узлами. The initial state of triggers 2 and 15 does not affect the operation of the selector, since each of them in turn controls the nodes that are identical in purpose and construction.

Высокочастотная импульсная последовательность, поделенная делителем 11 в q раз, через элементы И 12 и И 22, на вторые входы которых поступают прямая и инверсная коммутирующие последовательности, идет на вычитающие входы счетчиков 13 и 14. По установочным сигналам в счетчики 13 и 14 поочередно записывается код текущего значения периода опорного сигнала. За счет того, что коэффициент q делителя 11 частоты выбирается меньше коэффициента r делителя 17 частоты, процесс вычитания из счетчиков 13 (фиг.2ж) и 14 (фиг.2з) идет быстрее, чем процесс суммирования в счетчиках 1 и 24, чтобы можно было определить присутствие информационного импульса между импульсами синхронизации. Для случае, когда информационные импульсы сдвинуты на полпериода по отношению к импульсам синхронизации, оптимальное соотношение коэффициентов деления делителей 11 и 17 будет q/r 3/4. A high-frequency pulse sequence, divided by a divider 11 q times, through the elements And 12 and 22, to the second inputs of which direct and inverse switching sequences are received, goes to the subtracting inputs of the counters 13 and 14. According to the installation signals, the code is sequentially written to the counters 13 and 14 the current value of the reference signal period. Due to the fact that the coefficient q of the frequency divider 11 is selected less than the coefficient r of the frequency divider 17, the process of subtracting from the counters 13 (fig.2zh) and 14 (fig.2z) is faster than the summation process in the counters 1 and 24, so that determine the presence of an information pulse between synchronization pulses. For the case when the information pulses are shifted half a period with respect to the synchronization pulses, the optimal ratio of the division coefficients of the dividers 11 and 17 will be q / r 3/4.

Сигналы с прямого (фиг.2и) и инверсного выходов триггера 5 поступают на элементы И 6 и 7, которые из сигнала регистра 27 выделяют информационные импульсы (фиг.2к) и импульсы синхронизации (фиг.2л). Исходное состояние триггера 5 не влияет на функционирование селектора, так как в начале работы идет недостоверное разделение, но после появления на выходе элемента И 21 первого импульса (фиг. 2м) селектор выходит на достоверный режим работы вследствие того, что один из счетчиков 13 или 14 выделяет на выходе заема импульс признака информационного "0", который синхронизирует триггер 5. The signals from the direct (Fig.2i) and inverse outputs of the trigger 5 are supplied to the elements And 6 and 7, which from the signal of the register 27 extract information pulses (Fig.2k) and synchronization pulses (Fig.2l). The initial state of trigger 5 does not affect the operation of the selector, since at the beginning of operation there is an unreliable separation, but after the first pulse appears on the output of element And 21 (Fig. 2m), the selector goes to a reliable mode of operation due to the fact that one of the counters 13 or 14 allocates at the output of the loan the impulse of the sign of information "0", which synchronizes trigger 5.

Таким образом, предлагаемый селектор информационных импульсов по сравнению с известным позволяет повысить с 10^-4 до 10^-5 достоверность селектирования информационных импульсов, воспроизведенных с магнитного носителя, при увеличении окна детектирования с 12,5 до 25% точность задания которого повышена с Т_о до Т_о/2 (Т_о период импульсов с генератора тактовых импульсов) за счет фазирования входного и опорного сигналов высокочастотной последовательностью. Селектор также позволяет контролировать частотный диапазон работы.Thus, the proposed information pulse selector, compared with the known one, can increase the reliability of the selection of information pulses reproduced from a magnetic medium from 10 ^-4 to 10 ^-5 , while the detection window is increased from 12.5 to 25%, the accuracy of which is increased from T _about to T _about / 2 (T _{about the} period of the pulses from the clock generator) due to the phasing of the input and reference signals by a high-frequency sequence. The selector also allows you to control the frequency range of operation.

Практическое использование предлагаемого селектора информационных импульсов наиболее целесообразно в имеющих простую схему построения аппаратах магнитной записи-воспроизведения импульсной информации, зарегистрированной в условиях воздействия большого количества дестабилизирующих факторов. The practical use of the proposed selector of information pulses is most appropriate in having a simple design of magnetic recording-playback devices for pulsed information recorded under the influence of a large number of destabilizing factors.

Claims

INFORMATION PULSE SELECTOR, comprising a first pulse counter, a first trigger, the direct output of which is connected to the first input of the first element And, the second element And, the second trigger, the direct and inverse outputs of which are connected to the first inputs of the third and fourth elements And, respectively, whose second inputs are combined and the outputs are connected respectively to the first and second output buses, a series-connected clock generator, a first frequency divider, a fifth AND element and a second pulse counter, information the ion inputs of which are combined with the corresponding information inputs of the third pulse counter, a third trigger, the direct output of which is connected to the first input of the sixth element And, as well as the second frequency divider and the input signal bus, characterized in that, in order to increase the reliability and accuracy of selection, in it introduced the reference signal bus, from the seventh to eleventh elements And, the fourth pulse counter, switch, the first and second shift registers, the clock inputs of which are connected to the output of the clock generator pulses and with the input of the second frequency divider, and the information inputs, respectively, with the input and reference signal buses, and the output of the first shift register is connected to the counting input of the first trigger, the second input of the first element And the first input of the eleventh element And, the output of which is connected to the installation input of the fourth a pulse counter, the summing input of which is connected to the output of the seventh element And, the first input of which is connected to the first input of the second element And and the output of the second frequency divider, and the second input from to the second input of the eleventh element And, with the inverse output of the first trigger and with the control input of the switch, the inputs of the first and second groups of information inputs of which are bitwise connected to the outputs of the first and fourth counters, and the outputs are bitwise with the information inputs of the second pulse counter, the installation input of which is connected to the output of the sixth element And, and the output of the loan with the first input of the ninth element And, the second input of which is connected to the output of the loan of the third pulse counter, and the output with the reset input the second trigger, the counting input of which is connected to the second inputs of the third and sixth elements And, the first input of the eighth element And, the output of the second shift register and the counting input of the third trigger, the direct output of which is connected to the second input of the fifth element And, the inverse output with the second input of the eighth element And and the first input of the tenth element And, the second input of which is connected to the output of the first frequency divider, and the output with the subtracting input of the third pulse counter, the installation input of which is connected to the output of the eighth element That And, and the output of the first element And is connected to the installation input of the first pulse counter, the summing input of which is connected to the output of the second element And, the second input of which is connected to the direct output of the first trigger.