RU2031481C1 - Способ изготовления полупроводникового прибора с управляющим электродом субмикронной длины - Google Patents

Способ изготовления полупроводникового прибора с управляющим электродом субмикронной длины Download PDF

Info

Publication number
RU2031481C1
RU2031481C1 SU4926942A RU2031481C1 RU 2031481 C1 RU2031481 C1 RU 2031481C1 SU 4926942 A SU4926942 A SU 4926942A RU 2031481 C1 RU2031481 C1 RU 2031481C1
Authority
RU
Russia
Prior art keywords
masking layer
masking
layer
oxide
semiconductor device
Prior art date
Application number
Other languages
English (en)
Inventor
Б.А. Баранов
Original Assignee
Научно-исследовательский институт полупроводниковых приборов
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Научно-исследовательский институт полупроводниковых приборов filed Critical Научно-исследовательский институт полупроводниковых приборов
Priority to SU4926942 priority Critical patent/RU2031481C1/ru
Application granted granted Critical
Publication of RU2031481C1 publication Critical patent/RU2031481C1/ru

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

Использование: способ изготовления полупроводникового прибора с управляющим электродом субмикронной длины с помощью оптической фотолитографии, используемый в микроэлектронике. Сущность изобретения: при изготовлении прибора с помощью оптической литографии для получения зазора субмикронной длины между маскирующими слоями перед нанесением второго маскирующего слоя первый маскирующий слой через окно фоторезистивной маски подвергают анодному окислению на всю его толщину, вытравливают анодный окисел и проводят повторное анодное окисление под маской фоторезистора торца первого маскирующего слоя на заданную толщину, после нанесения второго маскирующего слоя анодный окисел первого маскирующего слоя вытравливают. В качестве материала первого маскирующего слоя используется алюминий, а повторное анодирование маскирующего слоя проводится в режиме получения плотного окисла. 1 з.п. ф-лы, 20 ил.

Description

Изобретение относится к полупроводниковой электронике, в частности к технологии изготовления дискретных полупроводниковых приборов и интегральных схем.
Известен способ получения приборов с использованием электронно-лучевой литографии, удовлетворяющий высоким требованиям по разpешающей способности литографии и точности установки фотошаблона на подложке [1].
Недостатками этого способа являются высокая трудоемкость и дороговизна.
Наиболее близким техническим решением к изобретению является способ изготовления полупроводникового прибора с субмикронными размерами управляющего электрода с использованием обычной литографии, заключающийся в выделении на полуизолирующей подложке активной области прибора, формировании зазора субмикронной длины между первым и вторым маскирующими слоями, один из которых является металлом, последующем электрохимическом осаждении дорожки управляющего электрода одновременно на активную область прибора и на полуизолирующую подложку и удалении маскирующих слоев [2].
Недостатки этого способа - невозможность изготовления полупроводникового прибора с управляющим электродом длиной менее 0,25 мкм. Наблюдающийся разброс длины управляющего электрода в пределах 0,4-0,9 мкм зависит от толщины маскирующего слоя и комплекса факторов, определяющих невоспроизводимость процесса травления слоя.
Целью изобретения является уменьшение длины управляющего электрода и повышение воспроизводимости параметров полупроводникового прибора при его изготовлении с помощью обычной фотолитографии.
Цель достигается тем, что по способу изготовления полупроводникового прибора с управляющим электродом субмикронной длины, включающему выделение на полупроводниковой подложке активной области прибора, формирование омических контактов, нанесение слоя диэлектрика, формирование первого и второго маскирующих слоев, первый из которых является металлом, с субмикронным зазором между ними с последующим вытравливанием через зазор слоя диэлектрика и формирование управляющего электрода, маскирующие слои с субмикронным зазором между ними формируют путем анодного окисления участка первого маскирующего слоя на всю его толщину через окно фоторезистивной маски, вытравливания анодного окисла, анодного окисления под маской фоторезиста торца первого маскирующего слоя на заданную толщину, нанесения второго маскирующего слоя и вытравливания анодного окисла.
Благодаря тому, что толщина анодного окисла первого маскирующего слоя задается с большей точностью режимом анодирования, величина зазора между маскирующими слоями не зависит от факторов, влияющих на воспроизводимость травления указанного слоя.
На фиг.1-10 представлена технологическая последовательность изготовления полупроводникового прибора на эпитаксиальной структуре, содержащей полуизолированную подложку, буферный и активный слои; на фиг.11-20 - технологическая последовательность изготовления полупроводникового прибора на эпитаксиальной структуре, содержащей полуизолирующую подложку, буферный, активный и контактный слои и пассивированной диэлектриком.
На фигурах показаны буферный слой 1, активный слой 2, сильнолегированный контактный слой 3, слой 4 фоторезиста, активная область 5 прибора, первый маскирующий слой 6, анодный окисел 7 первого маскирующего слоя, анодный окисел 8 первого маскирующего слоя под фоторезистом, второй маскирующий слой 9, зазор 10 между первым и вторым маскирующими слоями, барьерная металлизация 11, невыпрямляющий контакт 12, слой 13 диэлектрика, окно 14 в сильнолегированном контактном слое, окно 15 в слое диэлектрика.
П р и м е р 1. Изготавливали полевой транзистор из арсенида галлия по технологической последовательности, приведенной на фиг.1-10. В качестве исходного материала взята эпитаксиальная структура ni-n
Figure 00000001
-n- пассивированная диэлектриком - двуокисью кремния. Толщины слоев n и n
Figure 00000002
составляли соответственно 0,25 и 2 мкм. После проведения фотолитографии и выделения активной области прибора протонированием структуры (фиг.1) по всей площади наносили слой диэлектрика толщиной 0,3 мкм, а поверх диэлектрического слоя наносили первый маскирующий слой (алюминий) толщиной 0,3 мкм (фиг.2) (можно использовать другой металл, например титан). Проводили фотолитографию, вскрытый участок первого маскирующего слоя подвергали анодному окислению на толщину маскирующего слоя (фиг.3), анодный окисел селективно вытравливался и торец первого маскирующего слоя под фоторезистивной маской подвергался анодному окислению на толщину 0,2 мкм (фиг.4). Далее на структуру напыляли второй маскирующий слой, в качестве которого применен алюминий (фиг.5), и фоторезистивная маска удалялась (фиг. 6). Затем с помощью фотолитографии вскрывали участок структуры с анодным окислом заданной толщины первого маскирующего слоя и вытравливали анодный окисел (фиг.7). Фоторезист удаляли и через зазор между первым и вторым маскирующими слоями вытравливалось окно в слое диэлектрика (фиг.8), затем маскирующие слои удалялись (фиг.9). Далее на структуру напыляли барьерообразующий материал, в качестве которого выбрана композиция титан-золото. Барьерная металлизация гравировалась с использованием фоторезистивной маски и после травления диэлектрического слоя формировались невыпрямляющие контакты (фиг.10). В качестве металлизации контактов использовалась композиция AuGe-Ni-Au.
П р и м е р 2. Изготавливали полевой транзистор из арсенида галлия по технологической последовательности, приведенной на фиг.11-20. В качестве исходного материала взята эпитаксальная структура ni-n
Figure 00000003
-nк +-типа, пассивированная диэлектриком - двуокисью кремния. Толщины слоев n , n
Figure 00000004
и nк + составляли соответственно 2; 0,2 и 0,15 мкм. Слой диэлектрика толщиной 0,25 мкм наносили по всей площади структуры после выделения активной области прибора с помощью маскирования области фоторезистом, травления мезы на толщину сильнолегированного контактного слоя и последующего протонирования структуры (фиг. 11). Поверх диэлектрического слоя наносили первый маскирующий слой - алюминий толщиной 0,3 мкм (можно использовать другой металл, например титан) (фиг. 12). Проводили фотолитографию, вскрытый участок первого маскирующего слоя подвергали анодному окислению на всю толщину маскирующего слоя (фиг.13), анодный окисел селективно вытравливали и торец первого маскирующего слоя под фоторезистивной маской подвергался анодному окислению на толщину 0,2 мкм (фиг.14). Далее на структуру напыляли второй маскирующий слой, в качестве которого использован алюминий, и фоторезистивная маска удалялась (фиг.15). Затем с помощью фотолитографии вскрывали участок структуры с анодным окислом заданной толщины первого маскирующего слоя, вытравливали анодный окисел (фиг.16), через зазор между первым и вторым маскирующими слоями вытравливали окно в слое диэлектрика (фиг.17) и удаляли фоторезист и маскирующие слои. Далее через окно в слое диэлектрика вытравливался сильнолегированный контактный слой (фиг.18) и на структуру наносили барьерообразующий материал, в качестве которого выбрана композиция титан-золото. Барьерная металлизация гравировалась с использованием фоторезистивной маски (фиг.19) и после травления слоя диэлектрика формировались невыпрямляющие контакты (фиг.20). В качестве металлизации контактов использовалась композиция AuGe-Ni-Au.
Использование предлагаемого способа изготовления полупроводникового прибора с управляющим электродом субмикронной длины обеспечивает по сравнению с существующими следующие преимущества: возможность контролируемого получения управляющего электрода длиной порядка 0,15-0,2 мкм при использовании обычной фотолитографической техники, существенное повышение воспроизводимости длины управляющего электрода и в результате этого воспроизводимости параметров полупроводникового прибора.

Claims (2)

1. СПОСОБ ИЗГОТОВЛЕНИЯ ПОЛУПРОВОДНИКОВОГО ПРИБОРА С УПРАВЛЯЮЩИМ ЭЛЕКТРОДОМ СУБМИКРОННОЙ ДЛИНЫ, включающий выделение на полупроводниковой подложке активной области прибора, формирование омических контактов, нанесение слоя диэлектрика, формирование первого и второго маскирующих слоев, первый из которых является металлом, с субмикронным зазором между ними с последующим вытравливанием через зазор слоя диэлектрика и формирование управляющего электрода, отличающийся тем, что, с целью уменьшения длины управляющего электрода и повышения воспроизводимости параметров прибора при его изготовлении с помощью оптической литографии, перед нанесением второго маскирующего слоя первый маскирующий слой через окно фоторезистивной маски подвергают анодному окислению на всю его толщину, вытравливают анодный окисел и проводят анодное окисление под маской фоторезиста торца маскирующего слоя на заданную толщину, после нанесения второго маскирующего слоя анодный окисел первого маскирующего слоя вытравливают.
2. Способ по п. 1, отличающийся тем, что в качестве материала первого маскирующего слоя используется алюминий, а повторное анодирование маскирующего слоя проводится в режиме получения плотного окисла.
SU4926942 1991-04-15 1991-04-15 Способ изготовления полупроводникового прибора с управляющим электродом субмикронной длины RU2031481C1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU4926942 RU2031481C1 (ru) 1991-04-15 1991-04-15 Способ изготовления полупроводникового прибора с управляющим электродом субмикронной длины

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU4926942 RU2031481C1 (ru) 1991-04-15 1991-04-15 Способ изготовления полупроводникового прибора с управляющим электродом субмикронной длины

Publications (1)

Publication Number Publication Date
RU2031481C1 true RU2031481C1 (ru) 1995-03-20

Family

ID=21569450

Family Applications (1)

Application Number Title Priority Date Filing Date
SU4926942 RU2031481C1 (ru) 1991-04-15 1991-04-15 Способ изготовления полупроводникового прибора с управляющим электродом субмикронной длины

Country Status (1)

Country Link
RU (1) RU2031481C1 (ru)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2724354C1 (ru) * 2019-11-27 2020-06-23 Федеральное государственное бюджетное образовательное учреждение высшего образования "Томский государственный университет систем управления и радиоэлектроники" (ТУСУР) Способ формирования субмикронного Т-образного затвора

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
1. Пожела Ю., Юцене В. Физика сверхбыстродействующих транзисторов. Вильнюс: Мокслас, 1985, с.145. *
2. Авторское свидетельство СССР N 1407325, кл. H 01L 21/34, 1986. *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2724354C1 (ru) * 2019-11-27 2020-06-23 Федеральное государственное бюджетное образовательное учреждение высшего образования "Томский государственный университет систем управления и радиоэлектроники" (ТУСУР) Способ формирования субмикронного Т-образного затвора

Similar Documents

Publication Publication Date Title
US5220186A (en) Semiconductor device with a mushroom-shaped gate electrode
KR910006673B1 (ko) 반도체 장치의 제조방법
US5139968A (en) Method of producing a t-shaped gate electrode
KR0140950B1 (ko) 화합물반도체장치의 제조방법
US5185277A (en) Method for the making of a transistor gate
RU2031481C1 (ru) Способ изготовления полупроводникового прибора с управляющим электродом субмикронной длины
US5376812A (en) Semiconductor device
EP0104094A1 (en) Method of producing a semiconductor device, using a radiation-sensitive resist
EP0476844A1 (en) Method for fabricating Josephson tunnel junctions with accurate junction area control
RU2192069C2 (ru) Способ изготовления полупроводникового прибора с т-образным управляющим электродом субмикронной длины
EP0385031B1 (en) Semiconductor device with a recessed gate, and a production method thereof
KR970006254B1 (ko) 박막트랜지스터의 제조방법
RU2031483C1 (ru) Способ изготовления полупроводникового прибора
JP2853940B2 (ja) 半導体装置の製造方法
US6046064A (en) Method for fabricating chemical semiconductor device
JPS61176157A (ja) 2重ゲ−ト型薄膜トランジスタとその製造方法
JP3035994B2 (ja) 半導体装置の製造方法
US4621415A (en) Method for manufacturing low resistance sub-micron gate Schottky barrier devices
JP2503667B2 (ja) 半導体装置の製造方法
JPS63137481A (ja) 半導体装置の製造方法
KR100261306B1 (ko) 금속 반도체 전계효과 트랜지스터의 제조방법
KR100304869B1 (ko) 전계효과트랜지스터의제조방법
KR970006253B1 (ko) 액정표시소자의 박막트랜지스터 제조방법
JP2607310B2 (ja) 電界効果トランジスタの製造方法
KR0137573B1 (ko) 전계효과 트랜지스터의 게이트 형성방법