RU2030813C1 - Накопительный конденсатор элемента памяти интегральных схем - Google Patents
Накопительный конденсатор элемента памяти интегральных схем Download PDFInfo
- Publication number
- RU2030813C1 RU2030813C1 SU4949164A RU2030813C1 RU 2030813 C1 RU2030813 C1 RU 2030813C1 SU 4949164 A SU4949164 A SU 4949164A RU 2030813 C1 RU2030813 C1 RU 2030813C1
- Authority
- RU
- Russia
- Prior art keywords
- capacitor
- storage capacitor
- lining
- integrated circuit
- circuit memory
- Prior art date
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
Использование: в электронной технике, в частности в процессах изготовления полупроводниковых схем памяти на МДП-транзистоврах. Сущность изобретения: накопительный конденсатор элемента памяти интегральных схем включает первую обкладку из слоя проводящего материала, сформированного на поверхности созданного в полупроводниковой пластине углубления, на поверхности которого созданы выступы, конденсаторный диэлектрик и вторую обкладку, нанесение на всю поверхность первой обкладки, включая выступы. 1 ил.
Description
Изобретение относится к электронной технике и может быть использовано при изготовлении полупроводниковых схем памяти на МДП-транзисторах.
Известен накопительный конденсатор памяти интегральных схем, сформированный в полупроводниковой подложке и включающий первую обкладку из слоя проводящего материала, конденсаторный диэлектрик, изолирующий первую обкладку от второй из слоя проводящего материала, при этом конденсаторный диэлектрик выполнен в форме меандра [1]. Недостатком известного устройства является низкое качество и надежность за счет токов утечки, что связано с отсутствием планарности.
Наиболее близким к предлагаемому является элемент памяти, содержащий МОП-транзистор и два конденсаторных элемента, сформированные в полупроводниковой подложке [2] . В этом устройстве один из конденсаторных элементов представляет собой емкость p-n-перехода, образованного двумя полупроводниковыми слоями. Слой n+-типа проводимости выполнен с выступами и впадинами. Известная конструкция конденсатора имеет низкое качество и надежность, т.к. в качестве конденсатора используется p-n-переход, что приводит к утечкам и случайным сбоям.
Цель изобретения - уменьшение размеров конденсатора при сохранении его емкости, увеличение надежности.
Достигается это тем, что в накопительном конденсаторе элемента памяти интегральных схем, включающем углубленную в подложку первую обкладку с рельефной верхней поверхностью, разделительную область, вторую обкладку, нижняя поверхность которой повторяет рельеф первой, разделительная область выполнена из диэлектрического материала, а обкладки выполнены из легированного поликремния.
На чертеже представлена структура накопительного конденсатора элемента памяти интегральных схем, поперечный разрез.
Она содержит первую обкладку 1 конденсатора из легированного поликремния с созданными на ее поверхности выступами 2, образующими рельефную поверхность обкладки, сформированную в углублении в полупроводниковой пластине 3, разделительную область 4 из диэлектрического материала, вторую обкладку 5 из легированного поликремния, нижняя поверхность которой повторяет рельеф первой.
Работа накопительного конденсатора идентична работе типового однотранзисторного элемента памяти динамического запоминающего устройства. В техническом решении по изобретению получается канавка с несколькими проводящими перегородками, что позволяет не только увеличить эффективную площадь первой обкладки конденсатора, но и повысить планарность поверхности после формирования обкладки конденсатора, ибо захлопывание каждого отделения канавки происходит при более низкой толщине проводящего материала второй обкладки.
Используя предлагаемую конструкцию, разработчик может выбрать вариант, исходя из требования конкретного устройства.
По первому варианту возможно увеличить толщину конденсаторного диэлектрика. Это даст возможность повысить надежность элементов памяти СБИС за счет увеличения пробивного напряжения конденсаторного диэлектрика и уменьшения токов утечки конденсатора. Снижение емкости конденсатора за счет увеличения толщины диэлектрика компенсируется увеличением эффективной поверхности обкладок за счет выступов из проводящего материала, имеющих электрический контакт с обкладкой и обусловленной этим увеличением емкости.
По второму варианту возможно одновременное увеличение емкости накопительного конденсатора элемента памяти интегральных схем за счет увеличения эффективной поверхности обкладок и снижения токов утечки (например, за счет увеличения толщины конденсаторного диэлектрика в 1,5 раза) без изменения площади накопительного конденсатора в плане. Это дает возможность повысить надежность элементов памяти интегральных схем к случайным сбоям.
По третьему варианту возможно уменьшение площади накопительного конденсатора в плане без изменения его емкости и пробивного напряжения.
Используя предлагаемую конструкцию, разработчик получает свободу выбора в толщине диэлектрика и площади обкладок для обеспечения надежности полупроводниковых интегральных схем памяти.
Накопительный конденсатор элемента памяти интегральной схемы изготовляют в составе элемента памяти динамического оперативно-запоминающего устройства (ДОЗУ) 256 Кбит с использованием дополнительных МПО. Первую обкладку 1 на поверхности созданного в полупроводниковой пластине 3 КДБ-12 углубления глубиной 2 мкм с размерами в плане 2х2 мкм2 формируют из легированного фосфором поликристаллического кремния толщиной 0,1 ± 0,01 мкм. Выступами высотой 1,5-1,8 мкм на поверхности обкладки в углублении создают также из легированного фосфором поликристаллического кремния. Конденсаторный диэлектрик 4 формируют из Si3N4 толщиной 27,5 ± 2,5 нм. Вторую обкладку 5, так же как и первую, создают из слоя легированного поликристаллического кремния толщиной 0,1 ± 0,01 мкм. Варьируя толщину диэлектрика, можно уменьшить величину тока утечки.
Изобретение повышает эксплуатационную надежность накопительного конденсатора и полупроводниковых интегральных схем памяти, конструкция которых включает запоминающие ячейки, использующие конденсаторы для хранения информации.
Claims (1)
- НАКОПИТЕЛЬНЫЙ КОНДЕНСАТОР ЭЛЕМЕНТА ПАМЯТИ ИНТЕГРАЛЬНЫХ СХЕМ, содержащий первую и вторую обкладки и разделительную область, причем первая обкладка углублена в подложку и ее верхняя поверхность выполнена рельефной, а нижняя поверхность второй обкладки повторяет рельеф первой, отличающийся тем, что разделительная область выполнена из диэлектрического материала, а обкладки выполнены из легированного поликремния.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU4949164 RU2030813C1 (ru) | 1991-06-24 | 1991-06-24 | Накопительный конденсатор элемента памяти интегральных схем |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU4949164 RU2030813C1 (ru) | 1991-06-24 | 1991-06-24 | Накопительный конденсатор элемента памяти интегральных схем |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2030813C1 true RU2030813C1 (ru) | 1995-03-10 |
Family
ID=21581203
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU4949164 RU2030813C1 (ru) | 1991-06-24 | 1991-06-24 | Накопительный конденсатор элемента памяти интегральных схем |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2030813C1 (ru) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2629364C1 (ru) * | 2016-12-07 | 2017-08-29 | Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский университет "Московский институт электронной техники" | Суперконденсатор на основе кмоп-технологии |
-
1991
- 1991-06-24 RU SU4949164 patent/RU2030813C1/ru active
Non-Patent Citations (2)
Title |
---|
1. Заявка Японии N 61-198660, H 01L 27/04, 1986. * |
2. Заяка Японии 62-43347, кл. H 01L 27/04, 1987. * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2629364C1 (ru) * | 2016-12-07 | 2017-08-29 | Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский университет "Московский институт электронной техники" | Суперконденсатор на основе кмоп-технологии |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0142575B1 (ko) | 반도체 메모리와 그 제조방법 | |
KR0133921B1 (ko) | 반도체 장치 | |
KR960006040A (ko) | 반도체 기억 장치 및 그 제조 방법 | |
KR950034790A (ko) | 반도체 장치와 그 제조방법 | |
EP0112670A1 (en) | Semiconductor memory device having stacked capacitor-tape memory cells | |
KR930017082A (ko) | 첩합층을 가진 반도체디바이스와 그 제조방법 | |
US11289569B2 (en) | Hybrid decoupling capacitor and method forming same | |
US11935828B2 (en) | Integrated filler capacitor cell device and corresponding manufacturing method | |
US4864464A (en) | Low-profile, folded-plate dram-cell capacitor fabricated with two mask steps | |
US6602749B2 (en) | Capacitor under bitline (CUB) memory cell structure with reduced parasitic capacitance | |
US5463236A (en) | Semiconductor memory device having improved isolation structure among memory cells | |
KR850005172A (ko) | 직렬접속한 misfet와 캐파시터를 가진 반도체 집적회로 장치 | |
RU2030813C1 (ru) | Накопительный конденсатор элемента памяти интегральных схем | |
US20200411507A1 (en) | Semiconductor devices | |
JP2003224204A (ja) | キャパシタを有する半導体装置 | |
JPS62248248A (ja) | 半導体記憶装置 | |
US6916671B2 (en) | Gate oxide measurement apparatus | |
JP2969876B2 (ja) | 半導体装置およびその製造方法 | |
KR970000227B1 (ko) | 반도체 메모리 장치 및 그 제조방법 | |
TWI387986B (zh) | 高電容密度堆疊式去耦電容器結構 | |
JPH0691216B2 (ja) | 半導体記憶装置 | |
JPS6395657A (ja) | 半導体記憶装置 | |
KR0133831B1 (ko) | 에스램(SRAM) 캐패시턴스(Capacitance)가 증가된 에스램 제조방법 | |
US4809051A (en) | Vertical punch-through cell | |
JPH0529574A (ja) | 半導体装置の製造方法 |