RU2024184C1 - Digital filter - Google Patents
Digital filterInfo
- Publication number
- RU2024184C1 RU2024184C1 SU4887328A RU2024184C1 RU 2024184 C1 RU2024184 C1 RU 2024184C1 SU 4887328 A SU4887328 A SU 4887328A RU 2024184 C1 RU2024184 C1 RU 2024184C1
- Authority
- RU
- Russia
- Prior art keywords
- input
- register
- elements
- output
- inputs
- Prior art date
Links
Images
Landscapes
- Radar Systems Or Details Thereof (AREA)
Abstract
Description
Изобретение относится к радиотехнике, в частности к устройствам цифровой фильтрации радиолокационных сигналов, и может быть использовано для выделения сигналов из помех. The invention relates to radio engineering, in particular to devices for digital filtering of radar signals, and can be used to isolate signals from interference.
Известны КИХ-фильтры прямой, каскадной и параллельной форм, состоящие из элементов задержки, умножителей и сумматоров. Known FIR filters of direct, cascade and parallel forms, consisting of delay elements, multipliers and adders.
Недостатками известных фильтров является невысокое быстродействие и невозможность обработки в реальном масштабе времени широкополосных сигналов. The disadvantages of the known filters are the low speed and the inability to process real-time wideband signals.
Известен также адаптивный фильтр, содержащий блок выборки, обеляющий фильтр, состоящий из последовательно включенных автокомпенсатора, ведомого фильтра, источник ожидаемого сигнала, блок перемножения, блоки нормирования. An adaptive filter is also known, comprising a sampling unit, a whitening filter, consisting of a series-connected auto-compensator, a slave filter, an expected signal source, a multiplication unit, and rationing units.
Недостатками этого устройства является функциональная сложность и малое быстродействие. The disadvantages of this device is the functional complexity and low speed.
Наиболее близким по технической сущности к предлагаемому является цифровой фильтр, содержащий канал фильтрации, состоящий из последовательно соединенных первого блока элементов И, первый вход которого является первым входом канала фильтрации, блока элементов ИЛИ, сумматора-вычитателя и регистра, выход которого соединен с вторым входом сумматора-вычитателя и с первым входом второго блока элементов И, выход которого является выходом канала фильтрации, и третьего блока элементов И, первый вход которого является вторым входом канала фильтрации, второй вход объединен с вторым входом первого блока элементов И и с третьим входом сумматора-вычитателя и является третьим входом канала фильтрации, а также блок элементов НЕ, N-1 каналов фильтрации, идентичных первому, в каждый из которых введен элемент задержки, вход которого объединен с вторым входом второго блока элементов И и является четвертым входом канала фильтрации, а выход подключен к установочному входу регистра, а также блок элементов задержки, регистр импульсной характеристики, регистр опроса и триггер режима, при этом входы блока элементов задержки и блока элементов НЕ объединены и являются входом цифрового фильтра, выход блока элементов задержки подключен к первому входу j-го канала фильтрации (где j=1,2,...,N), выход блока элементов НЕ - к второму входу j-го канала фильтрации, первый вход регистра импульсной характеристики объединен с первым входом регистра опроса и подключен к прямому выходу триггера режима, второй вход объединен с вторым входом регистра опроса и подключен к инверсному выходу триггера режима, третий вход объединен с третьим входом регистра опроса и первым входом триггера режима и является входом тактирующего сигнала, четвертый вход является входом сигнала импульсной характеристики, j-й выход соединен с третьим входом j-го канала фильтрации, четвертый вход которого подключен к j-му выходу регистра опроса, четвертый вход которого является входом кода опроса, а второй вход триггера режима является входом сигнала установки режима. The closest in technical essence to the proposed one is a digital filter containing a filtering channel, consisting of a series of connected first block of AND elements, the first input of which is the first input of the filtering channel, block of OR elements, adder-subtractor and register, the output of which is connected to the second input of the adder a subtractor and with the first input of the second block of AND elements, the output of which is the output of the filtering channel, and the third block of elements AND, the first input of which is the second input of the filter channel radios, the second input is combined with the second input of the first block of AND elements and with the third input of the adder-subtractor and is the third input of the filtering channel, as well as a block of elements NOT, N-1 filtering channels identical to the first, in each of which a delay element is input which is combined with the second input of the second block of AND elements and is the fourth input of the filtering channel, and the output is connected to the installation input of the register, as well as a block of delay elements, an impulse response register, a polling register, and a mode trigger, while the moves of the block of delay elements and the block of elements are NOT combined and are the input of a digital filter, the output of the block of delay elements is connected to the first input of the j-th filter channel (where j = 1,2, ..., N), the output of the block of elements NOT is connected to the second input of the jth filtering channel, the first input of the impulse response register is combined with the first input of the polling register and connected to the direct output of the mode trigger, the second input is combined with the second input of the polling register and connected to the inverse output of the mode trigger, the third input is combined with the third input of the register the polling and the first input of the mode trigger and is the input of the clock signal, the fourth input is the input of the impulse response signal, the jth output is connected to the third input of the jth filtering channel, the fourth input of which is connected to the jth output of the polling register, the fourth input of which is the input of the polling code, and the second input of the mode trigger is the input of the mode setting signal.
Недостаток фильтра - узкие функциональные возможности, обусловленные невозможностью обработки сигналов различной длительности. The disadvantage of the filter is its narrow functionality, due to the inability to process signals of various durations.
Цель изобретения - расширение функциональных возможностей фильтра. The purpose of the invention is the expansion of the functionality of the filter.
Это достигается тем, что в цифровой фильтр, содержащий блок элементов НЕ и блок элементов задержки, входы которых объединены и являются входом цифрового фильтра, триггер режима, К каналов фильтрации, каждый из которых содержит три блока элементов И, блок элементов ИЛИ, сумматор-вычитатель и регистр результата, регистры импульсной характеристики и опроса, первый, второй и третий входы которых объединены и подключены соответственно к прямому и инверсному выходам триггера режима и входу тактирующего сигнала, который соединен также с первым входом триггера режима, четвертый вход регистра импульсной характеристики является входом импульсной характеристики, а его j-й прямой и инверсный выходы соединены соответственно с управляющим входом первого и второго блоков элементов И j-го канала фильтрации (j=1... К), к управляющему входу третьего блока элементов И которого подключен j-й выход регистра опроса, четвертый вход которого является входом кода опроса, второй вход триггера режима является входом сигнала установки режима, выходы блоков элементов задержки и элементов НЕ подключены к информационным входам соответственно второго и первого блоков элементов И всех каналов фильтрации, в пределах j-го канала фильтрации выходы первого и второго блоков элементов И подключены к входам блока элементов ИЛИ, выход которого соединен с первыми входами сумматора-вычитателя, к входу младшего разряда которого подключен j-й прямой выход регистра импульсной характеристики, а к вторым входам - выход регистра результата, соединенный также с информационными входами третьего блока элементов И, выход которого является выходом канала фильтрации, выходы каналов фильтрации объединены, образуя блок МОНТАЖНОЕ ИЛИ, выход которого является выходом цифрового фильтра, введен регистр сброса, выходы которого подключены к входу установки в нуль регистра соответствующего канала фильтрации, информационные входы - к соответствующим выходам триггера режима, тактовый вход является входом тактового сигнала, а вход записи - входом кода сброса. This is achieved by the fact that in a digital filter containing a block of elements NOT and a block of delay elements, the inputs of which are combined and are the input of a digital filter, a mode trigger, K filter channels, each of which contains three blocks of AND elements, a block of OR elements, an adder-subtractor and a result register, impulse response and polling registers, the first, second and third inputs of which are combined and connected respectively to the direct and inverse outputs of the mode trigger and the input of the clock signal, which is also connected to the first the mode trigger, the fourth input of the impulse response register is the input of the impulse response, and its jth direct and inverse outputs are connected respectively to the control input of the first and second blocks of elements of the jth filtering channel (j = 1 ... K), to the control input of the third block of elements And of which the jth output of the polling register is connected, the fourth input of which is the input of the polling code, the second input of the mode trigger is the input of the mode setting signal, the outputs of the blocks of delay elements and elements are NOT connected to the information inputs of the second and first blocks of AND elements of all filtering channels, within the jth filtering channel, the outputs of the first and second blocks of AND elements are connected to the inputs of the block of OR elements, the output of which is connected to the first inputs of the adder-subtractor, to the input of the least significant bit of which the jth direct output of the impulse response register is connected, and to the second inputs is the output of the result register, also connected to the information inputs of the third block of AND elements, the output of which is the output of the ph Filtration, the outputs of the filtering channels are combined to form a MOUNTING OR block, the output of which is the output of a digital filter, a reset register is entered, the outputs of which are connected to the zero input of the register of the corresponding filtering channel, information inputs are connected to the corresponding outputs of the mode trigger, the clock input is a clock input signal, and the recording input is the input of the reset code.
На фиг. 1 представлена структурная схема цифрового фильтра; на фиг. 2 - структурная схема регистра импульсной характеристики; на фиг. 3 - структурная схема регистра опроса (сброса). In FIG. 1 shows a block diagram of a digital filter; in FIG. 2 is a block diagram of an impulse response register; in FIG. 3 is a block diagram of a polling (reset) register.
Цифровой фильтр (см. фиг. 1) содержит первый 1, второй 2 и третий 3 блоки элементов И, блок 4 элементов ИЛИ, сумматор - вычитатель 5 и регистр 6 результата, образующие канал фильтрации (КФ) 7j. Фильтр также содержит триггер 8 режима, регистры импульсной характеристики 9, опроса 10 и сброса 11 соответственно, вход 12, блоки элементов НЕ 13 и задержки 14, входы сигнала установки режима 15, импульсной характеристики 16, кода опроса 17 и кода сброса 18 соответственно, вход 19 тактирующего сигнала.The digital filter (see Fig. 1) contains the first 1,
Регистр импульсной характеристики (см. фиг. 2) содержит два элемента И 20 и 21, элемент ИЛИ 22 и сдвигающий регистр 23, построенный, например, на D-триггерах. The impulse response register (see Fig. 2) contains two AND 20 and 21 elements, an
Регистр опроса (сброса) содержит (см. фиг. 3) два элемента И 24, 25, элемент ИЛИ 26 и сдвигающий регистр 27, построенный, например, на D-триггерах. The polling (reset) register contains (see FIG. 3) two AND 24, 25 elements, an OR 26 element, and a
Устройство работает следующим образом. The device operates as follows.
При подаче на вход 15 сигнала единичного уровня триггер 8 устанавливается в единичное состояние, цифровой фильтр переходит в режим записи. При этом в регистрах 9, 10, 11 разрываются цепи обратной связи (К-й триггер сдвигающего регистра 23, элементы И 21, ИЛИ 22, первый триггер регистра 23; К-й триггер сдвигающего регистра 27, элементы И 25, ИЛИ 26, первый триггер регистра 27) и осуществляется запись в регистры 9, 10, 11 соответственно бинарно квантованной импульсной характеристики (ИХ), дополненной до длины "скользящего окна" нулями, кода опроса (КО) и кода сброса (КС), поступающих на входы 16, 17, 18. Сдвиг информации при записи происходит под воздействием тактирующего сигнала, поступающего на вход 19. When a single level signal is input to input 15, trigger 8 is set to a single state, the digital filter goes into recording mode. At the same time, feedback chains are broken in
Код опроса содержит единицу на позиции, следующей за последней позицией ИХ, и нули на всех остальных. The polling code contains one at the position following the last position of THEM, and zeros at all the others.
Код сброса содержит единицу на позиции, предшествующей первому весовому коэффициенту ИХ, и нули на всех остальных. Это обеспечивает установку в нулевое состояние сумматора-вычитателя КФ перед приходом первого весового коэффициента ИХ. The reset code contains one at the position preceding the first weight coefficient of THEM, and zeros at all the others. This ensures that the adder-subtractor KF is set to zero before the arrival of their first weight coefficient.
После окончания записи с входа 15 снимается сигнал единичного уровня. Под воздействием очередного тактирующего сигнала триггер 8 устанавливается в нулевое состояние. При этом замыкаются цепи обратной связи в регистрах 9, 10, 11, обеспечивая в рабочем режиме синхронную циркуляцию информации в этих регистрах. Синхронность обеспечивается поступлением тактирующего сигнала на вход 19. After the recording is finished, input 15 is a signal of a single level. Under the influence of the next clock signal, trigger 8 is set to zero. In this case, the feedback circuits in the
На информационные входы блоков элементов И 1, 2 всех каналов фильтрации одновременно поступает m-разрядная дискрета сигнала в прямом и обратном кодах с выходов элементов 14 и 13. At the information inputs of blocks of elements And 1, 2 of all filtering channels simultaneously received m-bit discrete signal in the forward and reverse codes from the outputs of elements 14 and 13.
КФ 7 представляет собой фильтр, согласованный с сигналом, появление которого возможно в фиксированные моменты времени. Расстройка во времени прихода сигнала между соседними КФ равна периоду Т дискретизации. Минимальное значение Т не должно превышать время обработки одной дискреты сигнала (задержки информации в цепочке узлов 1 (2), 4, 5, 6, 3. Совокупность К каналов фильтрации 7 обеспечивает обнаружение сигнала в "скользящем окне" длиной К, которая может определяться длиной ИХ самого длинного из используемых сигналов (максимальная длина импульсной характеристики не должна превышать К-2). CF 7 is a filter consistent with the signal, the appearance of which is possible at fixed points in time. The detuning in time of arrival of the signal between adjacent CFs is equal to the sampling period T. The minimum value of T should not exceed the processing time of one signal discrete (information delays in the chain of nodes 1 (2), 4, 5, 6, 3. The set K of filtering channels 7 provides signal detection in a "sliding window" of length K, which can be determined by the length THEIR longest of the signals used (the maximum length of the impulse response should not exceed K-2).
Работа КФ 7 начинается с установки в нуль регистра результата 6 сигналом кода сброса единичного уровня, поступающего с соответствующего выхода регистра 11. В следующем такте на вход канала 7 поступает первый весовой коэффициент ИХ. Каждый КФ обеспечивает накопление информации в сумматоре-вычитателе 5 и регистре 6 в соответствии со значениями и взаимным положением сигнала и ИХ. В зависимости от значения весового коэффициента (0 или 1) для произвольного КФ 7j на тактовом интервале дискрета входного сигнала поступает на сумматор-вычитатель 5 либо в прямом (сигнал единичного уровня с j-го инверсного выхода регистра 9 на управляющем входе блока 2), либо в обратном (сигнал единичного уровня с j-го прямого выхода регистра 9 на управляющем входе блока 1) коде через соответствующие блоки элементов И, блок элементов ИЛИ 4. В последнем случае на сумматор-вычитатель 5 поступает также единица в младший разряд с j-го прямого выхода регистра 9, обеспечивая работу с дополнительным кодом.The operation of CF 7 begins by setting result register 6 to zero, with a signal of a unit level reset code, coming from the corresponding output of
После поступления последнего весового коэффициента ИХ на j-й КФ по сигналу кода опроса единичного уровня, поступающего с j-го выхода регистра 10 в следующем тактовом интервале, через блок элементов И3 на выход фильтра поступает содержимое регистра результата 6. After the last weight coefficient of the IC is received at the j-th KF by the signal of the interrogation code of the unit level coming from the j-th output of the
В сумматоре-вычитателе 5 и регистре 6 j-го КФ продолжается накопление шумовых составляющих сигнала, поступающих через блоки элементов И 1, ИЛИ 4, но на выход фильтра они не выдаются. Новый цикл j-го канала фильтрации начинается с поступления сигнала кода сброса единичного уровня. In the adder-subtractor 5 and the register 6 of the j-th KF, the accumulation of the noise components of the signal through the blocks of elements AND 1, OR 4 continues, but they are not output to the filter. A new cycle of the j-th filtering channel begins with the arrival of a signal of the reset code unit level.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU4887328 RU2024184C1 (en) | 1990-11-29 | 1990-11-29 | Digital filter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU4887328 RU2024184C1 (en) | 1990-11-29 | 1990-11-29 | Digital filter |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2024184C1 true RU2024184C1 (en) | 1994-11-30 |
Family
ID=21547967
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU4887328 RU2024184C1 (en) | 1990-11-29 | 1990-11-29 | Digital filter |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2024184C1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2743853C2 (en) * | 2018-12-12 | 2021-03-01 | Федеральное государственное казенное военное образовательное учреждение высшего образования "Военный учебно-научный центр Военно-воздушных сил "Военно-воздушная академия имени профессора Н.Е. Жуковского и Ю.А. Гагарина" (г. Воронеж) Министерства обороны Российской Федерации | Digital signal filtering method and device realizing said signal |
-
1990
- 1990-11-29 RU SU4887328 patent/RU2024184C1/en active
Non-Patent Citations (2)
Title |
---|
Авторское свидетельство СССР N 1116535, кл. H 03H 19/00, 1984. * |
Авторское свидетельство СССР N 832508, кл. H 04B 1/10, 1981. * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2743853C2 (en) * | 2018-12-12 | 2021-03-01 | Федеральное государственное казенное военное образовательное учреждение высшего образования "Военный учебно-научный центр Военно-воздушных сил "Военно-воздушная академия имени профессора Н.Е. Жуковского и Ю.А. Гагарина" (г. Воронеж) Министерства обороны Российской Федерации | Digital signal filtering method and device realizing said signal |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1107760A3 (en) | Digital analyzer of spectrum of signal frequency-quantized and coded for indentification of several particular frequencies | |
US4021616A (en) | Interpolating rate multiplier | |
CA1124404A (en) | Autocorrelation function factor generating method and circuitry therefor | |
RU2024184C1 (en) | Digital filter | |
SU1116535A1 (en) | Digital filter | |
SU1605254A1 (en) | Device for performing fast walsh-adamar transform | |
US4743969A (en) | Correlator | |
KR100486207B1 (en) | Correlator for implementing correlation of digital signals | |
SU1392576A1 (en) | Device for evaluating differential equations | |
SU911526A1 (en) | Device for multiplying unit-counting codes | |
SU1151959A1 (en) | Frequency multiplier | |
RU2044406C1 (en) | Selector of pulses having given duration | |
SU1636842A1 (en) | Product sum calculator | |
SU1201846A1 (en) | Cross-correlator | |
SU1764141A1 (en) | Digital filter | |
SU1190456A1 (en) | Digital frequency multiplier | |
RU1827719C (en) | Analyzer of state of channel of multiple access | |
SU1619298A1 (en) | Device for orthogonal walsh transform of digital signals over sliding interval | |
SU1125751A1 (en) | Device for searching noise-like signals | |
SU1443002A1 (en) | Device for swift walsh-adamar transform | |
SU1045233A1 (en) | Digital correlator | |
SU1144102A1 (en) | Device for computing ordered statistics of nm-bit binary number sequence | |
SU1387016A1 (en) | Digital filter | |
SU1635168A1 (en) | Digital device for function reproduction | |
SU1617655A1 (en) | Multiple phase modulator |