RU2015536C1

RU2015536C1 - Display

Info

Publication number: RU2015536C1
Authority: RU
Inventors: Ю.Г. Морозов; П.И. Соломеин; В.Н. Козлов
Original assignee: Морозов Юрий Георгиевич
Priority date: 1990-01-30
Filing date: 1990-01-30
Publication date: 1994-06-30

Abstract

FIELD: automatics; computer technology. SUBSTANCE: display has permanent memory unit 1, data input unit 2, on-line memory units 3 and 7, control unit 4, trunk circuit 6, clock pulse generator 8, synchronization unit 9, registers 10 and 13, multiplexer 11, adders 12 and 14, shift registers unit 15, videosignal former 16, representation unit 17, bus formers unit 18, analog-to-digital converters unit 19, buffer registers unit 20. EFFECT: improved precision of processing; improved reliability. 14 cl, 4 dwg

Description

Изобретение относится к автоматике и вычислительной технике и может быть использовано для приема от внешнего устройства цветной видеоинформации, обработки ее и вывода на экран цветного устройства отображения информации. The invention relates to automation and computer technology and can be used to receive color video information from an external device, process it and display a color information display device on the screen.

Цель изобретения - расширение области применения дисплея за счет увеличения объема и повышения достоверности отображаемой информации путем ввода информации с внешнего устройства в реальном масштабе времени. The purpose of the invention is the expansion of the scope of the display by increasing the volume and increasing the reliability of the displayed information by entering information from an external device in real time.

На фиг.1 представлена структурная схема дисплея; на фиг.2 - функциональная схема блока синхронизации; на фиг.3 и 4 - формат первого регистра и временная диаграмма работы блока синхронизации соответственно. Figure 1 presents the structural diagram of the display; figure 2 is a functional diagram of a synchronization unit; figure 3 and 4 - the format of the first register and the timing diagram of the operation of the synchronization unit, respectively.

Дисплей содержит блок 1 постоянной памяти, блок 2 ввода данных в виде клавиатуры, первый блок 3 оперативной памяти, блок 4 управления, блок 5 сопряжения, магистраль 6, второй блок 7 оперативной памяти, генератор 8 тактовых импульсов, блок 9 синхронизации, первый регистр 10, мультиплексор 11, первый сумматор 12, второй регистр 13, второй сумматор 14, блок 15 сдвиговых регистров, формирователь 16 видеосигнала, блок 17 отображения, блок 18 шинных формирователей, блок 10 аналого-цифровых преобразователей (АЦП), блок 20 буферных регистров. The display comprises a permanent memory unit 1, a keyboard input unit 2, a first RAM unit 3, a control unit 4, a pairing unit 5, a trunk 6, a second RAM unit 7, a clock pulse generator 8, a synchronization unit 9, a first register 10 , multiplexer 11, first adder 12, second register 13, second adder 14, shift register block 15, video signal shaper 16, display block 17, bus shaper block 18, analog-to-digital converters (ADC) block 10, buffer register block 20.

Блок 9 синхронизации содержит счетчик 21 элементов изображения, счетчик 22 строк, блоки 23, 24 и 25 постоянной памяти, регистры 26, 27 и 28, мультиплексор 29 и элемент ИЛИ 30. Block 9 synchronization contains a counter 21 image elements, a counter 22 lines, blocks 23, 24 and 25 of constant memory, registers 26, 27 and 28, the multiplexer 29 and the element OR 30.

Блок 7 оперативной памяти предназначен для хранения цветной графической информации, регистр 10 - для задания режима работы дисплея. Информация, записанная в регистр 13 адреса, позволяет изменять адрес начала отображаемой информации. В блоке 23 хранится программа выработки синхронизирующих и управляющих импульсов, в блоках 24 и 25 - программы выработки адреса растра в зависимости от режима работы устройства. The RAM block 7 is intended for storing color graphic information, register 10 - for setting the display mode. The information recorded in the register 13 addresses, allows you to change the start address of the displayed information. In block 23, the program for generating synchronizing and control pulses is stored, in blocks 24 and 25, the program for generating the raster address, depending on the operating mode of the device.

Дисплей работает следующим образом. The display works as follows.

При включении питания регистр 10 и регистр 13 адреса обнуляются. Блок 4 управления, выполненный на процессоре, выходит на программу обслуживания дисплея, которая хранится в блоке 1, подготавливает в служебных ячейках блоков 3 и 7 необходимую информацию, устанавливает нулевой, первый, второй и пятнадцатый разряды в регистре 10 и переходят в режим ожидания поступления команд с клавиатуры 2. When the power is turned on, register 10 and register 13 of the address are reset. The control unit 4, executed on the processor, enters the display maintenance program, which is stored in block 1, prepares the necessary information in the service cells of blocks 3 and 7, sets the zero, first, second, and fifteenth digits in register 10 and goes into standby mode for receiving commands from the keyboard 2.

Блок 9 синхронизации вырабатывает управляющие сигналы и импульсы для управления блоками и формирует адрес для графического блока 7 памяти в соответствии с отображаемыми координатами растра. Информация считывается из блока 7 и записывается в регистры сдвига блока 15 параллельными 16-разрядными словами, где преобразуется в последовательность информационных сигналов, которые через формирователь 16 видеосигнала поступают на блок 17 отображения, на экране которого формируется цветное графическое изображение. По командам с клавиатуры 2 оператор может произвести просмотр видеоинформации, поступающей на входы АЦП блока 19. В этом случае под управлением процессора 4 в регистре 10 устанавливаются пятый и шестой разряды. Блок 9 синхронизации не вырабатывает импульсы записи информации с выходов блока 7 в блок 15, поэтому видеоинформация от внешнего устройства, проходя через блок 19 АЦП, блок 15 сдвиговых регистров, последовательно сдвигается в последнем и 16-разрядными словами одновременно переписывается в регистры блока 20 буферных регистров и формирователь 16 видеосигналов, поступает на входы блока 17. Оператор просматривает изображение и при необходимости производит с помощью клавиатуры 2 передачу процессору 4 команды на запись изображения в блок 7. В этом случае в регистре 10 обнуляются нулевой, первый, второй и шестой разряды и устанавливается десятый разряд управления потоком информации от внешнего устройства к блоку 7. Информация с выходов блока 20 поступает через блок 18 шинных формирователей на входы блока 7, и до прихода кадрового гасящего импульса под управлением блока 9 синхронизации видеоинформация кадра изображения записывается в блок 7. По окончании кадра во время кадрового гасящего импульса под управлением процессора в регистре 10 устанавливаются нулевой, первый и третий разряды и обнулятся пятый и десятый разряды и дисплей переходит таким образом к отображению на экране записанного с внешнего устройства в блок 7 кадра цветной графической информации. По командам оператора с клавиатуры 2 отображаемое изображение может быть увеличено в 2 или 4 раза, сдвинуто по горизонтали и вертикали, изменено путем изменения содержимого ячеек блока 7 и т.д. Block 9 synchronization generates control signals and pulses to control the blocks and generates an address for the graphic memory block 7 in accordance with the displayed coordinates of the raster. Information is read from block 7 and written into the shift registers of block 15 in parallel 16-bit words, where it is converted into a sequence of information signals, which are transmitted through the video signal shaper 16 to the display block 17, on the screen of which a color graphic image is generated. By commands from the keyboard 2, the operator can view the video information received at the inputs of the ADC of unit 19. In this case, the fifth and sixth digits are set in the register 10 under the control of the processor 4. Block 9 synchronization does not generate pulses of information recording from the outputs of block 7 to block 15, therefore, the video information from an external device passing through block 19 of the ADC, block 15 shift registers, sequentially shifted in the last and 16-bit words is simultaneously written to the registers of block 20 buffer registers and the shaper 16 video signals, is fed to the inputs of block 17. The operator views the image and, if necessary, uses the keyboard 2 to transmit to the processor 4 commands to record the image to block 7. In this case In register 10, the zero, first, second and sixth digits are zeroed and the tenth bit of information flow control from the external device to block 7 is set. Information from the outputs of block 20 goes through block 18 bus drivers to the inputs of block 7, and before the arrival of the frame blanking pulse under by the control of synchronization unit 9, the video information of the image frame is recorded in block 7. At the end of the frame, during the frame quenching pulse under control of the processor, the zero, first, and third bits and updates are set in register 10 divisible fifth and tenth bits and the display switches to displaying thus on-screen from an external device recorded in the color image information of the frame unit 7. At the operator’s commands from the keyboard 2, the displayed image can be enlarged 2 or 4 times, shifted horizontally and vertically, changed by changing the contents of the cells of block 7, etc.

Для изменения масштаба изображения по команде оператора под управлением процессора 4 происходит изменение кода третьего и четвертого разрядов регистра 10, а для сдвига информации (окна растра) вправо, влево, вверх, вниз изменяется содержимое регистра 13 (шаг сдвига по горизонтали - 16 элементов, шаг сдвига по вертикали - 1 строка). To zoom the image at the command of the operator under the control of processor 4, the code of the third and fourth digits of register 10 is changed, and to shift information (raster window) to the right, left, up, down, the contents of register 13 are changed (horizontal shift step - 16 elements, step vertical shift - 1 line).

Синхронизация работы в режиме просмотра и записи в блок 7 цветной графической информации с видеовходов дисплея происходит по строчным и кадровым синхронизирующим (или гасящим) импульсам внешнего устройства. Нулевому коду на выходах счетчиков элементов 21 и строк 22 в блоке 23 соответствует информация о последнем такте формирования СИ, КИ (или СГИ, КГИ) блоком 9. В блоках 24 и 25 содержатся адреса блока 17. The synchronization of the work in the viewing mode and recording in block 7 of color graphic information from the video inputs of the display occurs on the line and frame synchronizing (or quenching) pulses of the external device. The zero code at the outputs of the counters of the elements 21 and lines 22 in block 23 corresponds to the information on the last clock cycle of the formation of SI, CI (or CGI, CGI) by block 9. In blocks 24 and 25, the addresses of block 17 are contained.

Изменение содержимого блока 7 в режиме редактирования осуществляется по командам оператора с клавиатуры 2. В этом случае под управлением процессора 4 в регистр 13 заносится адрес начала координат редактируемой области графической информации, в результате чего физический адрес изменяемой ячейки памяти определяется состоянием выходов сумматора 14, на входы которого поступает информация об адресе ячейки блока 7 с регистра 13 и шин магистрали 6, а в регистре 10 устанавливаются пятый разряд и комбинация кода в нулевом, первом и втором разрядах выбора режима записи-чтения первого, второго и третьего каналов блока 7. Для изменения одного элемента графического изображения в блоке 7 сначала производится считывание информации по указанному адресу, затем модификация считанной информации в регистрах общего назначения процессора 4 и далее запись ее вновь по указанному адресу. Трансляция информации через блок 18 шинных формирователей с выходов блока 7 или блока 20 буферных регистров на магистраль 6 и в обратном направлении обеспечивается сигналами на соответствующих адресных шинах магистрали 6 состоянием седьмого, восьмого и девятого разрядов регистра 10. Выработка сигнала управления блоком 7 осуществляется с помощью соответствующего сигнала селектора адреса (на фигурах не показан). Changing the contents of block 7 in editing mode is carried out according to the operator’s commands from the keyboard 2. In this case, under the control of processor 4, the address of the origin of the edited area of graphic information is entered into register 13, as a result of which the physical address of the memory cell being changed is determined by the state of the outputs of the adder 14, to the inputs which receives information about the cell address of block 7 from register 13 and bus lines 6, and in register 10, the fifth digit and a combination of code in the zero, first and second digits are selected An ora of the write-read mode of the first, second, and third channels of block 7. To change one graphic image element in block 7, the information is first read at the specified address, then the read information is modified in the general purpose registers of processor 4, and then it is written again to the specified address. Information transmission through block 18 of bus drivers from the outputs of block 7 or block 20 of buffer registers to line 6 and in the opposite direction is provided by signals on the corresponding address buses of line 6 with the state of the seventh, eighth and ninth bits of register 10. The control signal is generated by block 7 using the corresponding address selector signal (not shown in the figures).

Блок 7 выполнен на элементах памяти статического типа. В последнем случае требуется изменение программы блока 23 блока 9 и введение схемы дополнительного мультиплексирования адреса для блока 7, что легко реализуется в аппаратном исполнении. Block 7 is made on static-type memory elements. In the latter case, it is necessary to change the program of block 23 of block 9 and introduce an additional address multiplexing circuit for block 7, which is easily implemented in hardware.

Технико-экономическая эффективность дисплея заключается в том, что изобретение позволяет расширить область применения за счет обеспечения ввода цветной графической информации непосредственно в графическое ОЗУ дисплея в реальном масштабе времени работы внешнего устройства, обеспечить синхронизацию ввода цветной видеоинформации по сигналам синхронизации внешнего устройства, повысить достоверность ввода видеоинформации за счет ввода изображения за один кадр, разгрузить магистраль процессора за счет обеспечения ввода с видеолиний непосредственно в графическое ОЗУ, повысить достоверность ввода информации за счет передачи и приема информации фрагментами в увеличенном масштабе, снизить аппаратные затраты и стоимость дисплея за счет использования функциональных возможностей узлов и блоков, входящих в состав графических дисплеев, организовать каналы видеосвязи между устройствами, что особенно перспективно при подключении к входам и выходам R, G, B сигналов дисплея приемопередающих устройств оптических линий связи. The technical and economic efficiency of the display lies in the fact that the invention allows to expand the scope by providing the input of color graphic information directly into the graphic RAM of the display in real-time operation of an external device, to synchronize the input of color video information according to the synchronization signals of an external device, to increase the accuracy of inputting video information by inputting the image in one frame, unload the processor line by providing input from video lines n directly in graphic RAM, increase the accuracy of inputting information by transmitting and receiving information in fragments on an enlarged scale, reduce hardware costs and display costs by using the functionality of nodes and blocks that make up graphic displays, organize video communication channels between devices, which is especially promising when connecting to the inputs and outputs R, G, B of the display signals of the transceiver devices of the optical communication lines.

Claims

1. A DISPLAY containing a control unit, the input-output of which is connected to a highway connected to the input-output of the interface unit, the output of the data input unit and the input-output of the first RAM unit, a synchronization unit, the first output of which is connected to the first control input of the second unit RAM, synchronization unit, the first output of which is connected to the first control input of the second RAM unit, the first register, the input of which is connected to the highway, the outputs of the second RAM unit are connected to the first information input of the shift register block, the control input of which is connected to the second output of the synchronization block, the third output of which is connected to the sync input of the video signal shaper, the output of which is connected to the input of the display unit, the second register, the first and second adders and the multiplexer, the control input of which is connected to the fourth the output of the synchronization unit, the clock input of which is connected to the output of the clock generator, the outputs of the first and second adders are connected to the address inputs of multi a lexor whose output is connected to the address input of the second RAM block, the second register input is connected to the trunk, and the output is connected to the first information inputs of the first and second adders, the second information input of the first adder is connected to the trunk, the first output of the shift register block is connected to the information input of the video shaper, the second information input of the second adder is connected to the fifth output of the synchronization unit, characterized in that, in order to expand the scope of the display and by increasing the volume and reliability of the displayed information by inputting information from an external device in real time, it contains a read-only memory block, a bus driver unit, an analog-to-digital converter unit, and a buffer register unit, the control input of which is connected to the second output of the synchronization unit, connected to the control input of the block of analog-to-digital converters, the information input of which and the information input of the synchronization block are the information input of the display it, the output of the block of analog-to-digital converters is connected to the second information input of the block of shift registers, the second output of which is connected to the information input of the block of buffer registers, the output of which is connected to the first information input of the block of bus drivers, the second information input of which is connected to the output of the second block of random access memory , the control input of the bus former unit is connected to the output of the first register, the input-output is connected to the trunk, and the output is to the information input of the second unit an internal memory, the second control input of which is connected to the output of the first register connected to the control input of the synchronization unit, the clock input of the control unit is connected to the output of the clock generator, the input-output of the permanent memory unit is connected to the trunk.

2. The display according to claim 1, characterized in that the synchronization unit contains a counter of image elements, the counting input of which is the clock input of the unit and connected to the control inputs of the first, second and third registers, the information inputs of which are connected to the outputs of the first, second and third blocks of permanent memory, the first address inputs of which are connected to the output of the counter of image elements, the second address inputs to the output of the line counter, and the control inputs to the control input of the multiplexer, which is controlled by the control input of the block, the first information input of which is the first information input of the multiplexer, the second and third information inputs of which are connected to the first outputs of the second and third registers respectively, the second outputs of which are the fourth and fifth outputs of the block, the first output of the multiplexer is connected to the counter reset input lines and the first input of the OR element, and the second output with the counting input of the line counter and the second input of the OR element, the output of which is connected to the reset input a pixel counter, the first and second outputs of the first register are the first and fourth block outputs, and the third and fourth outputs of the first register are respectively the second and the third block outputs.