RU1637638C

RU1637638C - Former of signals of television picture

Info

Publication number: RU1637638C
Authority: RU
Inventors: Ю.А. Бушмакин; А.Ю. Воропаев; В.В. Куликов
Original assignee: Бушмакин Юрий Алексеевич
Priority date: 1988-06-20
Filing date: 1988-06-20
Publication date: 1994-07-15

Abstract

FIELD: applied television. SUBSTANCE: data on pictures come from storages 4 over exchange wire 1 through masking units 5 and/or through fragmentation unit 6 and go to output of former. Fragmentation unit includes controlling storage 7 and communication unit 8. It provides for formation of fragments of arbitrary shape from storages 4. Former makes it possible to receive color or black-and-white picture from N pictures contained in storages 4. Masking, fragmentation and fragmentation with superpositioning modes are available. EFFECT: expanded functional capabilities by formation of pictures from fragments of arbitrary shape. 2 cl, 4 dwg

Description

Изобретение касается прикладного телевидения и может быть использовано в устройствах для обработки и отображения цветных, черно-белых полутоновых и графических изображений, при исследовании природных ресурсов, в медицинской и промышленной диагностике, в составе систем автоматического проектирования, художественного конструирования и др. The invention relates to applied television and can be used in devices for processing and displaying color, black and white halftone and graphic images, in the study of natural resources, in medical and industrial diagnostics, as part of automatic design systems, artistic design, etc.

Цель изобретения - расширение функциональных возможностей путем формирования сигналов изображений из фрагментов произвольной формы. The purpose of the invention is the expansion of functionality by generating image signals from fragments of arbitrary shape.

На фиг. 1 представлена структурная электрическая схема формирователя сигналов телевизионных изображений; на фиг. 2 - блока памяти; на фиг. 3 - блока маскирования; на фиг. 4 - блока управляющей памяти (БУП). In FIG. 1 is a structural electrical diagram of a television imager; in FIG. 2 - memory block; in FIG. 3 - block masking; in FIG. 4 - control memory unit (BUP).

Формирователь сигналов телевизионных изображений (см. фиг. 1) содержит шину 1 отображения, шину 2 обмена, шину 3 управления, нулевой, первый,..., (N-1)-ый блоки 4.0,4.1,...,4.(N-1) памяти, нулевой, первый,...,(N-1)-й блоки 5.0,5.1, . . .,5.(N-1) маскирования, устройство 6 фрагментирования, содержащее блок 7 управляющей памяти и блок 8 коммутации, имеющий регистр 9 управления, нулевой, первый,...,(М-1)-й коммутаторы 10.0,10.1,...,10.(М-i), нулевой, первый, ...,(М-1)-й канальные передатчики 11.0,11.1,...,11.(М-1). Каждый блок 4 памяти (см. фиг. 2) содержит схему 12 местного управления, регистр 13 масштаба по оси Х, счетчик 14 масштаба по оси Х, счетчик 15 координат по оси Х, адресный коммутатор 16, элемент 17 памяти, первый регистр 18 индикации, второй регистр 19 индикации, регистр 20 смещения по оси Х, регистр 21 масштаба по оси Y, счетчик 22 масштаба по оси Y, регистр 23 смещения по оси Y, счетчик 24 координаты по оси Y и коммутатор 25 данных. Каждый блок 5 маскирования (см. фиг. 3) содержит нулевую, первую,...,(М-1)-ю схему 26.0, 26.1, 26.(М-1) регистров масок, нулевую, первую,...,(М-1)-ю схему 27.0,27.1,...,27.(М-1) логических элементов И, нулевую, первую,. . . , (М-1) схему 28.0,28.1,...,28.(М-1) канальных передатчиков. Блок 7 управляющей памяти (см. фиг. 4) содержит схему 29 местного управления БУП, регистр 30 смещения по оси Х БУП, счетчик 31 координат по оси Х БУП, адресный коммутатор 32 БУП, элемент 33 памяти БУП, регистр 34 индикации БУП, регистр 35 смещения по оси Y БУП, счетчик 36 координат по оси Y БУП, регистр 37 данных БУП. The signal generator of television images (see Fig. 1) contains a display bus 1, an exchange bus 2, a control bus 3, zero, first, ..., (N-1) th blocks 4.0,4.1, ..., 4. (N-1) memory, zero, first, ..., (N-1) -th blocks 5.0,5.1,. . ., 5. (N-1) masking, fragmentation device 6, comprising a control memory unit 7 and a switching unit 8 having a control register 9, zero, first, ..., (M-1) th switches 10.0,10.1, ..., 10. (M-i), zero, first, ..., (M-1) -th channel transmitters 11.0,11.1, ..., 11. (M-1). Each memory unit 4 (see Fig. 2) contains a local control circuit 12, a scale register 13 on the X axis, a scale counter 14 on the X axis, a coordinate counter 15 on the X axis, address switch 16, memory element 17, the first display register 18 , a second display register 19, an X axis offset register 20, a Y axis scale register 21, a Y axis scale counter 22, a Y axis offset register 23, a Y axis coordinate counter 24, and a data switch 25. Each masking unit 5 (see Fig. 3) contains a zero, first, ..., (M-1) -th scheme 26.0, 26.1, 26. (M-1) mask registers, zero, first, ..., (M-1) th circuit 27.0,27.1, ..., 27. (M-1) logical elements AND, zero, first ,. . . , (M-1) circuit 28.0,28.1, ..., 28. (M-1) channel transmitters. Block 7 of the control memory (see Fig. 4) contains a local control circuit 29 of the control unit, a shift register 30 along the X axis of the control unit, a counter 31 of coordinates along the X axis of the control unit, an address switch 32 of the control unit, an element 33 of the control unit memory, an indication unit 34 of the control unit, a register 35 offsets along the Y axis of the BCU, a counter 36 coordinates along the Y axis of the BCU, the data register 37 of the BCU.

Формирователь сигналов телевизионных изображений работает следующим образом. Шины 1-3 представляют собой совокупности электрических линий, связывающих формирователь с внешними устройствами. Шина 1 отображения также осуществляет обмен сигналами между функциональными блоками внутри формирователя. По шине 2 обмена осуществляется синхронизация формирователя, прием адресов, прием-передача данных и управляющей информации. По шине 3 управления поступают сигналы разрешения записи, чтения, хранения информации, управляющие работой всех блоков формирователя. Скорость передачи информации по шинам обмена и управления определяется типом внешних устройств. По шине 1 отображения данных об изображениях в темпе отображения непрерывно поступают из блоков 4.0,4.1,...,4.(N-1) памяти через блоки 5.0,5.1,...,5.(N-1) маскирования и/или через блок 6 фрагментирования на выходы отображения устройства. При записи данных об изображении в темпе отображения данные без изменения передаются в блоки 4.0,4.1,...,4.(N-1) памяти с входа отображения устройства по линиям обратной записи шины 1 отображения. Линии обратной записи могут использоваться для записи результатов обработки данных об изображениях. Вход-выход отображения устройства состоит из двух частей, а именно из М выходов отображения и трех входов обратной записи, соответствующих красной, зеленой и синей составляющим изображения. Все входы и выходы отображения состоят из R линий связи каждый. Каждый блок 4.0,4.1,...,4.(N-1) памяти хранит цифровые данные об изображении, которые представлены в виде числовой матрицы, имеющей i-строк и I-столбцов, соответствующих горизонталям и вертикалям изображения. Численными значениями матрицы являются R-разрядные коды яркости всех элементов изображения, т.е. каждый блок 4.0,4.1,... ,4.(N-1) памяти имеет информационный объем V_г где V_г =

J˙R (бит). Цветное полутоновое изображение представляется совокупностью трех числовых матриц, соответствующих красной, зеленой и синей составляющим цветного полутонового изображения. Каждая из этих трех матриц имеет те же значения

, I, R, что и одна матрица черно-белого полутонового изображения, и может быть записана в какой-либо из N блоков памяти. Для хранения одного цветного изображения используются любые три блока памяти. Данные об изображении могут записываться в блоки 4.0,4.1,...,4.(N-1) памяти или считываться внешним устройством по шине 2 обмена, а также непрерывно считываться или записываться в темпе развертки телевизионного изображения по шине 1 отображения. Текущая позиция считываемого элемента блоков 4.0,4.1,...,4.(N-1) памяти определяется содержимым счетчика 15 координаты по оси Х и счетчика 24 по оси Y, содержимое которых через адресный коммутатор 16 поступает в элемент памяти 17. Данные о нескольких соседних по строке элементах поступают из элемента памяти (ЭП) 17 в первый регистр 18 индикации, используемый также для согласования цикла записи в ЭП с темпом телевизионной развертки, что обеспечивается записью в регистр 18 индикации данных о нескольких соседних по строке элементах изображения с помощью последовательного сдвига содержимого регистра 18. Данные с выхода первого регистра 18 индикации поступают параллельно на вход второго регистра 19 индикации, осуществляющего согласование цикла считывания из ЭП с темпом телевизионной развертки и используемого для записи данных в ЭП. Количество N_э считываемых-записываемых в регистры 18 и 19 индикации данных о соседних по строке элементах изображения зависит от Т_озу, Т_ис, где Т_озу больше или равно наибольшему из Т_счит и Т_зап., где Т_счит - длительность цикла считывания (Т_зап - длительность цикла записи в ЭП, Т_ис - временной интервал строки кадра, используемый для индикации изображения). Регистр 19 индикации обеспечивает путем последовательного сдвига выдачу данных об элементе изображения на шину отображения. Содержимое счетчиков 15 и 24 увеличивается на единицу при переполнении счетчиков 14 и 22 масштаба, которые делят тактовую частоту импульсов синхронизации по элементам в соответствии с содержимым регистров 31 и 21 масштаба. Деление тактовой частоты импульсов синхронизации замедляет работу счетчиков 15 и 24 координат, увеличивает цикл считывания-записи ЭП и используется при выполнении операции масштабирования, заключающейся в повторении каждого элемента блоков 4.0,4.1, . ..,4.(N-1) памяти в 2.4,...,8 раз по горизонтали и/или в 2,4...8 раз по вертикали. Начальные значения счетчиков 15 и 24 для строки и столбца задаются содержимым регистров 20 и 23 смещения. Изменение начальных значений счетчиков 15 и 24 может быть использовано при выполнении операции сдвига изображения на экране в различных направлениях. Коммутатор 25 данных обеспечивает запись данных в ЭП 17 в дополнительном положении адресного коммутатора 16, а также запись данных, соответствующих одной из трех (красной, зеленой, синей) цветовых составляющих, поступающих по линиям обратной записи шины отображения.The signal generator television images operates as follows. Tires 1-3 are a combination of electrical lines connecting the shaper with external devices. The display bus 1 also exchanges signals between function blocks within the driver. On the exchange bus 2, the shaper is synchronized, addresses are received, data and control information are transmitted and received. The control bus 3 receives signals for recording, reading, and storing information that control the operation of all the blocks of the shaper. The speed of information transfer on the exchange and control buses is determined by the type of external devices. On the display bus 1, image data at the display rate is continuously received from the blocks 4.0,4.1, ..., 4. (N-1) memory through the blocks 5.0,5.1, ..., 5. (N-1) masking and / or through block 6 fragmentation on the display outputs of the device. When recording data about the image in the display rate, the data is transferred without changes to the blocks 4.0,4.1, ..., 4. (N-1) memory from the input of the display device on the writeback lines of the display bus 1. Reverse recording lines can be used to record image processing results. The display input-output of the device consists of two parts, namely, M display outputs and three write-back inputs corresponding to the red, green, and blue components of the image. All inputs and outputs of the display consist of R communication lines each. Each block 4.0,4.1, ..., 4. (N-1) memory stores digital image data, which is presented in the form of a numerical matrix having i-rows and I-columns corresponding to the horizontal and vertical of the image. The numerical values of the matrix are R-bit brightness codes of all image elements, i.e. each block 4.0,4.1, ..., 4. (N-1) memory has an information volume of V _g where V _g =

J˙R (bit). A color halftone image is represented by a combination of three numerical matrices corresponding to the red, green, and blue components of the color halftone image. Each of these three matrices has the same meanings.

, I, R, as one matrix of a black-and-white grayscale image, and can be written to any of N memory blocks. To store one color image, any three memory blocks are used. Image data can be written to blocks 4.0,4.1, ..., 4. (N-1) memory or read by an external device via bus 2 exchange, as well as continuously read or written to the scan rate of a television image on bus 1 display. The current position of the read element of the blocks 4.0,4.1, ..., 4. (N-1) memory is determined by the contents of the counter 15 coordinates on the X axis and counter 24 on the Y axis, the contents of which through the address switch 16 enters the memory element 17. Data about several elements adjacent to the line from the memory element (EF) 17 to the first display register 18, which is also used to coordinate the recording cycle in the EF with the television scan rate, which is ensured by writing to the display register 18 data on several image elements adjacent to the line using been consistent shift register 18. The content data output from the first register 18 receives in parallel on the display input of the second register 19 indicating performing the matching of the read cycle with EP television scan rate and used to write data into the EG. The number N _E read-written in

registers

18 and 19 show data of the neighbor of pixel rows depends on T _RAM, T _IP, where T _RAM is greater than or equal to the highest of the T _counting both T _Rec where T _Reader -. Cycle time readout ( T _Rec - the duration of the write cycle in EP, _IP T - time frame interval string used to display the image). The display register 19 provides, by sequentially shifting, the output of data about an image element to a display bus. The contents of the

counters

15 and 24 increases by one upon overflow of the

counters

14 and 22 of the scale, which divide the clock frequency of the synchronization pulses by elements in accordance with the contents of the

registers

31 and 21 of the scale. The division of the clock frequency of the synchronization pulses slows down the operation of the

counters

15 and 24 of the coordinates, increases the read-write cycle of the electronic drive and is used when performing the scaling operation, which consists in repeating each element of blocks 4.0,4.1,. .., 4. (N-1) of the memory 2.4, ..., 8 times horizontally and / or 2.4 ... 8 times vertically. The initial values of the

counters

15 and 24 for the row and column are determined by the contents of the

offset registers

20 and 23. Changing the initial values of the

counters

15 and 24 can be used when performing the operation of shifting the image on the screen in different directions. The data switch 25 provides data recording in the ES 17 in the additional position of the address switch 16, as well as data recording corresponding to one of the three (red, green, blue) color components coming from the write bus return lines of the display bus.

Работа блоков 4.0,4.1,...,4.(N-1) памяти управляется схемой 12 местного управления и заключается в следующем. The operation of blocks 4.0,4.1, ..., 4. (N-1) memory is controlled by the local control circuit 12 and is as follows.

Блоки 5.0,5.1, . . .,5.(N-1) маскирования разрешают или запрещают прохождение битов данных от соответствующего блока 4.0, 4.1,...,4.(N-1) памяти к соответствующему выходу отображения формирователя, т.е. осуществляют селектирование данных, поступающих с выходов блоков 4.0,4.1,...,4.(N-1) памяти на один или несколько выходов отображения. Каждый блок маскирования связан с выходом соответствующего блока 4.0,4.1,...,4.(N-1). Подключение данных об изображении, поступающих с выхода блока памяти, к соответствующему выходу отображения осуществляется с помощью схем 26.0,26.1,...,26(М-1) R-разрядных регистров масок, запись кода маски в которые происходит по шине обмена, под действием сигналов, поступающих по шине управления. На схемах 27.0,27.1,... ,27.(М-1) логических элементов И выполняется операция побитного маскирования данных об изображениях, поступающих по шине отображения с выходов блоков 4.0,4.1,...,4.(N-1) памяти. Результат маскирования через канальные передатчики 28.0,28.1,...,28.(М-1) подается на соответствующий выход отображения. Все блоки 5.0,5.1,...,5.(N-1) маскирования имеют М выходов и три входа, соединенные соответственно с М выходами и тремя выходами отображения. Нулевой выход (N-1)-го блока маскирования соединен с нулевым выходом отображения, первый выход (N-1)-го блока маскирования соединен с первым выходом отображения и М-1-й выход - 1-го блока маскирования соединен с М-1-м выходом отображения. Три входа отображения, соответствующие красной, зеленой, синей цветовым составляющим, соединены тремя R-разрядными линиями обратной записи с соответствующими тремя входами коммутаторов 25 блоков 4.0,4.1,...,4.(N-1) памяти. Текущая позиция считываемого элемента блока 7 управляющей памяти определяется содержимым счетчиков 31 координаты по оси Х и 36 по оси Y, содержимое которых через адресный коммутатор 32 поступает в элемент памяти 33. Данные о нескольких соседних по строке элементах поступают из ЭП 33 в регистр 34 индикации. Регистр 34 индикации путем последовательного сдвига обеспечивает выдачу кодов управления блоком 28 коммутации. Начальные значения счетчиков 31 и 36 для строки и столбца задаются содержимым регистров 30 и 35 смещения. Регистр 37 используется для записи данных в ЭП 33, поступающих по шине обмена в блок 7 управляющей памяти. Блок 7 управляющей памяти имеет информационный объем. Blocks 5.0,5.1,. . ., 5. (N-1) masking allow or prohibit the passage of data bits from the corresponding block 4.0, 4.1, ..., 4. (N-1) memory to the corresponding output of the display of the shaper, i.e. select the data coming from the outputs of blocks 4.0,4.1, ..., 4. (N-1) memory on one or more display outputs. Each masking unit is associated with the output of the corresponding block 4.0,4.1, ..., 4. (N-1). The connection of image data coming from the output of the memory block to the corresponding output of the display is carried out using circuits 26.0,26.1, ..., 26 (M-1) R-bit register of masks, the mask code is written to them via the exchange bus, under the action of signals arriving on the control bus. On the circuits 27.0,27.1, ..., 27. (М-1) logical elements AND, the operation of bitwise masking of data on images received via the display bus from the outputs of blocks 4.0,4.1, ..., 4. is performed (N-1) memory. The masking result through channel transmitters 28.0,28.1, ..., 28. (M-1) is fed to the corresponding display output. All blocks 5.0.5.1, ..., 5. (N-1) masking have M outputs and three inputs connected respectively to M outputs and three display outputs. The zero output of the (N-1) -th masking unit is connected to the zero output of the display, the first output of the (N-1) -th masking unit is connected to the first output of the display, and the M-1st output of the 1st masking unit is connected to M- 1st display output. The three display inputs corresponding to the red, green, and blue color components are connected by three R-bit writeback lines to the corresponding three inputs of the switches 25 of the blocks 4.0,4.1, ..., 4. (N-1) memory. The current position of the read element of the control memory unit 7 is determined by the contents of the X coordinate axes and 36 along the Y axis, the contents of which through the address switch 32 are supplied to the memory element 33. Data on several elements adjacent to the line are received from the EC 33 in the display register 34. The register 34 indication by sequential shift provides the issuance of control codes of the block 28 switching. The initial values of the counters 31 and 36 for the row and column are set by the contents of the offset registers 30 and 35. Register 37 is used to write data to the EC 33, received via the exchange bus in block 7 of the control memory. The control memory unit 7 has an information volume.

V_у=

J·M ]log₂N+0,5 [ где ]...[ - операция выделения целой части числа.V _y =

J · M] log ₂ N + 0.5 [where] ... [is the operation of extracting the integer part of a number.

Блок 7 управляется схемой 29 местного управления. Блок 8 коммутации состоит из М коммутаторов 10.0,10.1,...,10.(М-1), блоков 11.0,11.1,...,11. (М-1) канальных передатчиков, регистра 9 управления передачей данных на шину отображения. С выхода управляющей памяти М К-разрядных кодов управления, являющихся номерами блоков 4.0,4.1,...,4.(N-1) памяти, поступают на М К-разрядных адресных входов блока 8 коммутации так, что К-разрядный код с нулевым номером поступает на адресный вход нулевого коммутатора 10.0, первый К-разрядный код - на адресный вход первого коммутатора 10.1 и т.д. (М-1)-й К-разрядный код поступает на адресный вход (М-1)-го коммутатора 25.(М-1). Блоки 4.0,4.1,...,4.(N-1) памяти и блок 7 управляющей памяти работают синхронно. Данные об элементах изображений поступают из блоков 4.0,4.1,...,4. (N-1) памяти на шину отображения одновременно с М К-разрядными кодами управления, определяющими на какой выход отображения поступают данные с каждого элемента М изо- бражений и из какого блока 4.0,4.1,...,4.(N-1) памяти. В регистр 9 управления по шине обмена при поступлении команды записи с шины управления на вход разрешения записи регистра записывается М-разрядное управляющее слово. Каждый (М-1)-выход регистра 9 соединен с входом разрешения соответствующего блока 11.(М-1) канального передатчика. Наличие единичного состояния в (М-1)-м разряде регистра 9 управления разрешает прохождение данных об изображении с выхода блока 10.(М-1) коммутатора через блок 11.(М-1) канального передатчика по шине отображения на (М-1)-й выход отображения. Block 7 is controlled by a local control circuit 29. Switching block 8 consists of M switches 10.0,10.1, ..., 10. (M-1), blocks 11.0,11.1, ..., 11. (M-1) channel transmitters, register 9 control the transfer of data to the display bus. From the output of the control memory, M K-bit control codes, which are block numbers 4.0,4.1, ..., 4. (N-1) memory, go to the M K-bit address inputs of the switching unit 8 so that the K-bit code with the zero number goes to the address input of the zero switch 10.0, the first K-bit code goes to the address input of the first switch 10.1, etc. The (M-1) th K-bit code arrives at the address input of the (M-1) th switch 25. (M-1). Blocks 4.0,4.1, ..., 4. (N-1) memory and block 7 of the control memory operate synchronously. Data on image elements comes from blocks 4.0,4.1, ..., 4. (N-1) memory to the display bus simultaneously with M K-bit control codes determining which display output the data from each element of M images comes from and from which block 4.0,4.1, ..., 4. (N-1 ) memory. An M-bit control word is written to the control register 9 via the exchange bus when a write command is received from the control bus to the register write enable input. Each (M-1) -output of register 9 is connected to the enable input of the corresponding unit 11. (M-1) of the channel transmitter. The presence of a single state in the (M-1) -th category of the control register 9 allows the passage of image data from the output of block 10. (M-1) of the switch through block 11. (M-1) of the channel transmitter over the display bus to (M-1 ) th output of the display.

Введение в формирователь устройства 6 фрагментирования позволяют формировать на М-выходах отображения устройства, в темпе отображения, изображения, состоящие из фрагментов произвольной формы, выделенных из изображений, хранящихся в блоках 4.0,4.1,...,4.(N-1) памяти, без наложения этих изображений и без разрушения информации, хранящейся в блоках 4.0,4.1,...,4. (N-1) памяти. Формирователь обработки изображений при отображении может работать в трех основных режимах: маскирования, фрагментирования, фрагментирования с наложением. Introduction to the shaper of the device 6 fragmentation allows you to form on the M-outputs of the display device, at a display speed, images consisting of fragments of arbitrary shape, extracted from images stored in blocks 4.0,4.1, ..., 4. (N-1) memory , without overlaying these images and without destroying the information stored in blocks 4.0,4.1, ..., 4. (N-1) memory. The imager of image processing during display can work in three main modes: masking, fragmenting, fragmenting with overlay.

Работа формирователя осуществляется следующим образом. При работе в режиме маскирования на вход разрешения записи регистра 9 управления поступает команда записи с шины управления. Под действием этой команды происходит запись М-разрядного нулевого кода с шины обмена в регистр 9 управления. М-разрядный нулевой код блокирует передачу данных через блоки 11.0,11.1,...,11. (М-1) канальных передатчиков и отключает блок 6 фрагментирования от шины отображения. По шине обмена выполняется запись R-разрядных кодов масок в регистры 26.0,26.1, ...,26.(М-1) блоков 5.0, 5.1,...,5.(N-1) маскирования. Всего в N блоков маскирования может быть записано (NxM) R-разрядных кодов масок. В зависимости от содержимого регистров масок возможны различные варианты маскирования. The shaper is as follows. When operating in masking mode, a write command from the control bus is received at the write enable input of the control register 9. Under the action of this command, an M-bit zero code is written from the exchange bus to the control register 9. M-bit zero code blocks data transmission through blocks 11.0,11.1, ..., 11. (M-1) channel transmitters and disconnects the fragmentation unit 6 from the display bus. The exchange bus writes R-bit mask codes to the registers 26.0,26.1, ..., 26. (M-1) blocks 5.0, 5.1, ..., 5. (N-1) masking. Altogether, (NxM) R-bit mask codes can be recorded in N masking units. Different masking options are possible depending on the contents of the mask registers.

Данные об изображении с выходов блоков 4.0, 4.1,..,4.(N-1) памяти без изменения передаются на шину отображения. В этом случае в регистры маскирования соответствующие выбранному выходу шины отображения и блоку памяти, данные с которого поступают на этот выход, записываются единичные коды таким образом, что каждому (М-1)-му блоку памяти, выходы которого подключаются к шине отображения, ставится в соответствие свой (М-1)-й выход отображения. В остальные регистры маскирования записываются нулевые коды. Блоки маскирования выполняют функции коммутаторов с N входов на М выходов. The image data from the outputs of blocks 4.0, 4.1, .., 4. (N-1) memory is transferred without change to the display bus. In this case, in the masking registers corresponding to the selected output of the display bus and the memory block, the data from which are supplied to this output, unit codes are written so that each (M-1) th memory block whose outputs are connected to the display bus is set to match your (M-1) -th display output. The remaining masking registers are written with zero codes. Masking units perform the functions of switches from N inputs to M outputs.

Побитное маскирование данных выполняется аналогично с той разницей, что в регистры маскирования, соответствующие выбранному блоку памяти и выходу отображения, записываются любые R-разрядные кодовые комбинации, отличные от единичных и нулевых. Этот вариант маскирования удобен при выделении из содержимого блоков памяти двуградационных изображений (с двумя уровнями яркости, например, изображения схем, карт и т.д.), а также при получении яркостных срезов полутоновых изображений, когда необходимо выделить определенный уровень яркости. Bitwise masking of data is performed similarly with the difference that any R-bit code combinations other than single and zero are written to the masking registers corresponding to the selected memory block and display output. This masking option is convenient when extracting two-gradation images from the contents of memory blocks (with two brightness levels, for example, images of circuits, maps, etc.), as well as when receiving brightness sections of grayscale images when it is necessary to select a certain brightness level.

Когда число блоков памяти, выходы которых подключаются к шине отображения, больше количества выходов шины отображения, над данными об изображениях, поступающими с выходов разных блоков памяти на один выход отображения, выполняется операция МОНТАЖНОГО ИЛИ. When the number of memory blocks whose outputs are connected to the display bus is greater than the number of outputs of the display bus, an MOUNT OR operation is performed on the image data coming from the outputs of different memory blocks to one display output.

Возможны различные комбинации вариантов маскирования. Various combinations of masking options are possible.

В режиме фрагментирования на выходах отображения, в темпе отображения, формируются изображения, состоящие из фрагментов произвольной формы, выделенных из изображений, хранящихся в разных блоках памяти без наложения этих изображений и без разрушения содержимого блоков 4.0,4.1,...,4.(N-1) памяти. In the fragmentation mode, at the display outputs, at the display rate, images are formed consisting of fragments of arbitrary shape extracted from images stored in different memory blocks without superimposing these images and without destroying the contents of blocks 4.0,4.1, ..., 4. (N -1) memory.

Происходит это следующим образом. По шине обмена в блок 7 управляющей памяти под действием соответствующей команды записи происходит запись (M/K)-разрядных кодов для каждого (i/I) элемента М изображений. (М/K)-разрядный код составлен так, что в К его младших разрядах содержится К-разрядный код, соответствующий нулевому выходу отображения, в следующих К разрядах содержится код для первого выхода отображения и т.д. (М-1)-й К-разрядный код соответствует (М-1)-му выходу. Каждый блок 4.0, 4.1,...,4.(N-1) памяти имеет свой порядковый номер от 0 до (N-1), который кодируется К-разрядами. Каждому элементу М изображений, формируемых на М выходах отображения, ставится в соответствие К-разрядный код номера блока памяти, из которого взят этот элемент. В регистры 26.0, 26.1,...,26.(М-1) масок блоков 5.0, 5.1, . ..,5.(N-1) маскирования записываются нулевые коды, блокирующие передачу данных через эти блоки. В регистр 9 управления записывается М-разрядный единичный код, разрешающий прохождение данных об изображениях с выхода устройства 6 фрагментирования на выходы отображения. Для каждого элемента формируемых изображений с блока 7 управляющей памяти считывается М К-разрядных кодов, которые поступают на адресные входы М коммутаторов 11.0,11.1, . ..,11.(М-1) соответственно, обеспечивая прохождение на (М-1)-й выход отображения данных об элементе того блока памяти, номер которого соответствует этому (М-1)-му К-разрядному коду. Считывание информации с блока 7 управляющей памяти и данных об изображениях с блоков 4.0,4.1,...,4. (N-1) памяти синхронизированно с темпом отображения, с помощью сигналов синхронизации, поступающих в эти блоки по шине обмена. It happens as follows. On the exchange bus to the control memory unit 7, under the action of the corresponding write command, (M / K) -bit codes are recorded for each (i / I) element M of the images. The (M / K) -bit code is composed so that K low-order bits contain a K-bit code corresponding to the zero output of the display, the next K bits contain a code for the first output of the display, etc. The (M-1) th K-bit code corresponds to the (M-1) th output. Each block 4.0, 4.1, ..., 4. (N-1) memory has its own serial number from 0 to (N-1), which is encoded by K-bits. Each element of the M images formed on the M outputs of the display is assigned a K-bit code of the number of the memory block from which this element is taken. In registers 26.0, 26.1, ..., 26. (M-1) block masks 5.0, 5.1,. .., 5. (N-1) masking, zero codes are recorded that block the transmission of data through these blocks. An M-bit unit code is recorded in the control register 9, allowing the passage of image data from the output of the fragmenting device 6 to the display outputs. For each element of the generated images from the block 7 of the control memory is read M K-bit codes that are received at the address inputs of the M switches 11.0,11.1,. .., 11. (M-1), respectively, providing passage to the (M-1) -th output of displaying data about an element of that memory block, the number of which corresponds to this (M-1) -th K-bit code. Reading information from block 7 of the control memory and image data from blocks 4.0,4.1, ..., 4. (N-1) memory is synchronized with the display tempo, using the synchronization signals supplied to these blocks via the exchange bus.

В режиме фрагментирования с наложением блоки 5.0,5.1,...,5.(N-1) маскирования и устройство 6 фрагментирования подключается к шине отображения параллельно, что допускает наложение данных об изображениях на выходах отображения при совместной работе этих блоков. In the fragmentation mode with overlay, the 5.0.5.1, ..., 5. (N-1) masking units and the fragmenting device 6 are connected to the display bus in parallel, which allows the superposition of image data on the display outputs when these blocks work together.

При этом на (М-1)-м выходе отображения выполняется операция МОНТАЖНОГО ИЛИ над данными об изображениях, поступающими на этот выход с блоков маскирования и фрагментирования одновременно, или передача данных об изображениях, на какие-либо М выходов отображения от блоков маскирования (устройство фрагментирования) может быть заблокирована записью нулевых кодов в соответствующие регистры масок (записью нулевого значения в соответствующие разряды регистра управления), тогда данные об изображениях на эти М выходов будут поступать с соответствующих выходов устройства фрагментирования (с выходов блока маскирования). At the same time, on the (M-1) -th output of the display, an INSTALL OR operation is performed on the image data received at this output from the masking and fragmenting units at the same time, or the transmission of image data to any M display outputs from the masking units (device fragmentation) can be blocked by writing zero codes to the corresponding mask registers (by writing a zero value to the corresponding bits of the control register), then image data on these M outputs will come from the corresponding the output of the fragmentation device (from the outputs of the masking unit).

Запись информации в N блоков памяти, содержимое которых поступает на выходы отображения, в блок 7 управляющей памяти устройства 6 фрагментирования может происходить во время обратного хода луча по экрану телевизионного приемника, тогда процесс записи не будет заметен при отображении видеоинформации. Information is recorded in N memory blocks, the contents of which are fed to the display outputs, in block 7 of the control memory of fragmentation device 6 can occur during the beam backtrack on the television screen, then the recording process will not be noticeable when displaying video information.

Описанный вид режима наложения позволяет формировать на выходах отображения такие М изображений, одно или несколько из которых поступают целиком из блоков маскирования и их элементы могут быть побитно маскированы, а остальные изображения поступают из устройства фрагментирования и могут состоять из фрагментов. The described type of the blending mode allows one to form such M images at the display outputs, one or more of which come entirely from masking units and their elements can be masked bit by bit, and the rest of the images come from a fragmentation device and can consist of fragments.

Claims

1. TELEVISION IMAGE SIGNAL FORMER, containing N R-bit memory blocks, the information input-output of each memory block is connected to a bi-directional data exchange bus, which is the input-output bus of the driver's exchange, the control input of each memory block is connected to the control bus, which is the input bus controls of the shaper of masking units, the first inputs and outputs of which are connected by R-bit bidirectional buses with the outputs of the corresponding memory blocks, the second inputs of the masking units are connected are connected to the control bus, the third inputs and outputs of each masking unit are connected to M (where M is the number of processed television images) with output lines and three input communication lines of the bi-directional display bus, which is the input-output display bus of the former, the fourth inputs and outputs of the masking units connected to a bi-directional data exchange bus, characterized in that, in order to expand functionality by generating image signals from fragments of arbitrary shape, a fragmentation device containing a control memory unit and a switching unit is given, N R-bit information inputs of the switching unit are connected to the outputs of the corresponding memory units and are information inputs of the fragmenting device, the (N + 1) -th information output of the switching unit is connected to the data exchange bus, M k-bit address input switching unit connected respectively to M k-bit outputs of control memory block, where k =] log ₂ N + 0.5 [, where] ... [- allocation operation integer part, an information input-you One control memory unit is connected to a bi-directional data bus, the control input of the control memory unit is connected to a control bus connected to the control input of the switching unit, whose M R-bit outputs are M R-bit outputs of the fragmentation device and connected to M R-bit outputs display bus communication lines.

2. The shaper according to claim 1, characterized in that the switching unit contains an M-bit control register, M channel transmitters and M switches, the Nth R-bit information input of each switch is connected in parallel to the N-th R-bit information input of the device fragmentation, the address K-bit input of each switch is connected to the address input of the switching unit, the output of each switch is connected to the input of the corresponding channel transmitter, the control inputs of which are connected to the corresponding outputs of the register control unit, the first input of which is connected to the control input of the switching unit, and the second input is connected to (N + 1) the input-output of the switching unit, while the R-bit outputs of the M-channel transmitters are M R-bit outputs of the switching unit.