Claims (3)
1. Устройство подавления шума в информационном сигнале, содержащее блок памяти, первый вход которого объединен с первыми входами блока сравнения и блока ключей и является первым входом устройства, выход блока ключей является выходом устройства, выход блока памяти соединен со вторым входом блока сравнения, первый и второй выходы которого соединены соответственно с первым входом блока определения смены знака приращения и вторым входом блока памяти, второй выход устройства сравнения соединен также с первым входом счетного блока и четвертым входом преобразователя временных интервалов, второй и третий выходы которого соединены соответственно со вторым и третьим входами счетного блока, второй выход которого соединен со вторым входом преобразователя временных интервалов, выход блока смены знака приращения соединен с третьим входом преобразователя временных интервалов, отличающееся тем, что в него введены три элемента ИЛИ, D-триггер и блок сравнения смежных временных интервалов, выход которого соединен со вторыми входами элементов ИЛИ, второй выход устройства сравнения соединен также с третьим входом блока сравнения смежных временных интервалов, первый выход преобразователя временных интервалов соединен с первым входом второго элемента ИЛИ, выход которого соединен со вторыми входами блока ключей и D-триггера, выход которого соединен с первым входом блока сравнения смежных временных интервалов и первым входом преобразователя временных интервалов, пятый вход которого объединен со вторым входом блока сравнения смежных временных интервалов и является третьим входом устройства, шестой вход преобразователя временных интервалов соединен с выходом первого элемента ИЛИ, первый выход счетного блока соединен с первым входом D-триггера и седьмым входом преобразователя временных интервалов, второй выход счетного блока соединен также с первым входом третьего элемента ИЛИ, выход которого соединен с третьим входом блока памяти, четвертый вход которого объединен со вторым входом блока определения смены знака приращения, первым входом первого элемента ИЛИ и является вторым входом устройства.1. A noise suppression device in an information signal containing a memory block, the first input of which is combined with the first inputs of the comparison block and the key block and is the first input of the device, the output of the key block is the output of the device, the output of the memory block is connected to the second input of the comparison block, the first and the second outputs of which are connected respectively to the first input of the unit for determining the sign change increment and the second input of the memory block, the second output of the comparison device is also connected to the first input of the counting unit and the fourth m input of the time interval converter, the second and third outputs of which are connected respectively to the second and third inputs of the counting unit, the second output of which is connected to the second input of the time interval converter, the output of the increment sign change unit is connected to the third input of the time interval converter, characterized in that three OR elements, a D-flip-flop, and a unit for comparing adjacent time intervals, the output of which is connected to the second inputs of the OR elements, the second output of the comparison device with is also Din with the third input of the unit for comparing adjacent time intervals, the first output of the converter of time intervals is connected to the first input of the second OR element, the output of which is connected to the second inputs of the key block and D-trigger, the output of which is connected to the first input of the unit for comparing adjacent time intervals and the first the input of the converter of time intervals, the fifth input of which is combined with the second input of the unit for comparing adjacent time intervals and is the third input of the device, the sixth input of the converter I of time intervals is connected to the output of the first OR element, the first output of the counting unit is connected to the first input of the D-trigger and the seventh input of the time interval converter, the second output of the counting unit is also connected to the first input of the third OR element, the output of which is connected to the third input of the memory unit, the fourth input of which is combined with the second input of the unit for determining the change of the sign of the increment, the first input of the first element OR is the second input of the device.
2. Устройство по п.1, отличающееся тем, что преобразователь временных интервалов выполнен на счетном триггере, счетчиках, элементе сравнения, элементах И, элементах ИЛИ, элементе 2ИЛИ-2И, выход которого соединен с первым входом первого элемента ИЛИ, выход которого соединен с тактовым входом счетного триггера и первыми входами первого и второго элементов И и вторым входом второго элемента ИЛИ, первый вход которого объединен с первым входом третьего элемента ИЛИ и является третьим входом преобразователя, первым выходом которого является выход второго элемента ИЛИ, прямой выход счетного триггера соединен со вторым входом первого элемента И, первым входом третьего элемента И и первым входом элемента 2ИЛИ-2И, инверсный выход счетного триггера соединен с первым входом четвертого элемента И и вторым входом второго элемента И, выход которого соединен с первым входом четвертого элемента ИЛИ, выходы третьего элемента И, четвертого элемента И и четвертого элемента ИЛИ соединены соответственно со счетным входом первого счетчика, счетным входом и входом сброса второго счетчика, выходы первого и второго счетчиков соединены с соответствующими первыми и вторыми входами элемента сравнения, выход которого соединен с вторым входом третьего элемента ИЛИ и является третьим выходом преобразователя, выход третьего элемента ИЛИ соединен с вторым входом четвертого элемента ИЛИ, выход первого элемента И соединен с входом сброса первого счетчика и является вторым выходом преобразователя, вход установки счетного триггера и второй вход первого элемента ИЛИ, второй и третий входы элемента 2ИЛИ-2И, третий вход первого элемента ИЛИ являются соответственно шестым, четвертым, седьмым и вторым входами преобразователя, первый и второй входы пятого элемента И являются соответственно первым и пятым входами преобразователя, выход пятого элемента И соединен со вторыми входами третьего и четвертого элементов И.2. The device according to claim 1, characterized in that the time interval converter is made on a counting trigger, counters, comparison element, AND elements, OR elements, 2OR-2I element, the output of which is connected to the first input of the first OR element, the output of which is connected to the clock input of the counting trigger and the first inputs of the first and second AND elements and the second input of the second OR element, the first input of which is combined with the first input of the third OR element and is the third input of the converter, the first output of which is the output of the second element OR, the direct output of the counting trigger is connected to the second input of the first element And, the first input of the third element And and the first input of the element 2 OR-2I, the inverse output of the counting trigger is connected to the first input of the fourth element And and the second input of the second element And, the output of which is connected with the first input of the fourth OR element, the outputs of the third AND element, the fourth AND element and the fourth OR element are connected respectively to the counting input of the first counter, the counting input and the reset input of the second counter, outputs the first and second counters are connected to the corresponding first and second inputs of the comparison element, the output of which is connected to the second input of the third OR element and is the third output of the converter, the output of the third OR element is connected to the second input of the fourth OR element, the output of the first AND element is connected to the reset input of the first counter and is the second output of the converter, the installation input of the counting trigger and the second input of the first OR element, the second and third inputs of the element 2 OR-2I, the third input of the first element OR are respectively the sixth, fourth, seventh and second inputs of the converter, the first and second inputs of the fifth element And are respectively the first and fifth inputs of the converter, the output of the fifth element And is connected to the second inputs of the third and fourth elements of I.
3. Устройство по п.1, отличающееся тем, что блок сравнения смежных временных интервалов выполнен на счетчиках, регистре сдвига, элементе сравнения, элементе И, элементе 2И-2ИЛИ, выход которого является выходом блока сравнения смежных временных интервалов, первый вход элемента 2И-2ИЛИ объединен с входами сброса первого и второго счетчиков и с входом записи в регистр сдвига и является третьим входом блока сравнения смежных временных интервалов, вторым и первым входами блока сравнения смежных временных интервалов являются соответственно счетный вход первого счетчика и вход разрешения сравнения элемента сравнения, первый выход которого соединен с первым входом элемента И, выход которого соединен с вторым входом элемента 2И-2ИЛИ, второй выход элемента сравнения соединен с счетным входом второго счетчика и входом сдвига регистра, первый и второй выходы второго счетчика соединены соответственно со вторым входом элемента И и третьим входом элемента 2И-2ИЛИ, выходы первого счетчика и регистра сдвига соединены с соответствующими первыми и вторыми входами элемента сравнения, выходы первого счетчика (начиная со второго выхода) соединены с соответствующими входами регистра сдвига (начиная с первого, но исключая последний).3. The device according to claim 1, characterized in that the unit for comparing adjacent time intervals is made on counters, a shift register, a comparison element, an element And, an element 2I-2OR, the output of which is the output of a unit for comparing adjacent time intervals, the first input of the element 2I- 2OR combined with the reset inputs of the first and second counters and with the input of the entry in the shift register and is the third input of the unit for comparing adjacent time intervals, the second and first inputs of the unit for comparing adjacent time intervals are respectively the first counter input and the comparison enable input of the comparison element, the first output of which is connected to the first input of the AND element, the output of which is connected to the second input of the 2I-2OR element, the second output of the comparison element is connected to the counting input of the second counter and the shift register input, the first and second the outputs of the second counter are connected respectively to the second input of the AND element and the third input of the 2I-2OR element, the outputs of the first counter and the shift register are connected to the corresponding first and second inputs of the comparison element, the outputs ervogo counter (starting with the second output) are connected to respective inputs of the shift register (starting with the first but excluding the last one).