Claims (1)
Селектор импульсов по длительности, содержащий генератор, первый и второй счетчики, первый и второй дешифраторы, элемент И, выход которого является выходом селектора импульсов по длительности, при этом выходы первого счетчика соединены с соответствующими входами второго дешифратора, выход генератора соединен с синхровходом второго счетчика, выходы которого соединены с n входами первого дешифратора, отличающийся тем, что в него дополнительно введены мультиплексор, последовательный регистр, мажоритарный элемент, счетчик с изменяемым коэффициентом деления, элемент памяти и шина адреса, при этом входы мультиплексора являются входами селектора импульсов по длительности, выход мультиплексора соединен с D-входом последовательного регистра, выходы которого соединены с соответствующими входами мажоритарного элемента, а выход последнего соединен с первым входом элемента И и D-входом элемента памяти, выход которого соединен с третьим входом элемента И, выход генератора также соединен с синхровходом счетчика с изменяемым коэффициентом деления, выход t1 первого дешифратора соединен со вторым входом элемента И, выход t2 соединен с синхровходом элемента памяти, а выход t3 - с R-входом второго счетчика и синхровходом первого счетчика, выходы которого являются шиной адреса селектора импульсов по длительности и соединены с адресными входами мультиплексора, элемента памяти и (n+1)...m входами первого дешифратора, выходы второго дешифратора соединены с соответствующими входами управления счетчика с изменяемым коэффициентом деления, а выход последнего с синхровходом последовательного регистра.The pulse selector in duration, containing a generator, the first and second counters, the first and second decoders, element And, the output of which is the output of the pulse selector in duration, while the outputs of the first counter are connected to the corresponding inputs of the second decoder, the output of the generator is connected to the clock input of the second counter, the outputs of which are connected to the n inputs of the first decoder, characterized in that it additionally includes a multiplexer, a serial register, a majority element, a counter with a variable the division factor, the memory element and the address bus, while the multiplexer inputs are pulse width selector inputs, the multiplexer output is connected to the D-input of the serial register, the outputs of which are connected to the corresponding inputs of the majority element, and the output of the latter is connected to the first input of the And and D elements -input of the memory element, the output of which is connected to the third input of the And element, the output of the generator is also connected to the clock input of the counter with a variable division ratio, the output t1 of the first decoder soy inen with the second input of the And element, the output t2 is connected to the clock input of the memory element, and the output t3 is connected to the R-input of the second counter and the clock input of the first counter, the outputs of which are the bus address of the pulse selector in duration and are connected to the address inputs of the multiplexer, memory element and ( n + 1) ... m inputs of the first decoder, the outputs of the second decoder are connected to the corresponding control inputs of the counter with a variable division ratio, and the output of the latter with the sync input of the serial register.