Claims (1)
Преобразователь кода, содержащий первый триггер, тактовый вход которого соединен с тактовым входом преобразователя, второй триггер и выход, отличающийся тем, что введены регистр, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент ИЛИ-НЕ, счетчик-делитель, третий и четвертый триггеры, формирователь импульса по фронту, RS-триггер, группа информационных входов и вход пуска, первый, второй, третий и четвертый триггеры выполнены в виде Т-триггеров с R-входами, при этом R-вход первого Т-триггера соединен с инверсным выходом RS-триггера и R-входами счетчика-делителя и второго Т-триггера, а выход - с первыми входами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и элемента ИЛИ-НЕ, выход которого соединен с входом формирователя импульса по фронту, а второй вход - с выходом регистра, информационные входы которого соединены с соответствующими входами группы информационных входов преобразователя, последовательный вход - с общей шиной, вход разрешения параллельной загрузки - с входом пуска преобразователя и S-входом RS-триггера, а тактовый вход - с тактовыми входами счетчика-делителя и второго Т-триггера, выходом четвертого Т-триггера и вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с тактовым входом третьего Т-триггера, R-вход которого соединен с выходом формирователя импульса по фронту и R-входом четвертого Т-триггера, а выход - с тактовым входом четвертого Т-триггера, выход счетчика-делителя соединен с R-входом RS-триггера, выход второго Т-триггера соединен с выходом преобразователя.A code converter containing a first trigger, the clock input of which is connected to the clock input of the converter, a second trigger and an output, characterized in that a register, an EXCLUSIVE OR element, an OR-NOT element, a divider counter, a third and fourth trigger, a pulse shaper on the edge are entered , RS-trigger, a group of information inputs and a start input, the first, second, third and fourth triggers are made in the form of T-triggers with R-inputs, while the R-input of the first T-trigger is connected to the inverse output of the RS-trigger and R- inputs of the counter-divider and in of the T-flip-flop, and the output - with the first inputs of the EXCLUSIVE OR element and the OR-NOT element, the output of which is connected to the front of the pulse shaper, and the second input - with the output of the register, the information inputs of which are connected to the corresponding inputs of the group of information inputs of the converter, serial input - with a common bus, parallel boot enable input - with a drive start input and an RS-trigger S-input, and a clock input - with clock inputs of a divider counter and a second T-trigger, fourth T-trigger output and the second input of the EXCLUSIVE OR element, the output of which is connected to the clock input of the third T-trigger, the R-input of which is connected to the front of the pulse shaper and the R-input of the fourth T-trigger, and the output - to the clock input of the fourth T-trigger, output the counter-divider is connected to the R-input of the RS-trigger, the output of the second T-trigger is connected to the output of the converter.