RU2007114540A - THREE-CELL MAJORITY RESERVATION DEVICE - Google Patents
THREE-CELL MAJORITY RESERVATION DEVICE Download PDFInfo
- Publication number
- RU2007114540A RU2007114540A RU2007114540/09A RU2007114540A RU2007114540A RU 2007114540 A RU2007114540 A RU 2007114540A RU 2007114540/09 A RU2007114540/09 A RU 2007114540/09A RU 2007114540 A RU2007114540 A RU 2007114540A RU 2007114540 A RU2007114540 A RU 2007114540A
- Authority
- RU
- Russia
- Prior art keywords
- inputs
- input
- output
- outputs
- elements
- Prior art date
Links
Landscapes
- Hardware Redundancy (AREA)
Abstract
Трехэлементное мажоритарное устройство резервирования, содержащее три резервных элемента, три элемента И, один элемент ИЛИ, к первому, второму и третьему входам которого подключены соответственно выходы первого, второго и третьего элементов И, входы которого подключены соответственно к выходам первого, второго и третьего резервных элементов, отличающееся тем, что, с целью защиты от сбоев резервных элементов, контроля их технического состояния и повышения надежности заявляемого устройства, дополнительно введены блок анализа, блок определения отказов, генератор тактовых импульсов, блок отображения состояния, первый, второй и третий электронные ключи, первые входы которых соединены с выходами соответствующих резервных элементов и соответственно с вторым, четвертым и шестым входами блока анализа, причем выход первого электронного ключа подключен к первому входу первого и к второму входу третьего элементов И, выход второго электронного ключа соединен с первым входом второго и вторым входом первого элементов И, а выход третьего электронного ключа соединен с вторым входом второго и с первым входом третьего элементов И, а вторые входы электронных ключей являются управляющими и подключены соответственно к первому, второму, третьему входам блока отображения состояния и соответственно к первому, второму, третьему выходам блока определения отказов, четвертый вход которого соединен с выходом генератора тактовых импульсов, а первый, второй и третий входы подключены соответственно к первому, второму, третьему выходам блока анализа, первый, третий и пятый входы которого соединены с выходом элемента ИЛИ и с выходоA three-element majority backup device containing three backup elements, three AND elements, one OR element, to the first, second and third inputs of which the outputs of the first, second and third AND elements are connected, the inputs of which are connected respectively to the outputs of the first, second and third backup elements , characterized in that, in order to protect against failures of the backup elements, control their technical condition and increase the reliability of the claimed device, an analysis unit, an identification unit are additionally introduced Failure generator, clock generator, state display unit, first, second and third electronic keys, the first inputs of which are connected to the outputs of the corresponding backup elements and, respectively, with the second, fourth and sixth inputs of the analysis unit, and the output of the first electronic key is connected to the first input of the first and to the second input of the third AND element, the output of the second electronic key is connected to the first input of the second and second input of the first AND element, and the output of the third electronic key is connected to the second input the second and the first input of the third AND element, and the second inputs of the electronic keys are control and connected respectively to the first, second, third inputs of the status display unit and, respectively, to the first, second, third outputs of the fault detection unit, the fourth input of which is connected to the output of the clock generator pulses, and the first, second and third inputs are connected respectively to the first, second, third outputs of the analysis unit, the first, third and fifth inputs of which are connected to the output of the OR element and to the output
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2007114540/09A RU2347264C2 (en) | 2007-04-17 | 2007-04-17 | Three-element majority device of reservation |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2007114540/09A RU2347264C2 (en) | 2007-04-17 | 2007-04-17 | Three-element majority device of reservation |
Publications (2)
Publication Number | Publication Date |
---|---|
RU2007114540A true RU2007114540A (en) | 2008-10-27 |
RU2347264C2 RU2347264C2 (en) | 2009-02-20 |
Family
ID=40531976
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2007114540/09A RU2347264C2 (en) | 2007-04-17 | 2007-04-17 | Three-element majority device of reservation |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2347264C2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2475820C1 (en) * | 2011-08-10 | 2013-02-20 | Федеральное государственное бюджетное учреждение "Национальный исследовательский центр "Курчатовский институт" | Method for constant element-by-element backup in discrete electronic systems (versions) |
RU2493586C2 (en) * | 2011-12-12 | 2013-09-20 | Федеральное государственное военное образовательное учреждение высшего профессионального образования "Военный авиационный инженерный университет" (г. Воронеж) Министерства обороны Российской Федерации | Apparatus for restoring operating capacity of standby system using majority decision elements |
RU2610246C1 (en) * | 2015-12-11 | 2017-02-08 | Олег Александрович Козелков | Universal majority module |
-
2007
- 2007-04-17 RU RU2007114540/09A patent/RU2347264C2/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
RU2347264C2 (en) | 2009-02-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
ATE553539T1 (en) | CLOCK MODE DETERMINATION IN A MEMORY SYSTEM | |
BR112013004234A2 (en) | integrated circuit with a programmable logic analyzer, enhanced analysis and debugging capabilities, and a method | |
TR201900500T4 (en) | Creating data in a data store using a dynamic ontology. | |
DK2274668T3 (en) | Safe keyboard system | |
DE602004023285D1 (en) | SELF-CORRECT COMPUTER | |
RU2007114540A (en) | THREE-CELL MAJORITY RESERVATION DEVICE | |
CN104077202A (en) | Computer system | |
RU2009124990A (en) | SELF-SYNCHRONOUS RS-TRIGGER WITH INCREASED INTERFERENCE OF RESISTANCE (OPTIONS) | |
JP2014052781A (en) | Fpga monitoring control circuit | |
BR112014030648A2 (en) | digital detection circuit for secondary pulse signal to be monitored for pulse drop with primary pulse signal | |
CN103514071B (en) | Nondestructive internal storage online testing method | |
CN203166465U (en) | Overvoltage protection circuit | |
EP2983103B1 (en) | Integrated circuit with distributed clock tampering detectors | |
ATE487181T1 (en) | LOW POWER MODE FAULT DETECTION DEVICE AND CORRESPONDING METHOD | |
Muttaki et al. | FTC—a universal low-overhead fault injection attack detection solution | |
RU2540780C2 (en) | Matrix command generator | |
US9680477B2 (en) | Printed circuit board security using embedded photodetector circuit | |
RU2008135091A (en) | SINGLE-STROKE SELF-SYNCHRONOUS RS-TRIGGER WITH PRESET AND CONTROL INPUT | |
TW200641665A (en) | Systolic array dual-basis multiplier having parallel output bits with on-line error detection capability | |
RU2008135090A (en) | SINGLE-STROKE SELF-SYNCHRONOUS RS-TRIGGER WITH PRESET | |
RU2342773C1 (en) | Voltage multiplexer | |
CN101853139A (en) | Hard disk interface device | |
RU2538342C1 (en) | Multichannel pulse counter | |
RU2009120980A (en) | DEVICE FOR IMITO PROTECTION OF THE GROUP OF MONITORED OBJECTS | |
JP6467246B2 (en) | Data processing system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20090418 |