RU2007108065A - Способ и устройство для обращения к памяти сообщений коммуникационного модуля - Google Patents

Способ и устройство для обращения к памяти сообщений коммуникационного модуля Download PDF

Info

Publication number
RU2007108065A
RU2007108065A RU2007108065/09A RU2007108065A RU2007108065A RU 2007108065 A RU2007108065 A RU 2007108065A RU 2007108065/09 A RU2007108065/09 A RU 2007108065/09A RU 2007108065 A RU2007108065 A RU 2007108065A RU 2007108065 A RU2007108065 A RU 2007108065A
Authority
RU
Russia
Prior art keywords
memory
data
buffer memory
shadow
main buffer
Prior art date
Application number
RU2007108065/09A
Other languages
English (en)
Other versions
RU2377729C2 (ru
Inventor
ХАРТВИХ Флориан (DE)
ХАРТВИХ Флориан
ХОРСТ Кристиан (DE)
ХОРСТ Кристиан
БАЙЛЕР Франц (DE)
БАЙЛЕР Франц
Original Assignee
Роберт Бош ГмбХ (DE)
Роберт Бош Гмбх
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Роберт Бош ГмбХ (DE), Роберт Бош Гмбх filed Critical Роберт Бош ГмбХ (DE)
Publication of RU2007108065A publication Critical patent/RU2007108065A/ru
Application granted granted Critical
Publication of RU2377729C2 publication Critical patent/RU2377729C2/ru

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H04L49/9084—Reactions to storage capacity overflow
    • H04L49/9089—Reactions to storage capacity overflow replacing packets in a storage arrangement, e.g. pushout
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Computer And Data Communications (AREA)
  • Communication Control (AREA)
  • Multi Processors (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Claims (15)

1. Способ обращения к памяти (300) сообщений коммуникационного модуля (100) в режимах ввода данных в память (300) сообщений или вывода данных из нее, причем память сообщений связана с буферным запоминающим устройством (201 и 202), и данные передают в первом направлении - в память сообщений, и во втором направлении - из памяти сообщений, отличающийся тем, что для данных, передаваемых в первом направлении, буферное запоминающее устройство имеет входной буфер (201), а для данных, передаваемых во втором направлении, - выходной буфер (202), причем каждый из двух буферов: входной и выходной, разбит на две части, а именно на основную буферную память (400, 701) и относящуюся к ней теневую память (401, 700), а при передаче данных в каждом из указанных направлений выполняют следующие действия:
- вводят данные в соответствующую основную буферную память и
- переключаются между режимами обращения к основной буферной памяти и к теневой памяти с возможностью ввода последующих данных в теневую память и одновременного вывода из основной буферной памяти уже введенных в нее данных в предусмотренном направлении.
2. Способ по п.1, отличающийся тем, что переключение между режимами обращения к основной буферной памяти и к теневой памяти отображают посредством идентификатора.
3. Способ по п.1, отличающийся тем, что переключение между режимами обращения к основной буферной памяти и к теневой памяти инициируют посредством идентификатора.
4. Способ по п.1, отличающийся тем, что передачу данных осуществляют в виде сообщений, которым присваивают идентификаторы (IBRH, IBRS, OBRH, OBRS) сообщения, причем переключение между режимами обращения к основной буферной памяти и к теневой памяти осуществляют при записи идентификатора сообщения в задаваемый регистр (403, 404, 703, 704).
5. Способ по п.1, отличающийся тем, что передачу данных осуществляют в виде сообщений, а содержащиеся в сообщении данные разделены по меньшей мере на первые данные (KD) и вторые данные (D), причем в зависимости по меньшей мере от одного идентификатора (LHSH, LDSH, LDSS, LHSS, RHSS, RDSS, RDSH, RHSH) данных передают либо только первые данные (KD), либо только вторые данные (D), либо как первые, так и вторые данные.
6. Способ по п.1, отличающийся тем, что доступ к данным отображают посредством идентификатора (IBSYS, IBSYH, OBSYS) доступа, который записывают в регистр.
7. Способ по п.5, отличающийся тем, что по самому идентификатору (IBSYS, IBSYH, OBSYS) доступа или по его местоположению в регистре можно определить, к какой именно основной буферной памяти или к какой именно теневой памяти осуществляется обращение.
8. Способ по п.3, 4 или 5, отличающийся тем, что при переключении между режимами обращения также меняют местами по меньшей мере некоторые записи в регистрах, в частности идентификаторы.
9. Способ по п.1, отличающийся тем, что переключение между режимами обращения к основной буферной памяти и к теневой памяти инициируют посредством идентификатора (VIEW) переключения.
10. Способ по п.1, отличающийся тем, что при наличии данных, подлежащих записи в память, по меньшей мере для одного направления передачи данных в регистр записывают идентификатор (STXRH, REQ) начала передачи.
11. Способ обращения к памяти (300) сообщений, предусматривающий применение буферной памяти (201, 202), отличающийся тем, что буферная память разбита на основную буферную память (400, 701) и относящуюся к ней теневую память (401, 700), а при обращении к памяти выполняют следующие действия:
- вводят данные в основную буферную память и
- переключаются между режимами обращения к основной буферной памяти и к теневой памяти с возможностью ввода последующих данных в теневую память и одновременного вывода из основной буферной памяти уже введенных в нее данных.
12. Буферное запоминающее устройство для обращения к памяти (300) сообщений коммуникационного модуля (100), отличающееся тем, что оно разбито на входной (201) и выходной (202) буферы, входной буфер (201) содержит первую основную буферную память (400) и относящуюся к ней первую теневую память (401), а выходной буфер (202) содержит вторую основную буферную память (701) и относящуюся к ней вторую теневую память (700), причем предусмотрены первые средства, обеспечивающие переключение между режимами обращения к первой основной буферной памяти (400) и к первой теневой памяти (401), и вторые средства, обеспечивающие переключение между режимами обращения ко второй основной буферной памяти (701) и ко второй теневой памяти (700).
13. Буфер (201, 202) для обращения к памяти (300) сообщений коммуникационного модуля (100), отличающийся тем, что он содержит основную буферную память (400, 701) и относящуюся к ней теневую память (401, 700), причем предусмотрены средства, обеспечивающие переключение между режимами обращения к основной буферной памяти (400, 701) и к теневой памяти (401, 700).
14. Коммуникационный модуль, содержащий буферное запоминающее устройство по п.12.
15. Коммуникационный модуль, содержащий буфер по п.13.
RU2007108065/09A 2004-08-05 2005-06-29 Способ и устройство для обращения к памяти сообщений коммуникационного модуля RU2377729C2 (ru)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004038213.1 2004-08-05
DE102004038213A DE102004038213A1 (de) 2004-08-05 2004-08-05 Verfahren und Vorrichtung zum Zugriff auf Daten eines Botschaftsspeichers eines Kommunikationsbausteins

Publications (2)

Publication Number Publication Date
RU2007108065A true RU2007108065A (ru) 2008-09-10
RU2377729C2 RU2377729C2 (ru) 2009-12-27

Family

ID=35057190

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2007108065/09A RU2377729C2 (ru) 2004-08-05 2005-06-29 Способ и устройство для обращения к памяти сообщений коммуникационного модуля

Country Status (10)

Country Link
US (1) US8095740B2 (ru)
EP (1) EP1776807B1 (ru)
JP (1) JP4571671B2 (ru)
KR (1) KR100970300B1 (ru)
CN (1) CN1993945B (ru)
AT (1) ATE452491T1 (ru)
DE (2) DE102004038213A1 (ru)
ES (1) ES2337163T3 (ru)
RU (1) RU2377729C2 (ru)
WO (1) WO2006015911A1 (ru)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE602004027024D1 (de) * 2004-08-05 2010-06-17 Bosch Gmbh Robert Kommunikationskontrolleur für FlexRay-Netze
US7984210B2 (en) * 2006-06-20 2011-07-19 Freescale Semiconductor, Inc. Method for transmitting a datum from a time-dependent data storage means
EP2038744B1 (en) * 2006-06-22 2018-08-08 NXP USA, Inc. Method and system of grouping interrupts from a time-dependent data storage means
DE102006038428A1 (de) * 2006-08-17 2008-02-21 Bayerische Motoren Werke Ag Verfahren zur Programmierung eines Steuergerätes eines Kraftfahrzeugs
US7949679B2 (en) * 2008-03-05 2011-05-24 International Business Machines Corporation Efficient storage for finite state machines
JP5362668B2 (ja) * 2010-09-16 2013-12-11 日立オートモティブシステムズ株式会社 車内データ中継装置
CN103608829A (zh) * 2011-01-18 2014-02-26 舍德Ip有限责任公司 用于基于编码完整性进行计算机化协商的系统和方法
US9292221B2 (en) 2011-09-29 2016-03-22 Intel Corporation Bi-directional copying of register content into shadow registers
US8639672B2 (en) * 2012-03-27 2014-01-28 International Business Machines Corporation Multiplex classification for tabular data compression
TWI605458B (zh) * 2012-04-25 2017-11-11 Sony Corp Non-volatile memory devices, non-volatile memory control devices, and non-volatile memory control methods
US9449032B2 (en) * 2013-04-22 2016-09-20 Sap Se Multi-buffering system supporting read/write access to different data source type
US10339081B2 (en) 2015-05-09 2019-07-02 Medtronic, Inc. Methods and devices that utilize hardware to move blocks of operating parameter data from memory to a register set
CN108694144B (zh) * 2017-04-07 2021-08-03 苏州倍昊电子科技有限公司 接口电路、信号传输系统及其信号传输方法
KR102259970B1 (ko) * 2017-10-13 2021-06-02 주식회사 엘지에너지솔루션 데이터 입력 스케쥴링 장치
US11216370B2 (en) * 2018-02-20 2022-01-04 Medtronic, Inc. Methods and devices that utilize hardware to move blocks of operating parameter data from memory to a register set
DE102018221954A1 (de) * 2018-12-17 2020-06-18 Robert Bosch Gmbh Recheneinrichtung und Verfahren zum Betreiben einer Recheneinrichtung
US10811082B1 (en) * 2019-06-24 2020-10-20 Sandisk Technologies Llc Non-volatile memory with fast data cache transfer scheme
US10825526B1 (en) 2019-06-24 2020-11-03 Sandisk Technologies Llc Non-volatile memory with reduced data cache buffer

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6158359A (ja) 1984-08-30 1986-03-25 Toshiba Corp デ−タ伝送装置
JPS61233852A (ja) * 1985-04-09 1986-10-18 Yaskawa Electric Mfg Co Ltd メモリ編集方式
JPS62152002A (ja) * 1985-12-26 1987-07-07 Yaskawa Electric Mfg Co Ltd プログラマブルコントロ−ラ
US5195182A (en) * 1989-04-03 1993-03-16 Eastman Kodak Company Frame buffer architecture for storing sequential data in alternating memory banks
JPH0367348A (ja) * 1989-08-04 1991-03-22 Fujitsu Ltd 受信データメモリの面切換え制御方式
US5127002A (en) * 1991-07-17 1992-06-30 Motorola, Inc. Time slot assigner for use in a serial communication system
US6101321A (en) * 1992-04-10 2000-08-08 Eastman Kodak Company Method and apparatus for broadcasting data in a ring connected multiprocessor
CA2080159C (en) * 1992-10-08 1998-09-15 Paul Alan Gresham Digital signal processor interface
CA2107704A1 (en) * 1992-10-13 1994-04-14 Shigeo Tanaka Method and apparatus for communication between equipment units
MX9306994A (es) * 1992-12-15 1994-06-30 Ericsson Telefon Ab L M Sistema de control de flujo para interruptores de paquete.
US5805927A (en) * 1994-01-28 1998-09-08 Apple Computer, Inc. Direct memory access channel architecture and method for reception of network information
US5687316A (en) * 1994-07-29 1997-11-11 International Business Machines Corporation Communication apparatus and methods having P-MAC, I-MAC engines and buffer bypass for simultaneously transmitting multimedia and packet data
SE514348C2 (sv) * 1995-06-09 2001-02-12 Saab Dynamics Ab Minnesstruktur anpassad för lagring och hämtning av vektorer
CN1154931C (zh) * 1995-08-04 2004-06-23 吴乾弥 流水线式-脉冲式-单指令多数据阵列处理结构及其方法
JPH09185556A (ja) * 1995-12-27 1997-07-15 Toshiba Corp 二重化メモリの管理方法、及び二重化メモリ管理装置
US5958029A (en) * 1997-10-20 1999-09-28 Motorola, Inc. Method and system for efficient message validation
US6081847A (en) * 1998-02-27 2000-06-27 Lsi Logic Corporation System and method for efficient initialization of a ring network
TW425769B (en) * 1999-07-08 2001-03-11 Via Tech Inc Mapping register structure of codec controller and powering down and suspending method using the same
AU6089700A (en) 1999-07-13 2001-01-30 Alteon Web Systems, Inc. Apparatus and method to minimize incoming data loss
US7333489B1 (en) * 2000-05-08 2008-02-19 Crossroads Systems, Inc. System and method for storing frame header data
US7352766B2 (en) 2002-03-12 2008-04-01 Alcatel Lucent High-speed memory having a modular structure
EP1355456A1 (en) * 2002-04-16 2003-10-22 Robert Bosch Gmbh FlexRay communication protocol
US7337241B2 (en) * 2002-09-27 2008-02-26 Alacritech, Inc. Fast-path apparatus for receiving data corresponding to a TCP connection
RU2231112C1 (ru) 2002-10-29 2004-06-20 Закрытое акционерное общество "ЦБИ-сервис" Способ подключения персонального компьютера
WO2004105328A1 (en) * 2003-05-21 2004-12-02 Philips Intellectual Property & Standards Gmbh Message memory for a communication protocol and method
GB0313986D0 (en) * 2003-06-17 2003-07-23 Zarlink Semiconductor Inc Data memory extension for use in double buffered TDM switches
JP2005135065A (ja) * 2003-10-29 2005-05-26 Hitachi Ltd 記憶デバイス制御装置、及び記憶デバイス制御装置の制御方法
US7281102B1 (en) * 2004-08-12 2007-10-09 Vmware, Inc. Restricting memory access to protect data when sharing a common address space
JP2006185000A (ja) * 2004-12-27 2006-07-13 Hitachi Ltd ストレージ装置

Also Published As

Publication number Publication date
DE502005008714D1 (de) 2010-01-28
KR100970300B1 (ko) 2010-07-15
JP2008509583A (ja) 2008-03-27
DE102004038213A1 (de) 2006-03-16
EP1776807A1 (de) 2007-04-25
RU2377729C2 (ru) 2009-12-27
ATE452491T1 (de) 2010-01-15
US20080282041A1 (en) 2008-11-13
EP1776807B1 (de) 2009-12-16
CN1993945B (zh) 2012-11-14
CN1993945A (zh) 2007-07-04
WO2006015911A1 (de) 2006-02-16
US8095740B2 (en) 2012-01-10
KR20070039120A (ko) 2007-04-11
ES2337163T3 (es) 2010-04-21
JP4571671B2 (ja) 2010-10-27

Similar Documents

Publication Publication Date Title
RU2007108065A (ru) Способ и устройство для обращения к памяти сообщений коммуникационного модуля
US8230180B2 (en) Shared memory burst communications
US20090089487A1 (en) Multiport semiconductor memory device having protocol-defined area and method of accessing the same
US20050204111A1 (en) Command scheduling for dual-data-rate two (DDR2) memory devices
CN100440183C (zh) 处理器间通信系统
WO2001025929A3 (en) A shared write buffer for use by multiple processor units
US7916720B2 (en) Slave network interface circuit for improving parallelism of on-chip network and system thereof
US8990540B2 (en) Integrated circuit system providing enhanced communications between integrated circuit dies and related methods
JPH01154391A (ja) メモリセル回路
MY142326A (en) Data-mover controller with plural registers for supporting ciphering operations
TW201423663A (zh) 資料傳輸之系統與方法
JP2012252490A (ja) マルチプロセッサおよびそれを用いた画像処理システム
TWI306604B (en) Methods and apparatus for reading a full-swing memory array
KR20060114524A (ko) 메모리 장치의 구조
JP2014186618A (ja) ロックトランザクションコントローラを備えた共有メモリ制御ユニット
CN107544937A (zh) 一种协处理器、数据写入方法和处理器
AU2001288553A1 (en) Method and apparatus for connecting a massively parallel processor array to a memory array in a bit serial manner
US20090216961A1 (en) Multi-port semiconductor memory device for reducing data transfer event and access method therefor
TWI416340B (zh) 具有用於核心間通信同步之旗標暫存器的控制裝置
KR20090128605A (ko) 버스트 전송이 가능한 프로세서간 통신 장치, 프로세서간통신 장치를 포함하는 시스템 및 프로세서간 통신 장치를구동하기 위한 디바이스 드라이버
US8819347B2 (en) Mailbox data communications
JP5093146B2 (ja) 通信装置
JP4297970B2 (ja) バッファ装置、バッファ配置方法および情報処理装置
KR100800704B1 (ko) 이동 통신 단말기의 메시지 전처리기 및 그 제어 방법
JPH01105387A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20150630