CN108694144B - 接口电路、信号传输系统及其信号传输方法 - Google Patents

接口电路、信号传输系统及其信号传输方法 Download PDF

Info

Publication number
CN108694144B
CN108694144B CN201710224557.7A CN201710224557A CN108694144B CN 108694144 B CN108694144 B CN 108694144B CN 201710224557 A CN201710224557 A CN 201710224557A CN 108694144 B CN108694144 B CN 108694144B
Authority
CN
China
Prior art keywords
signal
memory card
host device
packet
interface circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710224557.7A
Other languages
English (en)
Other versions
CN108694144A (zh
Inventor
余晓光
刘黎君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Bayhub Electronics Co ltd
Original Assignee
Suzhou Bayhub Electronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Bayhub Electronics Co ltd filed Critical Suzhou Bayhub Electronics Co ltd
Priority to CN201710224557.7A priority Critical patent/CN108694144B/zh
Priority to TW107109879A priority patent/TWI681652B/zh
Priority to US15/939,057 priority patent/US10585840B2/en
Publication of CN108694144A publication Critical patent/CN108694144A/zh
Application granted granted Critical
Publication of CN108694144B publication Critical patent/CN108694144B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G06F13/4243—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with synchronous protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
    • G06F13/4217—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with synchronous protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

本发明涉及一种接口电路、信号传输系统及其信号传输方法。其中所述接口电路包括：发送包解析模块，配置成从主机设备接收第一信号包，并解析所述信号包获取所述主机设备和所述存储卡的工作状态；总线方向控制模块，与发送包解析模块耦合，配置成根据所述第一信号包中的第一参数产生第一控制信号，所述第一控制信号包括指示连接所述主机设备与所述存储卡的通路的导通方向信息；以及方向切换模块，与所述总线方向控制模块耦合，配置成根据所述第一控制信号导通连接所述主机设备与所述存储卡的所述通路。根据本发明的接口电路，可以解决现有技术中主机设备与存储卡之间通信方向切换问题，并且确保通信系统的稳定。

Description

接口电路、信号传输系统及其信号传输方法
技术领域
本发明涉及电路技术领域，尤其涉及一种接口电路、信号传输系统以及信号传输方法。
背景技术
现有的主机设备与存储卡之间的通信，通常采用半双工通信，可以实现数据信息的双向传输，但必须采用交替的方式进行，也就是同一时刻一个信道只允许单向传送。半双工通信在通信中需要频繁的调换信道的方向，通过切换开关方向改变信息传输方向。现有的半双工通信切换是采用检测信号的沿变化来实现方向的切换功能，即通过检测接收信号的变化沿，来作为判断进行信号传输方向切换的条件。该方法对于低速的半双工通信系统适用，但对于高速的信号传输，此方法弊病明显，并且解决问题难度大、成本高昂、同时接口电路的时序难以保证。
图1所示为现有技术提供的一种用于主机设备与存储卡，如安全数位(SecureDigital,简称SD)卡、UFS卡、MMC卡等等在标准模式下通信的由接口电路、主机设备和存储卡所组成的信号传输系统的示意图100。如图所示该信号传输系统100包括有主机设备102、接口电路104以及存储卡106。具体地，主机设备102可以通过接口电路104对存储卡106进行不同模式的操作，比如读、写等等。主机设备102发送信号给接口电路104，接口电路104中的主机端输入模块1041将接收的信号传输至信号沿检测模块1043，这里的信号包括有时钟信号、指令信号以及数据信号，但不局限于此种信号。信号沿检测模块1043检测接收到的信号是否产生变化，比如信号由高电平变为低电平。如果检测到信号发生变化，则接口电路104使得主机设备102到存储卡106的通路导通，即存储卡端输出模块1045将此信号传输至存储卡106。反之，当存储卡106向主机设备102发送信号时，比如读取的数据信号时，存储卡端输入模块1042接收该信号并将该信号传输至信号沿检测模块1044进行检测，这里的信号沿检测模块1044与信号沿检测模块1043具有相似的结构和功能。当信号沿检测模块1044检测到存储卡106发送的信号发生变化，例如信号从高电平变为低电平，则接口电路104中的主机端输出模块1046输出存储卡106发送的信号至主机设备102。
如上所述，在主机设备102通过接口电路104与存储卡106通信过程中，当主机设备102与存储卡106之间进行高速传输时，信号沿检测模块1043和/或信号沿检测模块1044需要利用更高速的电路去检测信号沿的变化，这样会增加接口电路104的设计成本。其次，采用现有的传输系统，抗噪能力差。同时由于信号需要通过现有的接口电路104中各个模块，并且各模块自身存在传输延时。例如，各信道的信号从一端传输到另一端时，信号的延时是不同的，因此可能导致信号到达另一端时，总线信号的有效窗口变得非常小，而无法保证时序要求，结果无法被正确采样到。另外，由于存储卡106的接口(图1中未示出)在不同的工作模式下，时序要求不相同。现有的信号传输系统无法根据当前的工作模式调整时序以满足接口的时序要求，例如，在有的工作模式下，由于线路延时、电能传输延时最终导致信号到达另一端的接口时，时序已经超出规范的需求。因此，开发一种能够有效解决上述缺陷的信号传输系统显得很有必要。
本发明公开了一种接口电路、信号传输系统以及信号传输方法，可以解决上述通路切换以及信号传输过程中时序重建等问题。
发明内容
本发明所要解决的技术问题在于提供一种接口电路，连接在主机设备与存储卡之间，所述主机设备与所述存储卡之间通过所述接口电路执行半双工通信，并且所述接口电路利用解析接口协议，切换所述主机设备与所述存储卡之间的通信方向，其特征在于，所述接口电路包括：发送包解析模块，配置成从所述主机设备接收第一信号包，并解析所述第一信号包获取所述主机设备和所述存储卡的工作状态；总线方向控制模块，与发送包解析模块耦合，配置成根据所述第一信号包中的第一参数产生第一控制信号，所述第一控制信号包括指示连接所述主机设备与所述存储卡的通路的导通方向信息；以及方向切换模块，与所述总线方向控制模块耦合，配置成根据所述第一控制信号导通连接所述主机设备与所述存储卡的所述通路。
优选的，还包括时序调整模块，与所述方向切换模块耦合，配置成调整所述第一信号包中的时钟信号使其满足接口时序要求，其中所述时钟信号的时序要求由所述存储卡的当前工作模式和工作频率确定；以及接收包解析模块，配置成从所述存储卡接收第二信号包，并解析所述第二信号包获取所述存储卡的工作状态，所述总线方向控制模块与所述接收包解析模块耦合产生第二控制信号，所述第二控制信号包括指示连接所述主机设备与所述存储卡的通路的导通方向信息。
本发明还公开了一种信号传输系统，包括主机设备、接口电路以及存储卡，所述主机设备通过所述接口电路与所述存储卡执行半双工通信，并且所述接口电路利用解析接口协议，切换所述主机设备与所述存储卡之间的通信方向，其特征在于，包括：所述主机设备，将第一信号包发送给所述接口电路进行解析；所述接口电路，与所述主机设备耦接，用于解析所述第一信号包，获取所述主机设备与所述存储卡之间的通路的导通方向信息，其中所述接口电路包括：发送包解析模块，配置成从主机设备接收第一信号包，并解析所述第一信号包获取所述主机设备和所述存储卡的工作状态；总线方向控制模块，与发送包解析模块耦合，配置成根据所述第一信号包中的第一参数产生第一控制信号，所述第一控制信号包括指示连接所述主机设备与所述存储卡的通路的导通方向信息；方向切换模块，与所述总线方向控制模块耦合，配置成根据所述第一控制信号导通连接所述主机设备与所述存储卡的所述通路。
优选的，还包括时序调整模块，与所述方向切换模块耦合，配置成调整所述第一信号包中的时钟信号使其满足接口时序要求，其中所述时钟信号的时序要求由所述存储卡的当前工作模式和工作频率确定。以及接收包解析模块，配置成从所述存储卡接收第二信号包，并解析所述第二信号包获取所述存储卡的工作状态，所述总线方向控制模块与所述接收包解析模块耦合产生第二控制信号，所述第二控制信号包括指示连接所述主机设备与所述存储卡的通路的导通方向信息；
本发明还公开了一种信号传输系统的信号传输方法，该信号传输系统中包括主机设备、接口电路以及存储卡，所述主机设备通过所述接口电路与所述存储卡执行半双工通信，并且所述接口电路利用解析接口协议，切换所述主机设备与所述存储卡之间的通信方向，其特征在于，该信号传输方法包括：所述主机设备向所述存储卡发送第一信号包；所述接口电路解析所述第一信15号包，并获取所述第一信号包中指令的类型以及与所述存储卡工作模式对应的第一参数；根据所述对应的第一参数产生方向切换信号，切换所述主机设备与所述存储卡之间的通路的导通方向；所述接口电路接收所述存储卡返回的第二信号包；以及所述接口电路根据接收到的所述第二信号包判断何时跳转，切换所述主机设备与所述存储卡之间的通路的导通方向。
通过本发明的实施例，利用解析接口协议，判断主机设备和存储卡的状态，从而切换至正确的通信方向。通过对通信协议的解析，来确保方向和切换的时间点的正确性，有效避免信号反射/总线冲突问题。同时可以解析出当前的工作模式和频率，进一步确定接口电路接口的时序要求，指令和数据通道在主机设备端和存储卡端以规范的时序输出，确保整个信号传输系统正常工作。
附图说明
图1所示为现有技术信号传输系统的模块图；
图2所示为根据本发明的实施例信号传输系统的模块图；
图3所示为根据本发明的实施例图2中信号传输系统内的时序调整模块图；以及
图4所示为根据本发明的实施例图2中信号传输系统工作流程图。
具体实施方式
以下将对本发明的实施例给出详细的参考。尽管本发明通过这些实施方式进行阐述和说明，但需要注意的是本发明并不仅仅只局限于这些实施方式。相反，本发明涵盖所附权利要求所定义的发明精神和发明范围内的所有替代物、变体和等同物。
另外，为了更好的说明本发明，在下文的具体实施方式中给出了众多的具体细节。本领域技术人员将理解，没有这些具体细节，本发明同样可以实施。在另外一些实例中，对于大家熟知的方法、手续、元件和电路未作详细描述，以便于凸显本发明的主旨。
图2为本发明的实施例信号传输系统200的结构示意图。如图2所示，信号传输系统200中包括有主机设备102、接口电路204以及存储卡106。主机设备102具体可以为(且不仅限于)能够从存储卡中读取数据或将数据写入存储卡内的电子设备；进一步地，电子设备具体可以为存储卡控制器芯片、存储卡读卡器或数字摄像机等。接口电路204在存储卡106与主机设备102间传输数据。在一个实施例中，接口电路204可以位于主机设备102内。可替换地，在另一个实施例中，接口电路204可以位于存储卡106内。
接口电路204支持多个传输模式。多个传输模式具体可以包括(但不限于)：传统模式(如高速(HS)模式或超高速-I(UHS-I)模式)及高级模式(如超高速-II(UHS-II)模式)。高级模式下的信号传输速度高于传统模式下的信号传输速度。在多个传输模式下传输的信号包括但不限于：数据信号、指令信号、时钟信号。在一个实施例中，高级模式下的数据传输速度高于传统模式下的数据传输速度。
在一个实施例中，如图2所示，接口电路204中包括发送包解析模块206、总线方向控制模块208、接收包解析模块210、存储卡时序调整模块212、方向切换模块214、主机端时序调整模块216以及参数配置与状态模块218。其中，发送包解析模块206配置成解析主机设备102发出的第一信号包，并获取主机设备102和存储卡106的当前工作状态，其中主机设备102和存储卡106工作状态包括有存储卡106的工作模式、工作频率以及主机设备102或者存储卡106驱动信息。进一步地，该第一信号包中包括指令、数据以及第一参数信息，但不局限于这些信息。其中第一参数信息包括存储卡106的工作频率、主机设备102对存储卡106执行读/写操作时所需要的修改的参数信息、存储卡106输入/输出接口的电压所需的工作电压等等，但并不局限于上述信息。通过解析主机设备102发出的第一信号包，并将解析后的第一信号包传送给与发送包解析模块206耦接的总线方向控制模块208。总线方向控制模块208根据解析后的第一信号包中第一参数信息所发生的变化，产生第一控制信号。具体地，该第一控制信号包括了指示方向切换模块214的导通方向信息，来决定主通道的导通方向。具体地，在一个实施例中，当存储卡106接收完主机设备102所发送的第一信号包以后，方向切换模块214根据该导通方向信息，决定导通的方向。由于不涉及信号沿的检测，只需要采样主机设备102发送的信号包或者对数据进行处理，信号传输系统不会出现信号叠加产生的双驱现象。总线方向控制模块208根据接收的第一信号包和存储卡106当前工作模式下其接口的时序要求，即存储卡106的接口(图2中未示出)的时序要求，指示方向切换模块214进行方向切换。这里所说的接口的时序要求是第一信号包中的指令/数据与时钟之间的相位关系要求。同时，当存储卡106接收完主机设备102所发送的第一信号包以后，接收包解析模块210接收从存储卡106反馈的第二信号包。
进一步地，方向切换模块214接收到总线方向控制器模块208发送的指示方向切换信息的控制信号后(例如，上文提到的第一控制信号和/或第二控制信号)，同时输出信号包至存储卡106(例如输出的第一信号包)和/或主机设备102(例如返回的第二信号包)，而输出时接口(包括主机设备的接口和存储卡的接口)所需的时序信息由当前的存储卡的工作模式来决定。此外，时序调整模块，即存储卡端时序调整模块212以及主机端时序调整模块216还配置成根据第二参数，和主机设备指示的改变存储卡的工作模式来调整输出时序信息，确保主机设备102的接口(图2未示出)或者存储卡106的接口(图2未示出)的时序满足规范所需的要求，从而保证主机设备102和存储卡106之间的信号传输准确。具体的，这里的第二参数是指满足存储卡106所需要的工作模式的参数值，由主机设备102所配置。
举例说明，接口电路204中还包括存储卡端时序调整模块212、主机端时序调整模块216以及参数配置与状态模块218。其中存储卡端时序调整模块212和主机端时序调整模块216具有相似的结构和功能，均配置成根据存储卡106不同的工作模式，以及主机设备102对存储卡106配置的第二参数调整输出满足规范的时序信息。这里的第二参数是指满足存储卡106所需要的工作模式的参数值，由主机设备102所配置。具体来说，当发送包解析模块206解析得到存储卡106当前的工作模式以后，存储卡端时序调整模块212可根据当前存储卡106的工作模式，以及接口所需要时序要求进行调整，使得存储卡端时序调整模块212输出的时序满足规范所需的要求。在一个实施例中，存储卡端时序调整模块212配置成根据时钟信号、第二参数以及指令/数据信号通过选择以及逻辑运算，输出满足规范的时序，这里所说的时序是指指令/数据与时钟之间的相位关系。同理，主机端时序调整模块216调整规范时序使得时序满足主机设备102端的接口的规范时序。而参数配置与状态模块218配置接收主机设备102对存储卡106所设置的参数信息，如第二参数，以及存储接口电路204中各个模块的状态信息。
通过上述公开的接口电路204、主机设备102以及存储卡106所组成的信号传输系统200，接口电路204不需要检测信号的变化，只需要采样接收的信号或者数据分析处理，有效的避免检测信号沿所需的检测电路。同时，当主机设备102端和存储卡106端的接口(图2未示出)接收到噪声信号时，由于接口电路204内的各个模块没有启动，对应接口处于禁用状态，有效的避免了噪声信号的干扰。针对现有技术中，模块传输延时所产生的总线信号有效窗口变小，无法保证时序而导致采样结果误差的情况，可以通过本发明中公开的调整输出的时序信息，即调整满足接口要求的时序信息，使得信号从一端传输至另一端时，例如主机设备102到存储卡106端，信号有效窗口保持相对合适的大小，继而保证信号被正确采样。
本领域技术人员可以理解的是，接口电路204可应用于各种设备如数字摄像机、数字照相机、电视、机顶盒、个人电脑、手机、存储卡及存储卡读卡器。
图3所示为根据本发明的实施例图2中接口电路204内存储卡端时序调整模块212的模块图。图3将结合图2来描述。如图3所示，图3中的内存储卡端时序调整模块212具体包括有：逻辑选择单元322、时钟相位调整单元324以及触发器326。逻辑选择单元322接收的指令和/或数据信号，包括多路指令和/或数据信号，下文将简称多路信号。逻辑选择单元322从多路信号中根据当前存储卡106的工作状态选取与工作状态对应的信号(即对应的指令信号和/或对应的数据信号)，时钟相位调整单元324调整接收时钟信号和存储卡的第二参数，并根据第二参数调整时钟信号。这里的第二参数是指主机设备102根据存储卡106的类型所配置的满足存储卡所需要的工作模式的参数。关于主机设备102配置存储卡106的参数的方法以及规则在本公司申请的专利接口电路、信号传输系统及其参数配置方法”(申请号：2016105550168)中有详细的描述，在此不再赘述。
进一步地，调整后的时钟信号与逻辑选择单元322输出的选择后的指令和/或数据信号输出到触发器326。具体的，触发器326所输出的信号为调整后的时钟下所采样的指令和或数据信号，也称之为输出了满足接口所需要的规范的时序要求的信号，简称第一时序信号。同理，主机端时序调整模块216根据存储卡106返回的第二信号包以及第二参数输出满足主机端接口所需要的规范时序信号，简称第二时序信号。主机端的时序调整模块216具体功能与存储卡端时序调整模块212的功能类似，调整第二时序信号的方法与调整第一时序信号的方法相同，为避免累赘，将不再详细描述。
本领域的技术人员应该理解，上文所提到的指令信号是指主机设备控制存储卡的指示和命令，具体是指存储卡所需要完成的操作，比如读操作、写操作等等。而数据信号是指主机设备和存储卡之间传输的信息，比如存储在存储卡中的文本、视频、或者任何存储卡上存储的信息。而时钟信号是指主机设备中的时钟发生器产生的，用于同步主机设备和存储卡的时钟，在时钟信号的有效沿发生时刻，也就是指令信号/和/或数据信号采样时刻。具体的，比如当调整后的时钟信号发生跳变时，例如时钟信号出现上升沿时，触发器326采样指令和/或数据信号的值。本发明所采样的指令和/或数据，具有准确度高，其通信稳定的优点。由于选取了最好的时钟相位，则数据采样点位于有效窗口的中间，这样工作更加稳定。
图4所示为根据本发明一个实施例的为主机设备102与存储卡106间信号通信的流程示意图。图4将结合图2进行描述。图4所涵盖的具体操作步骤仅仅为示例性说明，也就是说，本发明实施例对于其他合理的操作流程或对图4进行改进的操作步骤同样适用。
在步骤401中，主机设备102(比如：手机)向存储卡106发送第一信号包，比如包括了读取存储卡的读取指令信号、主机设备发送的数据信号以及时钟信号。具体地，接口电路204接收第一信号包。
步骤402中，发送包解析模块接收主机设备的第一信号包，并解析第一信号包中指令的类型和与存储卡工作模式相对应的第一参数。具体地，指令类型以及对应的第一参数中包括的信息有存储卡的工作模式、工作频率以及主机设备和存储卡的驱动等信息。
发送包解析模块206将解析后的指令信号、数据信号和对应的第一参数发送至总线方向控制模块208。步骤404，总线方向控制模块接收到对应第一参数后，结合第一信号包，产生相应的第一控制信号，来控制方向切换。
同时，主机设备102发送的第一信号包通过方向切换模块向存储卡输出，即步骤403，同时存储卡时序调整模块对第一信号包中的时钟信号进行时序调整，并输出第一时序信号。存储卡106接收到主机设备102的第一信号包后，执行步骤406，存储卡106返回第二信号包至接收包解析模块210。
步骤405，方向切换模块214接收到总线方向控制模块208传送的第一控制信号后，其中第一控制信号包括了指示导通方向的信息，方向切换模块214根据导通方向信息切换方向。具体地，方向切换模块214切换方向前，需要判断存储卡是否已经接收完第一信号包。换句话说，只有在存储卡106已经接收完第一信号包的情况下，才会根据导通方向信息切换方向。
步骤407，接收包解析模块210接收到步骤406返回的第二信号包。
步骤408，第二信号包通过方向切换模块214向主机设备102传输，主机端时序调整模块216调整第二信号包中的时序信号，输出第二时序信号。步骤409，接收包解析模块210解析第二信号包，获取存储卡的工作状态，总线方向控制模块208与接收包解析模块耦合产生第二控制信号，并发送给方向切换模块214。
步骤410，方向切换模块214收到接收包总线方向控制模块208发送的第二控制信号后，判断何时跳转切换方向。具体地，方向切换模块214收到接收包解析模块发送的数据信息后，且主机设备接收到第二信号包后，切换方向。
其中，步骤408与步骤409和步骤410没有先后顺序，主机端时序调整模块216将调整后的时序信号，即第二时序信号输出至主机设备102。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种接口电路，连接在主机设备与存储卡之间，所述主机设备与所述存储卡之间通过所述接口电路执行半双工通信，并且所述接口电路利用解析接口协议，切换所述主机设备与所述存储卡之间的通信方向，其特征在于，所述接口电路包括：
发送包解析模块，配置成从所述主机设备接收第一信号包，并解析所述第一信号包以获取所述主机设备和所述存储卡的工作状态；
总线方向控制模块，与所述发送包解析模块耦合，配置成根据所述第一信号包中的第一参数产生第一控制信号，所述第一控制信号包括指示连接所述主机设备与所述存储卡的通路的导通方向信息；
方向切换模块，与所述总线方向控制模块耦合，配置成根据所述第一控制信号导通连接所述主机设备与所述存储卡的所述通路；以及
时序调整模块，与所述方向切换模块耦合，配置成调整所述第一信号包中的时钟信号使其满足接口时序要求，其中所述时序要求是指指令/数据与时钟的相位关系，由所述存储卡的当前工作模式和工作频率确定，
其中，所述存储卡接收到所述主机设备发送的第一信号包，并且在接收到时序信号后，返回第二信号包至所述主机设备，
所述接口电路还包括接收包解析模块，配置成从所述存储卡接收第二信号包，并解析所述第二信号包以获取所述存储卡的工作状态，
所述总线方向控制模块与所述接收包解析模块耦合产生第二控制信号，所述第二控制信号包括指示连接所述主机设备与所述存储卡的通路的导通方向信息。
2.根据权利要求1所述的接口电路，其特征在于，所述时序调整模块还包括：时钟相位调整单元，配置成根据所述时钟信号和第二参数调整所述时钟信号的相位，其中所述第二参数是所述主机设备根据所述存储卡的类型以及工作模式所配置的。
3.根据权利要求1所述的接口电路，其特征在于，所述时序调整模块还包括触发器，配置成接收所述第一信号包中的指令/数据信号，以及调整相位后的时钟信号，并输出满足接口时序要求的信号，其中所述时序要求反映了所述时钟信号与所述指令/数据信号之间的相位关系。
4.一种信号传输系统，包括主机设备、接口电路以及存储卡，所述主机设备通过所述接口电路与所述存储卡执行半双工通信，并且所述接口电路利用解析接口协议，切换所述主机设备与所述存储卡之间的通信方向，其特征在于：
所述主机设备将第一信号包发送给所述接口电路进行解析；
所述接口电路与所述主机设备耦接，用于解析所述第一信号包，获取所述主机设备与所述存储卡之间的通路的导通方向信息，其中所述接口电路包括：
发送包解析模块，配置成从主机设备接收第一信号包，并解析所述第一信号包以获取所述主机设备和所述存储卡的工作状态；
总线方向控制模块，与所述发送包解析模块耦合，配置成根据所述第一信号包中的第一参数产生第一控制信号，所述第一控制信号包括指示连接所述主机设备与所述存储卡的通路的导通方向信息；
方向切换模块，与所述总线方向控制模块耦合，配置成根据所述第一控制信号导通连接所述主机设备与所述存储卡的所述通路；以及
时序调整模块，与所述方向切换模块耦合，配置成调整所述第一信号包中的时钟信号使其满足接口时序要求，其中所述时序要求由所述存储卡的当前工作模式和工作频率确定；
所述存储卡返回第二信号包至所述接口电路，
其中，所述接口电路还包括接收包解析模块，配置成从所述存储卡接收第二信号包，并解析所述第二信号包以获取所述存储卡的工作状态，以及
所述总线方向控制模块与所述接收包解析模块耦合产生第二控制信号，所述第二控制信号包括指示连接所述主机设备与所述存储卡的通路的导通方向信息。
5.根据权利要求4所述的信号传输系统，其特征在于，所述时序调整模块还包括：时钟相位调整单元，配置成根据所述时钟信号和第二参数调整所述时钟信号的相位，其中所述第二参数是所述主机设备根据所述存储卡的类型以及工作模式所配置的。
6.根据权利要求4所述的信号传输系统，其特征在于，所述时序调整模块还包括触发器，配置成接收所述第一信号包中的指令/数据信号，以及调整相位后的时钟信号，并输出满足接口时序要求的信号，其中所述时序要求反映了所述时钟信号与所述指令/数据信号之间的相位关系。
7.一种信号传输系统中的信号传输方法，该信号传输系统中包括主机设备、接口电路以及存储卡，所述主机设备通过所述接口电路与所述存储卡执行半双工通信，并且所述接口电路利用解析接口协议，切换所述主机设备与所述存储卡之间的通信方向，其特征在于，该信号传输方法包括：
所述主机设备向所述存储卡发送第一信号包；
所述接口电路解析所述第一信号包，并获取所述第一信号包中指令的类型以及与所述存储卡工作模式对应的第一参数；
根据所述对应的第一参数产生方向切换信号，切换所述主机设备与所述存储卡之间的通路的导通方向；
所述接口电路接收所述存储卡返回的第二信号包；
所述接口电路根据接收到的所述第二信号包判断何时跳转，切换所述主机设备与所述存储卡之间的通路的导通方向；
根据所述主机设备发送的第一信号包，调整输出至所述存储卡的第一时序信号；以及
根据所述存储卡返回至所述接口电路的所述第二信号包，调整输出至所述主机设备的第二时序信号。
CN201710224557.7A 2017-04-07 2017-04-07 接口电路、信号传输系统及其信号传输方法 Active CN108694144B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710224557.7A CN108694144B (zh) 2017-04-07 2017-04-07 接口电路、信号传输系统及其信号传输方法
TW107109879A TWI681652B (zh) 2017-04-07 2018-03-22 介面電路、信號傳輸系統及其信號傳輸方法
US15/939,057 US10585840B2 (en) 2017-04-07 2018-03-28 Interface circuit, signal transmission system and signal transmission method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710224557.7A CN108694144B (zh) 2017-04-07 2017-04-07 接口电路、信号传输系统及其信号传输方法

Publications (2)

Publication Number Publication Date
CN108694144A CN108694144A (zh) 2018-10-23
CN108694144B true CN108694144B (zh) 2021-08-03

Family

ID=63711037

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710224557.7A Active CN108694144B (zh) 2017-04-07 2017-04-07 接口电路、信号传输系统及其信号传输方法

Country Status (3)

Country Link
US (1) US10585840B2 (zh)
CN (1) CN108694144B (zh)
TW (1) TWI681652B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10936046B2 (en) * 2018-06-11 2021-03-02 Silicon Motion, Inc. Method for performing power saving control in a memory device, associated memory device and memory controller thereof, and associated electronic device
CN111124978B (zh) 2019-10-30 2021-07-06 苏州浪潮智能科技有限公司 一种并行总线相位校正的方法及装置
CN113064605B (zh) * 2021-03-26 2023-09-15 中国航空无线电电子研究所 基于配置的多数据卡自动识别与卸载方法
CN113297108B (zh) * 2021-05-26 2023-11-10 上海创景信息科技有限公司 适用于半双工总线信号方向控制的电路结构及控制方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1993945A (zh) * 2004-08-05 2007-07-04 罗伯特·博世有限公司 用于存取通信模块的信息存储器的数据的方法和装置
CN101785282A (zh) * 2008-06-20 2010-07-21 松下电器产业株式会社 数据通信系统、通信装置及通信方法
CN101834695A (zh) * 2010-03-18 2010-09-15 中北大学 自适应多路串行冗余高速总线
CN103092795A (zh) * 2011-07-18 2013-05-08 迈实电子(上海)有限公司 接口电路、信号传输方法及通信系统

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3006524B2 (ja) * 1996-12-25 2000-02-07 日本電気株式会社 双方向遷移数削減インターフェース回路
US7539803B2 (en) * 2003-06-13 2009-05-26 Agere Systems Inc. Bi-directional interface for low data rate application
US8412263B2 (en) * 2008-12-04 2013-04-02 Intel Corporation Coexistence interface for multiple radio modules using a reduced number of connections
TWI454067B (zh) * 2009-03-10 2014-09-21 Realtek Semiconductor Corp 接收裝置與方法
WO2011057409A1 (en) * 2009-11-13 2011-05-19 Memory Experts International Inc. Device and method for verifying connectivity
US10101763B2 (en) * 2015-07-29 2018-10-16 Sandisk Technologies Inc. Interface adjustment processes for a data storage device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1993945A (zh) * 2004-08-05 2007-07-04 罗伯特·博世有限公司 用于存取通信模块的信息存储器的数据的方法和装置
CN101785282A (zh) * 2008-06-20 2010-07-21 松下电器产业株式会社 数据通信系统、通信装置及通信方法
CN101834695A (zh) * 2010-03-18 2010-09-15 中北大学 自适应多路串行冗余高速总线
CN103092795A (zh) * 2011-07-18 2013-05-08 迈实电子(上海)有限公司 接口电路、信号传输方法及通信系统

Also Published As

Publication number Publication date
TW201838391A (zh) 2018-10-16
US20180293201A1 (en) 2018-10-11
US10585840B2 (en) 2020-03-10
TWI681652B (zh) 2020-01-01
CN108694144A (zh) 2018-10-23

Similar Documents

Publication Publication Date Title
CN108694144B (zh) 接口电路、信号传输系统及其信号传输方法
US9001950B2 (en) Information processing apparatus, serial communication system, method of initialization of communication therefor, and serial communication apparatus
US8548069B2 (en) Data transmission system capable of transmitting interrupt signal without interrupt gate period
EP2249227A1 (en) Interface device for host device, interface device for slave device, host device, slave device, communication system and interace voltage switching method
US7164286B2 (en) Device and method for matching output impedance in signal transmission system
CN107844445B (zh) 用于非源同步系统的调谐电路系统和操作
CN109800192B (zh) 电子设备、fpga芯片及其接口电路
JP5217939B2 (ja) 拡張カード、障害診断処理方法、情報処理装置及び障害診断処理プログラム
CN102385912B (zh) 进行采样相位设定的主控制器、半导体装置以及方法
US20190372749A1 (en) Communication device
KR102173881B1 (ko) 스큐 제거 동작을 수행하는 반도체 장치
US20150346761A1 (en) Communication apparatus and method for controlling communication apparatus
CN104009756A (zh) 时钟脉冲数据恢复电路模块及数据恢复时钟脉冲产生方法
JP2002183692A (ja) Ｉｃカードおよびｉｃカードシステム
US5388225A (en) Time-domain boundary bridge method and apparatus for asynchronous sequential machines
US20150244512A1 (en) Phase tracking for a sampling clock
US7574549B2 (en) Bridge design for SD and MMC multiplexing
US20200412349A1 (en) Method and circuit used to obtain time limits for obtaining clock edge adjustment value to adjust clock edge of clock signal accordingly
US20070130395A1 (en) Bus processing apparatus
CN115705876A (zh) 一种延迟校准电路、存储器和时钟信号校准方法
US9007114B2 (en) Semiconductor device including clock signal generation unit
CN107622024B (zh) 接口电路、信号传输系统及其参数配置方法
CN113626355B (zh) 实现串行接口全双工通信的从机芯片的电路结构
EP4354437A1 (en) Write leveling circuit applied to memory, and control method and control apparatus for write leveling circuit
EP3996095A1 (en) Dual reference voltage generator, equalization circuit, and memory

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant