CN107544937A - 一种协处理器、数据写入方法和处理器 - Google Patents

Abstract

本发明实施例公开一种协处理器，所述协处理器包括：读电路，用于接收需读空间发送的搬运指令；根据所述搬运指令，确定需要执行搬运任务的搬运通道；通过所述搬运通道，将所述需读空间的数据搬运到主处理器的紧耦合存储器中；当所述搬运任务完成时，向主处理器发送读取通知，以便所述主处理器读取所述需读空间的数据。本发明实施例还同时公开了一种数据写入方法和处理器。

Description

一种协处理器、数据写入方法和处理器

技术领域

本发明涉及无线通信技术，尤其涉及一种协处理器、数据写入方法和处理器。

背景技术

在多模手机芯片的系统级芯片(System on Chip，SOC)架构中，处理器高效访问外部寄存器和外设空间进行运算对提升整个架构性能有很大帮助。处理器对物理层的访问包括频繁的配置大量物理层寄存器，物理层硬件会根据配置进行数据处理，然后处理器会重新读取物理层中的数据，根据这些数据重新生成新的配置，然后再次配置物理层寄存器，此过程依次循环，完成处理器与物理层之间的交互。因此，在整个SOC架构中，处理器访问物理层的寄存器空间和数据空间的性能是整个架构性能的关键。但是，如果处理器访问外部寄存器和外设空间的速度较慢，会导致时序紧张，物理层流程出现异常，且在处理器和物理层交互过程中，如果交互时间过长，那么也会导致处理器功耗增加。

发明内容

为解决上述技术问题，本发明实施例期望提供一种协处理器、数据写入方法和处理器，能够提高处理器访问外部寄存器或外设空间的性能，为物理层流程节省时间，提高物理层运算性能。

本发明的技术方案是这样实现的：

第一方面，提供一种协处理器，所述协处理器包括：

读电路，用于接收需读空间发送的搬运指令；根据所述搬运指令，确定需要执行搬运任务的搬运通道；通过所述搬运通道，将所述需读空间的数据搬运到主处理器的紧耦合存储器中；当所述搬运任务完成时，向主处理器发送读取通知，以便所述主处理器读取所述需读空间的数据。

可选的，所述搬运指令包括所述需读空间的信息，所述协处理器还包括：

配置空间，用于存储各个寄存器和外设空间的信息与通道的对应关系；

所述读电路具体用于：根据所述对应关系，将确定所述需读空间的信息对应的通道作为所述搬运通道。

可选的，所述协处理器还包括：

写电路，用于接收所述处理器发送的写请求和写数据，所述写入请求用于请求将所述写数据写入需写空间；向所述处理器发送写响应；向所述需写空间发送所述写入请求和所述写数据。

可选的，所述写电路的缓存深度和所述读电路的缓存深度是预先设置的。

第二方面，提供一种数据读取方法，所述方法包括：

接收需读空间发送的搬运指令；

根据所述搬运指令，确定需要执行搬运任务的搬运通道；

通过所述搬运通道，将所述需读空间的数据搬运到主处理器中；

当所述搬运任务完成时，向主处理器发送读取通知，以便所述主处理器读取所述需读空间的数据。

可选的，所述搬运指令包括所述需读空间的信息，所述方法还包括：

设置各个寄存器和外设空间的信息与通道的对应关系；

所述根据所述搬运指令，确定需要执行搬运任务的搬运通道包括：

根据所述对应关系，将确定所述需读空间的信息对应的通道作为所述搬运通道。

可选的，所述方法还包括：

接收所述处理器发送的写请求和写数据，所述写入请求用于请求将所述写数据写入需写空间；

向所述处理器发送写响应；

向所述需写空间发送所述写入请求和所述写数据。

第三方面，提供一种协处理器，所述协处理器包括：

接收模块，用于接收需读空间发送的搬运指令；

确定模块，用于根据所述搬运指令，确定需要执行搬运任务的搬运通道；

搬运模块，用于通过所述搬运通道，将所述需读空间的数据搬运到主处理器的紧耦合存储器中；

发送模块，用于当所述搬运任务完成时，向主处理器发送读取通知，以便所述主处理器读取所述需读空间的数据。

第四方面，提供一种处理器，包括：

主处理器和协处理器；

所述协处理器用于接收需读空间发送的搬运指令；根据所述搬运指令，确定需要执行搬运任务的搬运通道；通过所述搬运通道，将所述需读空间的数据搬运到主处理器的紧耦合存储器中；当所述搬运任务完成时，向主处理器发送读取通知，以便所述主处理器读取所述需读空间的数据。

本实施例提供一种协处理器、数据写入方法和处理器，所述协处理器包括：读电路用于接收需读空间发送的搬运指令；根据所述搬运指令，确定需要执行搬运任务的搬运通道；通过所述搬运通道，将所述需读空间的数据搬运到主处理器的紧耦合存储器中；当所述搬运任务完成时，向主处理器发送读取通知，以便所述主处理器读取所述需读空间的数据。这样一来，利用了主处理器的紧耦合存储器和处理器的偶合性，主处理器可以直接读取主处理器的紧耦合存储器上存储的需读空间的数据，这样大大节省了处理器读取外部寄存器或外设空间的时间，提升了处理器读取外部空间的性能，为物理层节省了时间，可以优化物理层流程。

附图说明

图1为本发明实施例提供的一种协处理器的结构示意图1；

图2为本发明实施例提供的一种协处理器的结构示意图2

图3为现有技术提供的一种处理器的结构示意图；

图4为本发明实施例提供的一种数据写入方法的流程图；

图5为本发明实施例提供的一种协处理器的结构示意图3；

图6为本发明实施例提供的一种协处理器的结构示意图4

图7为本发明实施例提供的一种处理器的结构示意图1；

图8为本发明实施例提供的一种处理器的结构示意图2。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。

实施例一

本实施例提供一种协处理器10，如图1所示，所述协处理器10包括：

读电路101，用于接收需读空间发送的搬运指令；根据所述搬运指令，确定需要执行搬运任务的搬运通道；通过所述搬运通道，将所述需读空间的数据搬运到主处理器的紧耦合存储器中；当所述搬运任务完成时，向主处理器发送读取通知，以便所述主处理器读取所述需读空间的数据。

这里，读电路101设置不限个数的多个并行的通道，每个通道具有唯一固定标识。

所述主处理器的紧耦合存储器，用于存储所述需读空间的数据。

所述主处理器的紧耦合存储器包括：一级存储空间和二级存储空间；其中，所述一级存储空间的搬运优先级高于二级存储空间的搬运优先级。

这样一来，利用了主处理器的紧耦合存储器和处理器的偶合性，主处理器可以直接读取主处理器的紧耦合存储器上存储的需读空间的数据，这样大大节省了处理器读取外部寄存器或外设空间的时间，提升了处理器读取外部空间的性能，为物理层节省了时间，可以优化物理层流程。

进一步的，如图2所示，所述搬运指令包括所述需读空间的信息，所述协处理器10还包括：

配置空间102，用于存储各个寄存器和外设空间的信息与通道的对应关系；

所述读电路101具体用于：根据所述对应关系，将确定所述需读空间的信息对应的通道作为所述搬运通道。

本实施例中，给出需要读取寄存器或外设空间的信息，该信息包括寄存器或外设空间的地址区间，资源量等，然后协处理器会根据这些信息不通过任何其他组件，直接读取寄存器或外设空间，将读取回来的数据写入提前分配好的主处理器的一级存储空间或者二级存储空间，这里，一级和二级存储空间是与主处理器是紧耦合的。在存储系统中，访问一级存储空间的性能是最高的，其次访问二级存储空间的性能次高。当处理器真正需要读取这些寄存器或外设空间的数据时，可以直接访问已经被写入的一级存储或二级存储区间。这样大大节省了处理器读取外部寄存器或外设空间的时间，提升了处理器读取外部空间的性能，为物理层节省了时间，可以优化物理层流程，与此同时，在需要处理读取数据的时候处理器不需要等待，从而节省功耗。且读装置中可以设置不限制个数的并行通道，来解决进程并行的问题。

进一步的，如图2所示，所述协处理器10还包括：

写电路103，用于接收所述处理器发送的写请求和写数据，所述写入请求用于请求将所述写数据写入需写空间；向所述处理器发送写响应；向所述需写空间发送所述写入请求和所述写数据。

进一步的，所述写电路的缓存深度和所述读电路的缓存深度是预先设置的。

如图3所示，通常的SOC架构，主处理器外部集成二级缓存的紧耦合存储器，二级缓存外面集成矩阵桥，外部寄存器或外设空间集成在矩阵桥的slave上。通常，外部寄存器和外设空间对处理器来讲是不可缓存的，但是处理器只能通过二级缓存访问外部寄存器和外设空间，对其进行读写操作。因此，在此架构中，对总线能力的要求和处理器访问输入/输出(Input/Output，I/O)的性能要求很高。

而本实施例提供的协处理器，就可以免于通过二级缓存的方式读取或写入外部寄存器或外设空间，仅仅通过协处理器的调配，直接向外部寄存器或外部空间读数写数，提升了处理器读取外部空间的性能，为物理层节省了时间，可以优化物理层流程，

实施例二

本发明实施例提供一种数据写入方法，如图4所示，应用于协处理器，该方法包括：

步骤201、接收需读空间发送的搬运指令。

步骤202、根据搬运指令，确定需要执行搬运任务的搬运通道。

步骤203、通过搬运通道，将需读空间的数据搬运到主处理器的紧耦合存储器中。

步骤204、当搬运任务完成时，向主处理器发送读取通知，以便主处理器读取需读空间的数据。

这样一来，利用了主处理器的紧耦合存储器和处理器的偶合性，主处理器可以直接读取主处理器的紧耦合存储器上存储的需读空间的数据，这样大大节省了处理器读取外部寄存器或外设空间的时间，提升了处理器读取外部空间的性能，为物理层节省了时间，可以优化物理层流程。

进一步的，搬运指令包括所述需读空间的信息，所述方法还包括：设置各个寄存器和外设空间的信息与通道的对应关系；

相应的，步骤202可以具体包括：

根据所述对应关系，将确定所述需读空间的信息对应的通道作为所述搬运通道。

进一步的，所述方法还包括：

接收所述处理器发送的写请求和写数据，所述写入请求用于请求将所述写数据写入需写空间；向所述处理器发送写响应；向所述需写空间发送所述写入请求和所述写数据。

实施例三

本发明实施例提供一种协处理器30，如图5所示，该协处理器30包括：

接收模块301，用于接收需读空间发送的搬运指令。

确定模块302，根据搬运指令，确定需要执行搬运任务的搬运通道。

搬运模块303，通过搬运通道，将需读空间的数据搬运到主处理器的紧耦合存储器中。

发送模块304，当搬运任务完成，向主处理器发送读取通知，以便主处理器读取需读空间的数据。

这样一来，利用了主处理器的紧耦合存储器和处理器的偶合性，主处理器可以直接读取主处理器的紧耦合存储器上存储的需读空间的数据，这样大大节省了处理器读取外部寄存器或外设空间的时间，提升了处理器读取外部空间的性能，为物理层节省了时间，可以优化物理层流程。

进一步的，如图6所示，搬运指令包括所述需读空间的信息，所述协处理器30还包括：设置模块305，用于设置各个寄存器和外设空间的信息与通道的对应关系；

相应的，确定模块302具体用于：

根据所述对应关系，将确定所述需读空间的信息对应的通道作为所述搬运通道。

进一步的，所述确定模块302具体用于：

接收所述处理器发送的写请求和写数据，所述写入请求用于请求将所述写数据写入需写空间；向所述处理器发送写响应；向所述需写空间发送所述写入请求和所述写数据。

本发明实施例提供一种处理器40，如图7所示，包括：

协处理器10和主处理器20。

其中，协处理器10用于：接收需读空间发送的搬运指令；根据所述搬运指令，确定需要执行搬运任务的搬运通道；通过所述搬运通道，将所述需读空间的数据搬运到主处理器的紧耦合存储器中；当所述搬运任务完成时，向主处理器发送读取通知，以便所述主处理器读取所述需读空间的数据。

对于一般的主处理器加协处理器架构，协处理器辅助的读写操作都是协处理器单独完成，操作数据都是保存在协处理器内部，主处理器需要数据的时候要从协处理器的内存中获取，而主处理器访问协处理器的内存会有延时，从而导致性能有所下降，并且只有当主处理器需要读写外设空间的时候进行操作。如图8所示，用本实施提供的电路，有效的利用了主处理器高效访问紧耦合存储器的特性，打破了常规直接由主处理器或协处理器访问外设空间的方法，软件提前分析处理器需要的外设数据，通过软硬件结合，提前获取外设数据，提高处理器读写外设空间的性能。并且，可以灵活使用读电路装置和写电路装置。这种架构可以灵活提升处理器访问外部寄存器和外设空间的性能。给处理器与物理层交互提供了更高性能的保障。

本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用硬件实施例、软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器和光学存储器等)上实施的计算机程序产品的形式。

本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。

Claims (9)

1.一种协处理器，其特征在于，所述协处理器包括：

读电路，用于接收需读空间发送的搬运指令；根据所述搬运指令，确定需要执行搬运任务的搬运通道；通过所述搬运通道，将所述需读空间的数据搬运到主处理器的紧耦合存储器中；当所述搬运任务完成时，向主处理器发送读取通知，以便所述主处理器读取所述需读空间的数据。

2.根据权利要求1所述的协处理器，其特征在于，所述搬运指令包括所述需读空间的信息，所述协处理器还包括：

配置空间，用于存储各个寄存器和外设空间的信息与通道的对应关系；

所述读电路具体用于：根据所述对应关系，将确定所述需读空间的信息对应的通道作为所述搬运通道。

3.根据权利要求1或2所述的协处理器，其特征在于，所述协处理器还包括：

写电路，用于接收所述处理器发送的写请求和写数据，所述写入请求用于请求将所述写数据写入需写空间；向所述处理器发送写响应；向所述需写空间发送所述写入请求和所述写数据。

4.根据权利要求3所述的协处理器，其特征在于，所述写电路的缓存深度和所述读电路的缓存深度是预先设置的。

5.一种数据读取方法，其特征在于，所述方法包括：

接收需读空间发送的搬运指令；

根据所述搬运指令，确定需要执行搬运任务的搬运通道；

通过所述搬运通道，将所述需读空间的数据搬运到主处理器中；

当所述搬运任务完成时，向主处理器发送读取通知，以便所述主处理器读取所述需读空间的数据。

6.根据权利要求5所述的方法，其特征在于，所述搬运指令包括所述需读空间的信息，所述方法还包括：

设置各个寄存器和外设空间的信息与通道的对应关系；

所述根据所述搬运指令，确定需要执行搬运任务的搬运通道包括：

根据所述对应关系，将确定所述需读空间的信息对应的通道作为所述搬运通道。

7.根据权利要求6所述的方法，其特征在于，所述方法还包括：

接收所述处理器发送的写请求和写数据，所述写入请求用于请求将所述写数据写入需写空间；

向所述处理器发送写响应；

向所述需写空间发送所述写入请求和所述写数据。

8.一种协处理器，其特征在于，所述协处理器包括：

接收模块，用于接收需读空间发送的搬运指令；

确定模块，用于根据所述搬运指令，确定需要执行搬运任务的搬运通道；

搬运模块，用于通过所述搬运通道，将所述需读空间的数据搬运到主处理器的紧耦合存储器中；

发送模块，用于当所述搬运任务完成时，向主处理器发送读取通知，以便所述主处理器读取所述需读空间的数据。

9.一种处理器，其特征在于，包括：

主处理器和协处理器；

所述协处理器用于接收需读空间发送的搬运指令；根据所述搬运指令，确定需要执行搬运任务的搬运通道；通过所述搬运通道，将所述需读空间的数据搬运到主处理器的紧耦合存储器中；当所述搬运任务完成时，向主处理器发送读取通知，以便所述主处理器读取所述需读空间的数据。