RU2004119039A - Трехмерное запоминающее устройство - Google Patents
Трехмерное запоминающее устройство Download PDFInfo
- Publication number
- RU2004119039A RU2004119039A RU2004119039/09A RU2004119039A RU2004119039A RU 2004119039 A RU2004119039 A RU 2004119039A RU 2004119039/09 A RU2004119039/09 A RU 2004119039/09A RU 2004119039 A RU2004119039 A RU 2004119039A RU 2004119039 A RU2004119039 A RU 2004119039A
- Authority
- RU
- Russia
- Prior art keywords
- tape
- storage device
- structures
- foot
- dimensional storage
- Prior art date
Links
- 238000003491 array Methods 0.000 claims abstract 4
- 239000000463 material Substances 0.000 claims abstract 4
- 239000000758 substrate Substances 0.000 claims abstract 3
- 239000011232 storage material Substances 0.000 claims 2
- 239000011159 matrix material Substances 0.000 claims 1
- 239000012811 non-conductive material Substances 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 claims 1
- 239000004020 conductor Substances 0.000 abstract 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
- H10B99/10—Memory cells having a cross-point geometry
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Forging (AREA)
- Magnetic Heads (AREA)
- Supporting Of Heads In Record-Carrier Devices (AREA)
- Insulated Conductors (AREA)
- Ropes Or Cables (AREA)
- Credit Cards Or The Like (AREA)
- Shaping Of Tube Ends By Bending Or Straightening (AREA)
Claims (12)
1. Ферроэлектрическое или электретное трехмерное запоминающее устройство, в котором ферроэлектрический или электретный материал (1) находится между первым и вторым электродными слоями (2, 4), содержащими соответственно первые и вторые полосковые электроды (2а, 4а), образующие соответственно управляющие шины и шины данных запоминающего массива (М) с матричной адресацией, причем управляющие шины и шины данных указанного массива расположены под прямым углом, а ячейки памяти задаются в объеме запоминающего материала (1) в зонах между скрещивающимися управляющими шинами и шинами данных, тогда как множество подобных запоминающих массивов собрано, по меньшей мере, в одну стопу (S), которая образует запоминающее устройство с трехмерной структурой, отличающееся тем, что стопа (S) запоминающих массивов (М) сформирована из двух или более ленточных конструкций (R), которые сложены с наложением одна на другую или переплетены одна с другой, а каждая ленточная конструкция (R) содержит гибкую подложку (3) из неэлектропроводящего материала, по меньшей мере, один электродный слой, нанесенный на подложку, причем единственный или каждый электродный слой содержит параллельные полосковые электроды, расположенные по длине ленточной конструкции (R), и слой запоминающего материала (1), покрывающий электродный слой и расположенный без разрывов от кромки до кромки ленточной конструкции, при этом каждый запоминающий массив (М) в составе стопы (S) образован скрещивающимися частями пары смежных ленточных конструкций (R), которые сложены с наложением одна на другую или переплетены одна с другой таким образом, что являются взаимно ортогональными в зоне взаимного скрещивания, а управляющие шины и шины данных запоминающего массива (М) в составе стопы (S) находятся в первой ленточной конструкции из пары смежных ленточных конструкций (R), а шины данных находятся во второй ленточной конструкции из пары смежных ленточных конструкций (R).
2. Трехмерное запоминающее устройство по п.1, отличающееся тем, что каждый второй запоминающий массив (М) в составе стопы (S) расположен со смещением относительно соответствующего первого массива.
3. Трехмерное запоминающее устройство по п.1, отличающееся тем, что содержит более одной стопы (S), причем ленточные структуры сложены с наложением или переплетены таким образом, что при переходе от одной стопы к другой обеспечивается попарное изменение порядка следования ленточных конструкций.
4. Трехмерное запоминающее устройство по п.1, отличающееся тем, что ленточные конструкции (R) сгруппированы в виде двух или более групп (X) таким образом, что ленточные конструкции (R) каждой группы ориентированы взаимно параллельно и не параллельно ленточным конструкциям (R) другой группы (других групп).
5. Трехмерное запоминающее устройство по п.4, отличающееся тем, что, по меньшей мере, одна ленточная конструкция (R) каждой из, по меньшей мере, двух групп (X) снабжена продольно ориентированными электродами на одной стороне и цельным запоминающим слоем на другой стороне.
6. Трехмерное запоминающее устройство по п.4, отличающееся тем, что количества ленточных конструкций (R) и образуемых ими групп (X) выбраны из условия минимизации длины ленточных конструкций (R) при сохранении требуемых функциональных свойств стопы (S).
7. Трехмерное запоминающее устройство по п.1, отличающееся тем, что каждая из ленточных конструкций (R) предварительно снабжена изолирующим(и), и/или электропроводящим(и), и/или полупроводниковыми слоями и структурами в пределах своего поперечного сечения и/или на одной или обеих своих поверхностях.
8. Трехмерное запоминающее устройство по п.1, отличающееся тем, что две или более ленточных конструкций (R) в составе стопы (S) снабжены набором электродов (2а, 4а), расположенных по длине ленточной конструкции на обеих ее сторонах.
9. Трехмерное запоминающее устройство по п.8, отличающееся тем, что каждый электрод (2а, 4а) присоединен для обеспечения электрического доступа к нему к контактной зоне или к области, включающей активные и/или пассивные контура и расположенной на одном или на обоих концах ленточных конструкций (R) или вблизи указанного конца или концов, причем контактная зона электрически или оптически связана с контурами, внешними по отношению к ленточной конструкции (R).
10. Трехмерное запоминающее устройство по п.1, отличающееся тем, что стопа (S) содержит ленточные конструкции (R), по меньшей мере, двух различных типов.
11. Трехмерное запоминающее устройство по п.1, отличающееся тем, что, по меньшей мере, одна ленточная конструкция (R) в составе стопы (S) имеет на одной или обеих своих сторонах цельную изолирующую поверхность.
12. Трехмерное запоминающее устройство по п.1, отличающееся тем, что, по меньшей мере, одна ленточная конструкция (R) в составе стопы (S) имеет длину, отличную от длины другой ленточной конструкции (R).
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NO20015871A NO20015871D0 (no) | 2001-11-30 | 2001-11-30 | Minneinnretning med flettede lag |
| NO20015871 | 2001-11-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| RU2004119039A true RU2004119039A (ru) | 2006-01-10 |
| RU2274913C2 RU2274913C2 (ru) | 2006-04-20 |
Family
ID=19913088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2004119039/09A RU2274913C2 (ru) | 2001-11-30 | 2002-11-29 | Трехмерное запоминающее устройство |
Country Status (13)
| Country | Link |
|---|---|
| EP (1) | EP1456850B1 (ru) |
| JP (1) | JP2005510866A (ru) |
| KR (1) | KR100603678B1 (ru) |
| CN (1) | CN1596448A (ru) |
| AT (1) | ATE309608T1 (ru) |
| AU (1) | AU2002348540B2 (ru) |
| CA (1) | CA2465341C (ru) |
| DE (1) | DE60207298T2 (ru) |
| DK (1) | DK1456850T3 (ru) |
| ES (1) | ES2250724T3 (ru) |
| NO (1) | NO20015871D0 (ru) |
| RU (1) | RU2274913C2 (ru) |
| WO (1) | WO2003046924A1 (ru) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6762950B2 (en) | 2001-11-30 | 2004-07-13 | Thin Film Electronics Asa | Folded memory layers |
| US7808024B2 (en) | 2004-09-27 | 2010-10-05 | Intel Corporation | Ferroelectric polymer memory module |
| JP4729989B2 (ja) * | 2005-06-03 | 2011-07-20 | ソニー株式会社 | アンテナ装置、無線通信装置、その制御方法、コンピュータ処理可能なプログラム及びその記録媒体 |
| US7952525B2 (en) | 2005-06-03 | 2011-05-31 | Sony Corporation | Antenna device associated wireless communication apparatus and associated control methodology for multi-input and multi-output communication systems |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5969380A (en) * | 1996-06-07 | 1999-10-19 | Micron Technology, Inc. | Three dimensional ferroelectric memory |
| NO309500B1 (no) * | 1997-08-15 | 2001-02-05 | Thin Film Electronics Asa | Ferroelektrisk databehandlingsinnretning, fremgangsmåter til dens fremstilling og utlesing, samt bruk av samme |
| NO308149B1 (no) * | 1998-06-02 | 2000-07-31 | Thin Film Electronics Asa | Skalerbar, integrert databehandlingsinnretning |
-
2001
- 2001-11-30 NO NO20015871A patent/NO20015871D0/no unknown
-
2002
- 2002-11-29 AT AT02782024T patent/ATE309608T1/de not_active IP Right Cessation
- 2002-11-29 RU RU2004119039/09A patent/RU2274913C2/ru not_active IP Right Cessation
- 2002-11-29 DE DE60207298T patent/DE60207298T2/de not_active Expired - Fee Related
- 2002-11-29 JP JP2003548255A patent/JP2005510866A/ja not_active Abandoned
- 2002-11-29 CN CNA028238435A patent/CN1596448A/zh active Pending
- 2002-11-29 EP EP02782024A patent/EP1456850B1/en not_active Expired - Lifetime
- 2002-11-29 WO PCT/NO2002/000458 patent/WO2003046924A1/en active IP Right Grant
- 2002-11-29 KR KR1020047008084A patent/KR100603678B1/ko not_active IP Right Cessation
- 2002-11-29 CA CA002465341A patent/CA2465341C/en not_active Expired - Fee Related
- 2002-11-29 ES ES02782024T patent/ES2250724T3/es not_active Expired - Lifetime
- 2002-11-29 DK DK02782024T patent/DK1456850T3/da active
- 2002-11-29 AU AU2002348540A patent/AU2002348540B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| AU2002348540A1 (en) | 2003-06-10 |
| EP1456850A1 (en) | 2004-09-15 |
| CN1596448A (zh) | 2005-03-16 |
| KR20040068557A (ko) | 2004-07-31 |
| EP1456850B1 (en) | 2005-11-09 |
| CA2465341A1 (en) | 2003-06-05 |
| RU2274913C2 (ru) | 2006-04-20 |
| DE60207298D1 (de) | 2005-12-15 |
| CA2465341C (en) | 2006-05-16 |
| AU2002348540B2 (en) | 2007-02-15 |
| WO2003046924A1 (en) | 2003-06-05 |
| ATE309608T1 (de) | 2005-11-15 |
| JP2005510866A (ja) | 2005-04-21 |
| NO20015871D0 (no) | 2001-11-30 |
| DK1456850T3 (da) | 2006-03-20 |
| DE60207298T2 (de) | 2006-07-20 |
| ES2250724T3 (es) | 2006-04-16 |
| KR100603678B1 (ko) | 2006-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100524427B1 (ko) | 전자적 장치를 위한 다차원 어드레싱 아키텍쳐 | |
| CA2403231C (en) | Vertical electrical interconnections in a stack | |
| US9377914B2 (en) | Capacitively operating touch panel device | |
| KR20160108052A (ko) | 반도체 소자 | |
| JP2003197867A5 (ru) | ||
| US7411775B2 (en) | Feedthrough multilayer capacitor array | |
| US9691820B2 (en) | Block architecture for vertical memory array | |
| JP4741602B2 (ja) | Ｅｓｄ保護素子として種々の容量をもつ複数のバリスタを備えた多層コンポーネント | |
| KR860002129A (ko) | 다중 배선용 용량 결합된 전극들을 갖는 가스방전 표시판넬 | |
| RU2004119039A (ru) | Трехмерное запоминающее устройство | |
| US5770874A (en) | High density semiconductor memory device | |
| RU2004116275A (ru) | Электродная решетка, способ и устройство для запоминающей структуры | |
| KR101890817B1 (ko) | 가변 저항 메모리 장치 및 그 제조 방법 | |
| JP2024511021A (ja) | 半導体デバイス、メモリデバイス、及びメモリシステム | |
| US11029791B2 (en) | Touch panel including a layered structure with first and second mesh terminal layers directly overlaid on each other and touch panel production method | |
| RU2004126964A (ru) | Устройство объемного хранения данных, содержащее множество собранных в пакет запоминающих устройств с матричной адресацией | |
| US11711895B2 (en) | Wiring board production method and wiring board | |
| CN115172364B (zh) | 半导体结构及存储器 | |
| JP2018144496A (ja) | 印刷配線の製造方法 | |
| TWI806812B (zh) | 三維電阻式記憶體結構 | |
| JP2018082110A (ja) | 回路基板および電子機器 | |
| JPH01162317A (ja) | フィルムコンデンサ | |
| TW202332038A (zh) | 三維電阻式記憶體結構 | |
| KR20150113365A (ko) | 퓨즈 어레이 | |
| TWI538167B (zh) | 三維半導體元件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20071130 |