KR20150113365A

KR20150113365A - 퓨즈 어레이

Info

Publication number: KR20150113365A
Application number: KR1020140036532A
Authority: KR
Inventors: 김소영; 정재홍
Original assignee: 에스케이하이닉스 주식회사
Priority date: 2014-03-28
Filing date: 2014-03-28
Publication date: 2015-10-08
Also published as: KR102166748B1; US20150279477A1; US9269453B2

Abstract

복수의 이-퓨즈를 포함한 퓨즈 어레이가 제공된다. 본 발명이 실시예에 따른 퓨즈 어레이는 플로팅노드 및 콘택노드를 포함하는 복수의 활성영역, 상기 복수의 활성영역 각각에 중첩되고 상기 플로팅노드와 상기 콘택노드 사이에서 상호 이격된 복수의 게이트를 포함하는 이-퓨즈; 및 둘 이상의 상기 이-퓨즈를 포함하되, 상기 플로팅노드를 공유하거나, 또는 상기 콘택노드를 공유하는 복수의 퓨즈셋을 포함한다.

Description

퓨즈 어레이{FUSE ARRAY}

본 특허 문헌은 프로그램이 가능한 복수의 이-퓨즈(E-fuse)를 포함한 퓨즈 어레이에 관한 것이다.

최근 전자기기의 소형화, 저전력화, 고성능화, 다양화 등에 따라, 컴퓨터, 휴대용 통신기기 등 다양한 전자기기에서 정보를 저장할 수 있는 반도체 장치가 요구되고 있으며, 이에 대한 연구가 진행되고 있다. 이러한 반도체 장치로는 이-퓨즈(E-fuse)가 있다.

본 발명의 실시예가 해결하려는 과제는 프로그램 가능한 복수의 이-퓨즈(E-fuse)를 포함한 퓨즈 어레이의 집적도 및 신호전달 특성을 향상시킬 수 있는 방법을 제공하는 것이다.

본 발명의 제1실시예에 따른 퓨즈 어레이는, 플로팅노드 및 콘택노드를 포함하는 복수의 활성영역, 상기 복수의 활성영역 각각에 중첩되고 상기 플로팅노드와 상기 콘택노드 사이에서 상호 이격된 복수의 게이트를 포함하는 이-퓨즈;및 둘 이상의 상기 이-퓨즈를 포함하되, 상기 플로팅노드를 공유하거나, 또는 상기 콘택노드를 공유하는 복수의 퓨즈셋을 포함할 수 있다.

본 발명의 제2실시예에 따른 퓨즈 어레이는, 양측 끝단이 각각 플로팅노드 및 콘택노드로 정의된 복수의 활성영역, 상기 복수의 활성영역 각각과 중첩되고 상기 플로팅노드와 상기 콘택노드 사이에서 상호 이격된 제1게이트 및 제2게이트를 포함한 복수의 이-퓨즈를 포함하는 퓨즈 어레이에서, 상기 플로팅노드를 공유하는 둘 이상의 상기 이-퓨즈를 포함하는 복수의 제1퓨즈셋 및 상기 콘택노드를 공유하는 둘 이상의 상기 이-퓨즈를 포함하는 복수의 제2퓨즈셋을 포함하고, 제1방향으로 상기 복수의 제1퓨즈셋 및 상기 복수의 제2퓨즈셋이 지그재그 형태로 배치될 수 있다.

본 발명의 제3실시예에 따른 퓨즈 어레이는, 양측 끝단이 각각 플로팅노드 및 콘택노드로 정의된 복수의 활성영역, 상기 복수의 활성영역 각각과 중첩되고 상기 플로팅노드와 상기 콘택노드 사이에서 상호 이격된 제1게이트 및 제2게이트를 포함한 복수의 이-퓨즈, 제1방향에서 지그재그 형태로 배치되고, 상기 플로팅노드를 공유하는 둘 이상의 상기 이-퓨즈를 포함하는 복수의 제1퓨즈셋 및 상기 콘택노드를 공유하는 둘 이상의 상기 이-퓨즈를 포함하는 복수의 제2퓨즈셋을 포함하는 퓨즈 어레이에서, 상기 제1방향으로 연장되어 동일 선상에 위치하는 복수의 상기 제1게이트와 연결된 복수의 제1도전라인; 상기 제1방향으로 연장되어 동일 선상에 위치하는 복수의 상기 제2게이트와 연결된 복수의 제2도전라인;및 상기 제1방향과 교차하는 제2방향에서 상기 복수의 제1퓨즈셋 및 상기 복수의 제2퓨즈셋 사이의 상기 제1도전라인 및 상기 제2도전라인에 연결된 복수의 스트래핑 콘택플러그를 포함할 수 있다.

상술한 본 발명의 실시예들에 의한 퓨즈 어레이는 일방향에서 복수의 제1퓨즈셋 및 복수의 제2퓨즈셋이 지그재그(zigzag) 형태로 배치하여 별도의 스트랩영역을 필요로하지 않기 때문에 집적도를 향상시킬 수 있다.

또한, 복수의 퓨즈셋에 연결된 복수의 도전라인 각각에 스트래핑 콘택플러그가 연결됨에 따라 도전라인에서 전압강하에 따른 손실을 보상해줄 수 있다. 그에 따라, 도전라인의 저항이 감소하는 효과를 유도하여 신호전달 특성을 향상시킬 수 있다.

도 1은 본 발명의 비교예에 따른 퓨즈 어레이를 도시한 평면도.
도 2는 본 발명의 실시예에 따른 이-퓨즈를 도시한 평면도.
도 3a는 복수의 이-퓨즈로 구성되어 각각의 플로팅노드를 공유하여 형성된 퓨즈셋을 도시한 평면도.
도 3b는 복수의 이-퓨즈로 구성되어 각각의 콘택노드를 공유하여 형성된 퓨즈셋을 도시한 평면도.
도 4는 본 발명의 실시예에 따른 퓨즈 어레이를 도시한 평면도.

이하에서는, 첨부된 도면을 참조하여 다양한 실시예들이 상세히 설명된다.

도면은 반드시 일정한 비율로 도시된 것이라 할 수 없으며, 몇몇 예시들에서, 실시예들의 특징을 명확히 보여주기 위하여 도면에 도시된 구조물 중 적어도 일부의 비례는 과장될 수도 있다. 도면 또는 상세한 설명에 둘 이상의 층을 갖는 다층 구조물이 개시된 경우, 도시된 것과 같은 층들의 상대적인 위치 관계나 배열 순서는 특정 실시예를 반영할 뿐이어서 본 발명이 이에 한정되는 것은 아니며, 층들의 상대적인 위치 관계나 배열 순서는 달라질 수도 있다. 또한, 다층 구조물의 도면 또는 상세한 설명은 특정 다층 구조물에 존재하는 모든 층들을 반영하지 않을 수도 있다(예를 들어, 도시된 두 개의 층 사이에 하나 이상의 추가 층이 존재할 수도 있다). 예컨대, 도면 또는 상세한 설명의 다층 구조물에서 제1층이 제2층 상에 있거나 또는 기판상에 있는 경우, 제1층이 제2층 상에 직접 형성되거나 또는 기판상에 직접 형성될 수 있음을 나타낼 뿐만 아니라, 하나 이상의 다른 층이 제1층과 제2층 사이 또는 제1층과 기판 사이에 존재하는 경우도 나타낼 수 있다.

후술하는 본 발명의 실시예는 프로그램 가능한 복수의 이-퓨즈(E-fuse)를 포함한 퓨즈 어레이의 집적도 및 신호전달 특성을 향상시킬 수 있는 방법을 제공하기 위한 것이다. 이를 위해, 본 실시예에서는 플로팅노드를 공유하는 복수의 제1퓨즈셋 및 콘택노드를 공유하는 복수의 제2퓨즈셋이 지그재그(zigzag)형태로 배치되고, 제1퓨즈셋과 제2퓨즈셋 사이를 가로지르는 도전라인에 스트래핑 콘택플러그가 연결된 퓨즈 어레이를 제공한다.

먼저, 본 발명의 실시예에 따른 퓨즈 어레이를 설명하기에 앞서, 비교예에 따른 퓨즈 어레이를 도 1을 참조하여 설명하기로 한다.

도 1은 본 발명의 비교예에 따른 퓨즈 어레이를 도시한 평면도이다.

도 1에 도시된 바와 같이, 비교예에 따른 퓨즈 어레이는 2차원 매트릭스(matrix) 형태로 배치된 복수의 퓨즈셋(130) 및 수 내지 수십 개의 퓨즈셋(130)을 하나의 그룹으로 분리시키는 스트랩영역(strap region, 150)을 포함한다. 그리고, 복수의 퓨즈셋(130) 각각은 콘택노드(111)를 공유하는 복수의 이-퓨즈(110)를 포함한다. 예컨대, 복수의 퓨즈셋(130) 각각은 콘택노드(111)를 공유하는 두 개의 이-퓨즈(110)를 포함한다.

비교예에 따른 퓨즈 어레이에서 이-퓨즈(110)는, 트랜지스터(transistor)를 포함한다. 구체적으로, 이-퓨즈(110)는 프로그램을 위한 프로그램 트랜지스터 및 복수의 이-퓨즈(110) 중 어느 하나의 이-퓨즈를 선택하기 위한 선택 트랜지스터를 포함한다. 이때, 프로그램 트랜지스터 및 선택 트랜지스터는 어느 하나의 접합영역을 공유한다.

프로그램 트랜지스터는 프로그램 게이트(115)를 포함하며, 프로그램 게이트(115)는 프로그램 라인(PG)과 연결되어 이-퓨즈(110)의 프로그래밍을 위한 전압을 인가받는다. 선택 트랜지스터는 선택 게이트(117)를 포함하며, 선택 게이트(117)는 선택 라인(SL)과 연결되어 복수의 이-퓨즈(110) 중 어느 하나의 이-퓨즈(110)를 선택하기 위한 전압을 인가받는다.

이-퓨즈(110)는 기판에 형성된 소자분리막에 의하여 정의되고, 양측 끝단이 각각 콘택노드(111) 및 플로팅노드(113)로 작용하는 활성영역(119), 기판상에 형성되어 활성영역(119)과 중첩되고 콘택노드(111)와 플로팅노드(113) 사이에 형성되어 상호 이격된 프로그램 게이트(115) 및 선택 게이트(117)를 포함한다. 이때, 프로그램 게이트(115)는 플로팅노드(113)와 인접하여 배치된다. 선택 게이트(117)는 콘택노드(111)와 인접하여 배치된다. 프로그램 게이트(115) 및 선택 게이트(117)와 기판 사이에는 게이트절연막(미도시)이 형성되어 있으며, 프로그램 게이트(115)와 기판 사이에 게이트절연막의 브레이크다운(breakdown) 여부에 따라 이-퓨즈(110)의 프로그램 여부가 결정된다.

비교예에 따른 퓨즈 어레이에서 퓨즈셋(130)은 콘택노드(111)를 공유하는 두 개의 이-퓨즈(110)를 포함한다. 그에 따라, 퓨즈셋(130)은 콘택노드(111)를 공유하는 두 개의 선택 트랜지스터와 각각 분리된 플로팅노드(113)를 갖는 두 개의 프로그램 트랜지스터를 포함한다. 그리고, 이들이 공유하는 콘택노드(111)에는 비트라인이 연결된다. 이때, 두 개의 프로그램 트랜지스터는 플로팅노드(113)에 각각 인접하여 배치되는 프로그램 게이트(115)를 포함한다. 두 개의 선택 트랜지스터는 콘택노드(111)에 각각 인접하여 배치되는 선택 게이트(117)를 포함한다.

퓨즈셋(130)은 제2방향(D2)으로 콘택노드(111)가 서로 접하도록 배치되고, 서로 접하는 콘택노드(111)상에는 콘택플러그(133)가 형성된다. 콘택플러그(133)는 비트라인과 퓨즈셋(130) 사이를 전기적으로 연결하는 역할을 수행한다. 콘택플러그(133)를 기준으로 제2방향(D2)에서 두 개의 이-퓨즈가 서로 대칭되도록 배치된다.

비교예에 따른 퓨즈 어레이는 제1방향(D1) 및 제2방향(D2)으로 복수의 퓨즈셋(130)이 상호 이격되어 배치된다. 제1방향(D1)에서 복수의 퓨즈셋(130) 사이에 스트랩영역(150)이 배치된다. 제1방향(D1)으로 연장된 프로그램 라인(PL) 및 선택 라인(SL)은 복수의 퓨즈셋(130) 각각의 프로그램 게이트(115) 및 선택 게이트(117)를 연결한다. 그리고, 제1방향(D1)으로 배치된 복수의 콘택플러그(133)는 모두 비트라인(미도시)에 연결된다.

퓨즈 어레이에서 스트랩영역(150)은 수 내지 수십개의 퓨즈셋(130)을 하나의 그룹으로 분리시킨다. 스트랩영역(150)은 더미 활성영역(151) 및 제1방향(D1)으로 연장되는 프로그램 라인(PL)의 스트래핑(strapping)을 위한 스트래핑 콘택플러그(153)를 포함한다. 스트래핑 콘택플러그(153)는 더미 활성영역(151) 사이에 배치되고, 소자분리막 상의 프로그램 라인(PL)에 접하도록 형성된다. 스트래핑 콘택플러그(153)는 프로그램 라인(PL)의 전압 강하를 보상하기 위한 것이다. 자세하게는, 퓨즈 어레이는 복수의 퓨즈셋(130)을 포함하고, 복수의 퓨즈셋(130)에 형성된 각각의 프로그램 게이트(115)는 제1방향(D1)으로 연장된 프로그램 라인(PL)과 연결된다. 이때, 퓨즈 어레이의 프로그램 라인(PL)에 전압을 인가하게 되면 하나의 프로그램 라인(PL)에 복수의 프로그램 게이트(115)가 전기적으로 연결되어 있기 때문에 프로그램 라인(PL)으로 인가된 전압의 전압 강하(voltage drop) 현상이 일어난다. 즉, 길게 배선된 프로그램 라인(PL)의 전압 강하에 의해 일부 프로그램 게이트(115)는 손실된 프로그램 전압을 인가받게 된다. 이는, 프로그램 트랜지스터가 손실된 프로그램 전압으로 인해 정상적인 프로그래밍 동작을 수행할 수 없음을 의미한다. 따라서, 이러한 프로그램 라인(PL)의 전압 강하를 보상해주기 위해서 스트랩영역(150)이 필요하게 된다. 전술하였듯이, 스트랩영역(150)은 제1방향(D1)으로 길게 연장된 프로그램 라인(PL) 중간에 스트래핑 콘택플러그(153)를 형성하며, 스트래핑 콘택플러그(153)에 바이어스(bias)를 인가함으로써 프로그램 라인(PL)에서 발생하는 전압 강하에 의한 손실을 보상한다. 여기서, 퓨즈 어레이에 스트랩영역(150)을 형성하기 위해서 스트랩영역(150)과 인접한 퓨즈셋(130)의 활성영역(119) 사이 간격을 늘려야 한다. 그에 따라, 활성영역(119)의 일정한 패터닝(pattering) 공정을 위해서는 스트랩영역(150)에 더미 활성영역(151)을 형성해야 한다.

상술한 비교예에 따른 퓨즈 어레이는 복수의 퓨즈셋(130) 각각 콘택노드(111)를 공유하는 형태를 갖는다. 이러한 콘택노드(111)를 공유하는 복수의 퓨즈셋(130)이 제1방향(D1)으로 연장되어 배치됨에 따라 단일의 프로그램 라인(PL)에 복수의 프로그램 게이트(115)가 연결된다. 퓨즈 어레이의 프로그래밍을 위한 프로그램 전압을 인가한 경우에 프로그램 라인(PL)의 전압 강하에 따른 전압의 손실을 보상하기 위해 스트랩영역(150)이 필요하다. 하지만, 복수의 퓨즈셋이 균일하게 배치되는 퓨즈 어레이 사이에 스트랩영역(150)을 형성하기 때문에 퓨즈 어레이의 집적도가 저하된다. 또한, 스트랩영역(150)을 형성함에 있어서 스트랩영역(150)과 인접한 활성영역(119) 사이의 간격을 늘려야 하고, 공정 마진(margin)을 확보하기 위해서 더미 활성영역(151)을 형성하기 때문에 퓨즈 어레이의 집적도를 더욱 저하시키게 된다.

따라서, 후술하는 본 발명의 실시예에 따른 퓨즈 어레이는 집적도가 향상된 퓨즈 어레이를 제공하기 위한 것이다. 이를 위해서 플로팅노드를 공유하는 퓨즈셋과 콘택노드를 공유하는 퓨즈셋을 혼재하여 사용할 수 있다. 또한, 특정 방향을 기준으로 플로팅 노드를 공유하는 퓨즈셋과 콘택노드를 공유하는 퓨즈셋을 지그재그(zigzag) 형태로 배치할 수 있다. 이에 따라 스트랩영역을 형성하지 않아도 도전 라인의 전압 강하를 보상해 줄 수 있고, 퓨즈 어레이의 집적도도 높일 수 있다.

이하에서는, 본 발명의 실시예에 따른 퓨즈 어레이에 관하여 자세히 설명하기로 한다.

도 2는 본 발명의 실시예에 따른 이-퓨즈(E-fuse)를 도시한 평면도이다. 도 3a는 복수의 이-퓨즈로 구성되어 각각의 플로팅노드를 공유하여 형성된 퓨즈셋을 도시한 평면도이다. 도 3b는 복수의 이-퓨즈로 구성되어 각각의 콘택노드를 공유하여 형성된 퓨즈셋을 도시한 평면도이다. 도4는 본 발명의 실시예에 따른 퓨즈 어레이를 도시한 평면도이다.

도 2에 도시된 바와 같이, 본 발명의 실시예에 따른 이-퓨즈(200)는 트랜지스터를 포함할 수 있다. 구체적으로, 이-퓨즈(200)는 프로그램을 위한 프로그램 트랜지스터 및 선택 트랜지스터를 포함할 수 있다. 이때, 프로그램 트랜지스터와 선택 트랜지스터는 어느 하나의 접합영역을 공유할 수 있다.

이-퓨즈(200)는 기판에 형성된 소자분리막에 의하여 정의되고, 일측 끝단 및 타측 끝단이 각각 플로팅노드(210) 및 콘택노드(230)로 작용하는 활성영역(250)을 포함할 수 있다. 이-퓨즈(200)는 기판상에 형성되어 활성영역(250)과 중첩되고 플로팅노드(210)와 콘택노드(230) 사이에 형성되어 상호 이격된 제1게이트(270) 및 제2게이트(290)를 포함할 수 있다. 프로그램 트랜지스터의 제1게이트(270)는 플로팅노드(210)와 인접하여 배치될 수 있다. 선택 트랜지스터의 제2게이트(290)는 콘택노드(230)와 인접하여 배치될 수 있다. 플로팅노드(210)는 프로그램 트랜지스터의 소스 영역으로써 플로팅될 수 있다. 콘택노드(230)는 선택 트랜지스터의 소스 영역으로써 비트라인과 접속될 수 있다. 전술하였듯이, 기판과 제1게이트(270) 및 제2게이트(290)사이에는 게이트절연막(미도시)이 형성되어 있고, 제1게이트(270)와 기판 사이 게이트절연막의 브레이크다운 여부에 따라 이-퓨즈(200)의 프로그램 여부가 결정될 수 있다.

본 발명의 실시예는 이러한 이-퓨즈(200)가 두 개 이상의 모여 각각 플로팅노드(210)를 공유하거나, 또는 콘택노드(230)를 공유하는 방식으로 퓨즈셋을 형성할 수 있다. 이를, 도 3a 및 도3B를 참조하여 상세히 설명하기로 한다.

도 3a는 복수의 이-퓨즈로 구성되어 각각의 플로팅노드를 공유하여 형성된 퓨즈셋을 도시한 평면도이다.

도 3a를 참조하면, 퓨즈셋(300)은 두 개의 이-퓨즈가 모여 플로팅노드(210)를 공유하여 형성될 수 있다. 퓨즈셋(300)은 기판에 형성된 소자분리막에 의하여 정의되고, 양측 끝단 및 중앙이 각각 플로팅노드(210) 및 콘택노드(230)로 작용하는 활성영역(250)을 포함할 수 있다. 퓨즈셋(300)은 기판상에 형성되어 활성영역(250)과 중첩되고 플로팅노드(210)와 콘택노드(230) 사이에 각각 형성되어 상호 이격된 제1게이트(270) 및 제2게이트(290)를 포함할 수 있다. 구체적으로, 퓨즈셋(300)은 플로팅노드(210)를 기준으로 제1게이트(270)가 서로 마주보고 콘택노드(230)가 양측 끝단에 위치할 수 있다. 또한, 제1게이트(270)와 콘택노드(230) 사이에 제2게이트(290)가 각각 배치될 수 있다. 퓨즈셋(300)의 콘택노드(230) 상에는 각각 콘택플러그(231)가 형성될 수 있다. 콘택플러그(231)는 도전라인과 퓨즈셋 사이를 전기적으로 연결하는 역할을 수행할 수 있다. 퓨즈셋(300)은 플로팅노드(210)를 기준으로 두 개의 이-퓨즈가 서로 대칭되도록 배치될 수 있다.

도 3b는 복수의 이-퓨즈로 구성되어 각각의 콘택노드를 공유하여 형성된 퓨즈셋을 도시한 평면도이다.

도 3b를 참조하면, 퓨즈셋(400)은 두 개의 이-퓨즈가 모여 콘택노드(230)를 공유하여 형성될 수 있다. 퓨즈셋(400)은 기판에 형성된 소자분리막에 의하여 정의되고, 양측 끝단 및 중앙이 각각 콘택노드(230) 및 플로팅노드(210)로 작용하는 활성영역(250)을 포함할 수 있다. 퓨즈셋(400)은 기판상에 형성되어 활성영역(250)과 중첩되고 콘택노드(230)와 플로팅노드(210) 사이에 각각 형성되어 상호 이격된 제1게이트(270) 및 제2게이트(290)를 포함할 수 있다. 구체적으로, 퓨즈셋(400)은 콘택노드(230)를 기준으로 제2게이트(290)가 서로 마주보고 플로팅노드(210)가 양측 끝단에 위치할 수 있다. 또한, 제2게이트(290)와 플로팅노드(210) 사이에 제1게이트(270)가 각각 배치될 수 있다. 두 개의 이-퓨즈가 공유하는 콘택노드(230) 상에는 콘택플러그(231)가 형성될 수 있다. 콘택플러그(231)는 도전라인과 퓨즈셋(400) 사이를 전기적으로 연결하는 역할을 수행할 수 있다. 퓨즈셋(400)은 콘택플러그(231)를 기준으로 두 개의 이-퓨즈가 서로 대칭되도록 배치될 수 있다.

다음으로 도 4를 참조하여 플로팅노드를 공유하는 방식의 퓨즈셋(300)과 콘택노드를 공유하는 방식의 퓨즈셋(400)이 어레이 형태로 배치된 퓨즈 어레이를 설명하고자 한다.

도 4는 본 발명의 실시예에 따른 퓨즈 어레이를 도시한 평면도이다.

도 4에 도시된 바와 같이, 실시예에 따른 퓨즈 어레이는 복수의 제1퓨즈셋(300) 및 복수의 제2퓨즈셋(400)을 포함할 수 있다. 그리고, 복수의 제1퓨즈셋(300) 각각은 플로팅노드(210)를 공유하는 복수의 이-퓨즈(200)를 포함할 수 있다. 복수의 제2퓨즈셋(400) 각각은 콘택노드(230)를 공유하는 복수의 이-퓨즈(200)를 포함할 수 있다. 퓨즈 어레이는 제1방향(D1)으로 연장되어 동일 선상에 위치하는 복수의 제1게이트(270)와 연결된 복수의 제1도전라인(PL)과, 제1방향(D1)으로 연장되어 동일 선상에 위치하는 복수의 제2게이트(290)와 연결된 복수의 제2도전라인(SL)을 포함할 수 있다. 또한, 퓨즈 어레이는 제1방향(D1)으로 연장되어 동일 선상의 콘택플러그(231)와 연결된 복수의 제3도전라인(BL)을 포함할 수 있다. 퓨즈 어레이는 복수의 제1퓨즈셋(300) 및 복수의 제2퓨즈셋(400) 사이를 가로지르는 제1도전라인(PL) 및 제2도전라인(SL)에 연결된 복수의 스트래핑 콘택플러그(500)를 포함할 수 있다.

복수의 제1퓨즈셋(300)은 제2방향(D2)으로 중앙에 플로팅노드(210) 및 양측 끝단에 콘택노드(230)를 형성할 수 있다. 복수의 제1퓨즈셋(300)은 제2방향(D2)으로 플로팅노드(210)를 공유하여 서로 마주보며 배치되는 제1게이트(270) 및 제1게이트(270)와 콘택노드(230) 사이에 배치되는 제2게이트(290)를 포함할 수 있다. 제1퓨즈셋(300)의 콘택노드(230) 상에는 각각 콘택플러그(231)가 형성될 수 있다.

복수의 제2퓨즈셋(400)은 제2방향(D2)으로 중앙에 콘택노드(230) 및 양측 끝단에 플로팅노드(210)를 형성할 수 있다. 복수의 제2퓨즈셋(400)은 제2방향(D2)으로 콘택노드(230)를 공유하여 서로 마주보며 배치되는 제2게이트(290) 및 제2게이트(290)와 플로팅노드(210) 사이에 배치되는 제1게이트(270)를 포함할 수 있다. 제2퓨즈셋(400)의 콘택노드(230) 상에는 각각 콘택플러그(231)가 형성될 수 있다.

또한, 복수의 제1퓨즈셋(300) 및 제2퓨즈셋(400) 사이에는 각각 스트래핑 콘택플러그(500)를 포함할 수 있다.

본 발명의 실시예에 따른 퓨즈 어레이는 제1방향(D1)으로 복수의 제1퓨즈셋(300) 및 제2퓨즈셋(400)이 지그재그 형태로 배치될 수 있다. 또한, 퓨즈 어레이는 제1방향(D1) 및 제1방향(D1)과 교차하는 제2방향(D2)으로 복수의 제1퓨즈셋(300) 및 제2퓨즈셋(400)이 교번 배치될 수 있다. 스트래핑 콘택플러그(500)는 복수의 제1퓨즈셋(300)의 끝 단의 콘택노드(230)와 복수의 제2퓨즈셋(400)의 끝 단의 플로팅노드(210) 사이에 배치될 수 있다.

다음으로는 퓨즈 어레이의 배치에 대해 (A)영역 및 (B)영역을 참조하여 설명하고자 한다. (A)영역은 제1방향(D1)에서 복수의 제1퓨즈셋(300) 중 어느 하나의 제1퓨즈셋(300)은 제2퓨즈셋(400) 및 다른 하나의 제1퓨즈셋(300)과 서로 마주보며 배치되는 구성이다. (A)영역에서 어느 하나의 제1퓨즈셋(300) 일측 끝단에 배치된 제2게이트(290)는 다른 하나의 제1퓨즈셋(300) 타측 끝단의 제2게이트(290)와 전기적으로 연결될 수 있다. 또한, 어느 하나의 제1퓨즈셋(300) 타측 끝단에 제1게이트(270) 및 제2게이트(290)는 각각 제2퓨즈셋(400)의 일측 끝단의 제1게이트(270) 및 제2게이트(290)와 전기적으로 연결될 수 있다.

(B)영역은 제1방향(D1)에서 복수의 제2퓨즈셋(400) 중 어느 하나의 제2퓨즈셋(400)은 제1퓨즈셋(300) 및 다른 하나의 제2퓨즈셋(400)과 서로 마주보며 배치되는 구성이다. (B)영역에서 어느 하나의 제2퓨즈셋(400) 일측 끝단에 배치된 제1게이트(270) 및 제2게이트(290)는 제1퓨즈셋(300) 타측 끝단의 제1게이트(270) 및 제2게이트(290)와 전기적으로 연결될 수 있다. 또한, 어느 하나의 제2퓨즈셋(400) 타측 끝단의 제1게이트(270)는 다른 하나의 제2퓨즈셋(400)의 일측 끝단의 제1게이트(270)와 전기적으로 연결될 수 있다.

실시예에 따른 퓨즈 어레이는 (A)영역과 (B)영역이 제1방향(D1)으로 연장되어 배치되며, 제2방향(D2)으로 서로 교번되어 배치될 수 있다.

여기서 복수의 제1도전라인(PL) 및 복수의 제2도전라인(SL)의 배치를 설명하면, 퓨즈 어레이는 제2방향(D2)으로 복수의 제1도전라인(PL) 및 복수의 제2도전라인(SL)이 상호 이격되어 배치될 수 있다. 구체적으로, 제2방향(D2)에서 복수의 제1도전라인(PL) 중 어느 하나의 제1도전라인(PL)은 양측에 각각 한 쌍의 제2도전라인(SL)이 위치할 수 있다. 제2방향(D2)에서 복수의 제2도전라인(SL) 중 어느 하나의 제2도전라인(SL)은 양측에 각각 한 쌍의 제1도전라인(PL)이 위치할 수 있다.

제3도전라인(BL)은 제2방향(D2)으로 제2도전라인(SL) 양측에 위치하거나, 또는 제2도전라인(SL) 사이에 위치할 수 있다.

실시예에 따른 퓨즈 어레이는 복수의 제1퓨즈셋(300)과 복수의 제2퓨즈셋(400)이 지그재그 형태로 배치함으로써 제1퓨즈셋(300)과 제2퓨즈셋(400) 사이에는 공간이 형성될 수 있다. 이 공간은 제1퓨즈셋(300) 및 제2퓨즈셋(400)이 지그재그 형태로 배치됨에 따라서 활성영역(250)이 아닌 소자분리막 상의 공간일 수 있다. 이 공간에 제1도전라인(PL) 및 제2도전라인(SL)의 스트래핑을 위한 복수의 스트래핑 콘택플러그(500)를 형성할 수 있다. 따라서, 복수의 스트래핑 콘택플러그(500)가 제1방향(D1) 및 제2방향(D2)으로 지그재그 형태로 배치되는 것을 확인할 수 있다. 스트래핑 콘택플러그(500)는 한 쌍의 제2도전라인(SL) 중 어느 하나의 제1도전라인(PL)에 인접한 제2도전라인(SL)과 연결될 수 있다. 또한, 스트래핑 콘택플러그(500)는 한 쌍의 제1도전라인(PL) 중 어느 하나의 제2도전라인(SL)에 인접한 제1도전라인(PL)과 연결될 수 있다.

본 발명의 실시예에 따른 퓨즈 어레이는 플로팅노드(210)를 공유하는 제1퓨즈셋(300)과 콘택노드(230)를 공유하는 제2퓨즈셋(400)을 혼재하여 사용하기 때문에 퓨즈 어레이의 집적도를 높일 수 있다. 또한, 플로팅노드(210)를 공유하는 제1퓨즈셋(300)과 콘택노드(230)를 공유하는 제2퓨즈셋(400)이 지그재그 형태로 배치됨으로써 제1퓨즈셋(300)과 제2퓨즈셋(400) 사이에는 공간이 형성될 수 있다. 이 공간에 스트래핑 콘택플러그(500)를 배치할 수 있다. 따라서, 비교예의 퓨즈 어레이에서 별도의 스트랩영역을 활성영역(250) 사이에 형성할 필요가 없기 때문에 퓨즈 어레이의 집적도를 더욱 높일 수 있다.

그리고, 비교예에 따른 퓨즈 어레이는 단일의 제1도전라인(PL)에 수십 개의 퓨즈셋 당 하나의 스트래핑 콘택플러그(500)를 형성하지만, 실시예에 따른 퓨즈 어레이는 복수의 제1퓨즈셋(300) 및 제2퓨즈셋(400)사이 마다 스트래핑 콘택플러그(500)를 형성할 수 있다. 즉, 실시예에 따른 퓨즈 어레이는 비교예에 따른 퓨즈 어레이에 대비하여 복수 개의 스트래핑 콘택플러그(500)를 더 형성할 수 있기 때문에 전압 강하의 보상 효과를 더욱 높일 수 있다. 또한, 복수의 제1퓨즈셋(300) 및 복수의 제2퓨즈셋(400)에 연결된 복수의 제1도전라인(PL) 및 제2도전라인(SL) 각각에 스트래핑 콘택플러그(500)가 연결됨에 따라 도전라인에서 전압 강하에 따른 손실을 보상해 줄 수 있다. 이는 퓨즈 어레이에 배치되는 복수의 제1도전라인(PL) 및 제2도전라인(SL)의 저항을 감소하는 효과를 유도하여 신호전달 특성을 향상시킬 수 있다.

이상으로 해결하고자 하는 과제를 위한 다양한 실시예들이 기재되었으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자진 자라면 본 발명의 기술사상 범위 내에서 다양한 변경 및 수정이 이루어질 수 있음은 명백하다.

200:이-퓨즈 210:플로팅노드
230:콘택노드 231:콘택플러그
250:활성영역 270:제1게이트
290:제2게이트 300:제1퓨즈셋
400:제2퓨즈셋 500:스트래핑 콘택플러그
PL:제1도전라인 SL:제2도전라인
BL:제3도전라인

Claims

플로팅노드 및 콘택노드를 포함하는 복수의 활성영역, 상기 복수의 활성영역 각각에 중첩되고 상기 플로팅노드와 상기 콘택노드 사이에서 상호 이격된 복수의 게이트를 포함하는 이-퓨즈;및
둘 이상의 상기 이-퓨즈를 포함하되, 상기 플로팅노드를 공유하거나, 또는 상기 콘택노드를 공유하는 복수의 퓨즈셋을 포함하는 퓨즈 어레이.
제1항에 있어서,
일방향으로 상기 복수의 퓨즈셋은 지그재그(zigzag) 형태로 배치되는 퓨즈 어레이.
제1항에 있어서,
상기 플로팅노드 및 상기 콘택노드를 각각 상기 활성영역의 일측 끝단 및 타측 끝단에 위치하는 퓨즈 어레이.
제3항에 있어서,
상기 복수의 게이트는 제1게이트 및 제2게이트를 포함하고,
상기 복수의 활성영역 각각에서 상기 제1게이트는 상기 플로팅노드와 인접하게 배치되고, 상기 제2게이트는 상기 콘택노드와 인접하게 배치되는 퓨즈 어레이.
제4항에 있어서,
상기 복수의 퓨즈셋은,
상기 플로팅노드를 공유하여 상기 제1게이트가 서로 마주보고 상기 콘택노드가 양측 끝단에 위치하는 복수의 제1퓨즈셋;및
상기 콘택노드를 공유하여 상기 제2게이트가 서로 마주보고 상기 플로팅노드가 양측 끝단에 위치하는 복수의 제2퓨즈셋
을 포함하는 퓨즈 어레이.
양측 끝단이 각각 플로팅노드 및 콘택노드로 정의된 복수의 활성영역, 상기 복수의 활성영역 각각과 중첩되고 상기 플로팅노드와 상기 콘택노드 사이에서 상호 이격된 제1게이트 및 제2게이트를 포함한 복수의 이-퓨즈를 포함하는 퓨즈 어레이에서,
상기 플로팅노드를 공유하는 둘 이상의 상기 이-퓨즈를 포함하는 복수의 제1퓨즈셋 및 상기 콘택노드를 공유하는 둘 이상의 상기 이-퓨즈를 포함하는 복수의 제2퓨즈셋을 포함하고,
제1방향으로 상기 복수의 제1퓨즈셋 및 상기 복수의 제2퓨즈셋이 지그재그 형태로 배치된 퓨즈 어레이.
제6항에 있어서,
상기 제1방향으로 연장되어 동일 선상에 위치하는 복수의 상기 제1게이트와 연결된 복수의 제1도전라인;
상기 제1방향으로 연장되어 동일 선상에 위치하는 복수의 상기 제2게이트와 연결된 복수의 제2도전라인;및
상기 복수의 제1퓨즈셋 및 상기 복수의 제2퓨즈셋 사이를 가로지르는 상기 제1도전라인 및 상기 제2도전라인에 연결된 복수의 스트래핑 콘택플러그
를 더 포함하는 퓨즈 어레이.
제7항에 있어서,
상기 제1방향과 교차하는 제2방향으로 상기 복수의 제1도전라인 및 상기 복수의 제2도전라인은 상호 이격되고,
상기 제2방향에서 상기 복수의 제1퓨즈셋 및 상기 복수의 제2퓨즈셋 사이에 상기 복수의 스트래핑 콘택플러그가 위치하는 퓨즈 어레이.
제6항에 있어서,
각각의 상기 콘택노드 상에 형성된 콘택플러그;및
상기 제1방향으로 연장되어 동일 선상에 위치하는 상기 콘택플러그를 연결하는 제3도전라인
을 더 포함하는 퓨즈 어레이.
제6항에 있어서,
상기 제1방향 및 상기 제1방향과 교차하는 제2방향으로 상기 제1퓨즈셋 및 상기 제2퓨즈셋은 교번 배치되는 퓨즈 어레이.
제6항에 있어서,
상기 제1방향과 교차하는 제2방향에서,
상기 복수의 제1퓨즈셋은 상기 플로팅노드를 공유하여 상기 제1게이트가 서로 마주보고 상기 콘택노드가 양측 끝단에 위치하고,
상기 복수의 제2퓨즈셋은 상기 콘택노드를 공유하여 상기 제2게이트가 서로 마주보고 상기 플로팅노드가 양측 끝단에 위치하는 퓨즈 어레이.
제6항에 있어서,
상기 제1방향에서 상기 복수의 제1퓨즈셋 중 어느 하나의 제1퓨즈셋은 상기 제2퓨즈셋 및 다른 하나의 제1퓨즈셋과 서로 마주보며,
상기 어느 하나의 제1퓨즈셋 일측 끝단에 배치된 상기 제2게이트는 상기 다른 하나의 제1퓨즈셋 타측 끝단의 제2게이트와 전기적으로 연결되고,
상기 어느 하나의 제1퓨즈셋 타측 끝단에 제1게이트 및 제2게이트는 각각 상기 제2퓨즈셋의 일측 끝단의 제1게이트 및 제2게이트와 전기적으로 연결되는 퓨즈 어레이.
제6항에 있어서,
상기 제1방향에서 상기 복수의 제2퓨즈셋 중 어느 하나의 제2퓨즈셋은 상기 제1퓨즈셋 및 다른 하나의 제2퓨즈셋과 서로 마주보며,
상기 어느 하나의 제2퓨즈셋 일측 끝단에 배치된 상기 제1게이트 및 제2게이트는 상기 제1퓨즈셋 타측 끝단의 제1게이트 및 제2게이트와 전기적으로 연결되고,
상기 어느 하나의 제2퓨즈셋 타측 끝단의 상기 제1게이트는 상기 다른 하나의 제2퓨즈셋의 일측 끝단의 제1게이트와 전기적으로 연결되는 퓨즈 어레이.
양측 끝단이 각각 플로팅노드 및 콘택노드로 정의된 복수의 활성영역, 상기 복수의 활성영역 각각과 중첩되고 상기 플로팅노드와 상기 콘택노드 사이에서 상호 이격된 제1게이트 및 제2게이트를 포함한 복수의 이-퓨즈, 제1방향에서 지그재그 형태로 배치되고, 상기 플로팅노드를 공유하는 둘 이상의 상기 이-퓨즈를 포함하는 복수의 제1퓨즈셋 및 상기 콘택노드를 공유하는 둘 이상의 상기 이-퓨즈를 포함하는 복수의 제2퓨즈셋을 포함하는 퓨즈 어레이에서,
상기 제1방향으로 연장되어 동일 선상에 위치하는 복수의 상기 제1게이트와 연결된 복수의 제1도전라인;
상기 제1방향으로 연장되어 동일 선상에 위치하는 복수의 상기 제2게이트와 연결된 복수의 제2도전라인;및
상기 제1방향과 교차하는 제2방향에서 상기 복수의 제1퓨즈셋 및 상기 복수의 제2퓨즈셋 사이의 상기 제1도전라인 및 상기 제2도전라인에 연결된 복수의 스트래핑 콘택플러그
를 포함하는 퓨즈 어레이.
제14항에 있어서,
각각의 콘택노드 상에 형성된 콘택플러그;및
상기 제1방향으로 연장되어 동일 선상의 콘택플러그와 연결된 복수의 제3도전라인
을 더 포함하는 퓨즈 어레이.
제15항에 있어서,
상기 제2방향에서 상기 복수의 제3도전라인은 상기 제2도전라인 양측에 위치하거나, 또는 상기 제2도전라인 사이에 위치하는 퓨즈 어레이.
제14항에 있어서,
상기 제1방향 및 제2방향으로 상기 제1퓨즈셋 및 상기 제2퓨즈셋은 교번 배치되는 퓨즈 어레이.
제14항에 있어서,
상기 제1방향 및 상기 제2방향에서 상기 스트래핑 콘택플러그는 지그재그 형태로 배치되는 퓨즈 어레이.
제14항에 있어서,
상기 제2방향에서 상기 복수의 제1도전라인 중 어느 하나의 제1도전라인은 양측에 각각 한 쌍의 상기 제2도전라인이 위치하고,
상기 제2방향에서 상기 복수의 제2도전라인 중 어느 하나의 제2도전라인은 양측에 각각 한 쌍의 상기 제1도전라인이 위치하는 퓨즈 어레이.
제19항에 있어서,
상기 한 쌍의 제2도전라인 중 상기 어느 하나의 상기 제1도전라인에 인접한 제2도전라인 및 상기 한 쌍의 제1도전라인 중 상기 어느 하나의 상기 제2도전라인에 인접한 제1도전라인은 각각 상기 스트래핑 콘택플러그와 연결되는 퓨즈 어레이.