Claims (1)
Устройство синхронизации импульсов, содержащее входную и выходную шины, шину тактовых импульсов, конденсатор, три элемента И-НЕ, первый вход первого и второй вход второго из которых подключены к входной шине, выход первого элемента соединен с первыми входами второго и третьего, выход второго элемента подключен к выходной шине и ко второму входу третьего, выход которого соединен со вторым входом первого, а конденсатор включен между выходами первого и третьего элементов, отличающееся тем, что введены элементы И-НЕ с четвертого по седьмой и две выходные шины синхронизированных тактовых импульсов, первая из которых соединена с выходом четвертого элемента и первым входом пятого элемента, выход которого подключен ко второй выходной шине синхронизированных тактовых импульсов и к первому входу четвертого элемента, второй вход которого соединен с выходной шиной и первым входом шестого элемента, второй вход которого подключен к выходу седьмого, первый вход которого соединен с входной шиной, а второй вход подключен к четвертому входу второго элемента и выходу шестого элемента, третий выход которого соединен со вторым входом пятого элемента и шиной тактовых импульсов.A pulse synchronization device comprising an input and output bus, a clock bus, a capacitor, three NAND elements, the first input of the first and second input of the second of which are connected to the input bus, the output of the first element is connected to the first inputs of the second and third, the output of the second element connected to the output bus and to the second input of the third, the output of which is connected to the second input of the first, and the capacitor is connected between the outputs of the first and third elements, characterized in that the AND-NOT elements are introduced from the fourth to the seventh and d ve output buses of synchronized clock pulses, the first of which is connected to the output of the fourth element and the first input of the fifth element, the output of which is connected to the second output bus of synchronized clock pulses and to the first input of the fourth element, the second input of which is connected to the output bus and the first input of the sixth element , the second input of which is connected to the output of the seventh, the first input of which is connected to the input bus, and the second input is connected to the fourth input of the second element and the output of the sixth element, tr Tille whose output is connected to the second input of the fifth element and the bus clock.