Изобретение относитс к импульс ной технике и может быть испоцьзовано в импульсно-аналоговых преобразовател х частота-напр жение. По основному авт.св. 285047 известно устройство формировани одиночного импульса, содержащее три триггера первый единичный вхо входного триггера соединен с нулевьм входом триггера пам ти первым единичным входом триггера формиров ни выходного импульса и шиной уп равл ющих импульсов, второй единич ный вход входного триггера соединен с нулевым выходом триггера пам ти , единичный вход которого подключен к единичному выходу триггера формировани выходного импульса второй единичный вход которого сое динен с нулевым входом входного тр гера и шиной синхронизирующих импульсов , а единичный выход входного триггера подключен к нулевому входу триггера формировани выходного импульса. Устройство формирует на своем выходе одиночный импульс длительностью, равной дпител . ности синхронизирунщих импульсов l Недостатком известного устройст ва вл ютс низкие функциональные возможности, обусловленные тем, что оно не обеспечивает формирование выходного импульса длительностью , равной периоду следовани синхронизирующих импульсов. Цель изобретени - расширение фу циональных возможностей устройства формировани одиночного импульса путем обеспечени формировани одиночного импульса длительностью, равной периоду следовани синхронизирующей импульсной последователь ности. Поставленна цель достигаетс тей, что в устройство форкировани одиночного импульса дополнительно введены, асинхронный RS-триггБр и элемент И-НЕ, первый и второй входы которого соединены соответственно с нулевым входом входного триггера и единичным входом триггера пам ти, а единичный и нулевой входы дополнительного асинхронного RS-триггера соединены соответственно с выходом и вторым входом дополнительного элемента И-НЕ. На чертеже представлена функциональна схема предлагаемого устройства формировани одиночного импульса . Устройство формировани одиночного импульса содержит триггеры (асинхронные типа RS) 1-4, состо щие из элементов И-НЕ 5-12, элемент И-НЕ 13, входную шину 14 синхронизирующих импульсову входную шику 15 управл ющих импульсов и выходные шины 16 и 17. Устройство формировани Одиночного импульса работает следующим образом . В исходном состо нии на выходах триггеров 1-4 имеетс высокий потенциал , соответствующий уровню логической единицы. С приходом положительного импульса по шине 15 на выходе элемента И-НЕ 6 триггера 1 по вл етс уровень логического нул , а на выходе элемента И-НЕ 9 триггера 3 - уровень логической едини(ы. С по влением на шине 14 положительного импульса синхронизирукицей последовательности на выходе триггера 3 и выходной шине 16 по вл етс отрицательный фронт импульса, формирующий отрицательный фронт импульса на выходной шине 17. Логический нуль, по вл ющийс на шине 14 после завершени синхронизирующего импульса вызывает по вление логической единицы на выходе триггера 3 и на выходной шине 16, заканчива формирование выходного импульса длительностью, равной длительности синхронизирующего импульса. При этом состо ние триггера 4 не измен етс . По влеюте на шине 14 второго положительного импульса синхронизирующей последовательности вызывает по вление логического нул на выходе элемента И-НЕ 13, который переключает триггер 4 в противоположное состо ние, заканчива формирование на выходной шине 17 одиночного импульса длительностью, равной периоду следовани импульсов синхронизирующей последовательности. При этом на выходе элемента И-НЕ 12 триггера 4 формируетс сигнал, инверсный относительно сигнала на шине 17. Последующие синхронизирующие импульсы не оказывают вли ни на формирование сигналов на выходных ши3 .1163469 4The invention relates to a pulse technique and can be used in a pulse-analog frequency-voltage converter. According to the main auth. 285047. A device for forming a single pulse is known. It contains three flip-flops. The first unit input of the trigger is connected to the zero input of the memory trigger, the first single input of the trigger of the output pulse and the control pulse bus, the second unit input of the trigger is connected to the zero output of the trigger signal. whose single input is connected to the single output trigger of the formation of the output pulse, the second single input of which is connected to the zero input of the input trigger and the sync bus pulses, and a single output of the trigger input is connected to the zero input of the trigger forming the output pulse. The device forms at its output a single impulse with a duration equal to dpitel. synchronization pulses. A disadvantage of the known device is its low functionality, due to the fact that it does not provide for the formation of an output pulse with a duration equal to the period of the following clock pulses. The purpose of the invention is to expand the functional capabilities of the device for forming a single pulse by ensuring the formation of a single pulse with a duration equal to the period of the synchronization pulse sequence. The goal is to achieve that an asynchronous RS-triggerBR and an IS-NOT element are additionally entered into the forging device of a single pulse, the first and second inputs of which are connected respectively to the zero input of the input trigger and the single input of the memory trigger, and the single and zero inputs of the additional asynchronous RS-flip-flops are connected respectively with the output and the second input of an additional AND-NOT element. The drawing shows a functional diagram of the proposed device for forming a single pulse. The device for forming a single pulse contains triggers (asynchronous type RS) 1-4, consisting of the elements AND-NOT 5-12, the element IS-NOT 13, the input bus 14 of the synchronizing pulse input bus 15 of the control pulses and the output buses 16 and 17. The device for forming a single pulse operates as follows. In the initial state, at the outputs of the flip-flops 1-4, there is a high potential corresponding to the level of the logical unit. With the arrival of a positive pulse, bus 15 at the output of the AND-HE 6 element of trigger 1 appears at a logic zero level, and at the output of the IS-HE 9 element of trigger 3, a logic one level (s. With the appearance of a positive pulse on the bus 14, synchronizing the sequence at the output of trigger 3 and the output bus 16, a negative edge of the pulse appears, which forms a negative edge of the pulse on the output bus 17. A logical zero occurring on the bus 14 after the completion of the synchronizing pulse causes the appearance of a logical one on you the trigger 3 and the output bus 16, completing the formation of an output pulse of a duration equal to the duration of the clock pulse. This state of the trigger 4 does not change.Within the second positive pulse of the clock sequence on the bus 14 causes the appearance of a logical zero at the output of the I- element NOT 13, which switches the trigger 4 to the opposite state, completing the formation on the output bus 17 of a single pulse with a duration equal to the period of the pulse synchronizing been consistent. At the same time, at the output of the NAND 12 element of the trigger 4, a signal is formed that is inverse with respect to the signal on the bus 17. Subsequent clock pulses do not affect the formation of signals at the output shifts. 3 1163469 4
нах а окончание положительного им- ных шинах устройства, двух одиночпульса на шине 15 возвращает всеных импульсов длительностью, равнойthe end of the positive tire name of the device, two single pulses on the bus 15 returns the total pulses with a duration equal to
элементы схемы в исходное состо -соответственно длительности и периние .оду следовани синхронизирующих имТаким образом, изобретение позво- jпульсов, что распир ет функционалал ет обеспечить получение на выход-ные возможности формировател .the circuit elements in the initial state are, respectively, the duration and the periane of the synchronization sequence. Thus, the invention allows for the pulses that expand the functionality to provide the output capability of the driver.