RU2001430C1 - Устройство управлени блоками пам ти - Google Patents

Устройство управлени блоками пам ти

Info

Publication number
RU2001430C1
RU2001430C1 SU4755383A RU2001430C1 RU 2001430 C1 RU2001430 C1 RU 2001430C1 SU 4755383 A SU4755383 A SU 4755383A RU 2001430 C1 RU2001430 C1 RU 2001430C1
Authority
RU
Russia
Prior art keywords
input
memory
output
trigger
inputs
Prior art date
Application number
Other languages
English (en)
Inventor
Виктор Михайлович Рыбин
Original Assignee
Рыбин Виктор Михаилович
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Рыбин Виктор Михаилович filed Critical Рыбин Виктор Михаилович
Priority to SU4755383 priority Critical patent/RU2001430C1/ru
Application granted granted Critical
Publication of RU2001430C1 publication Critical patent/RU2001430C1/ru

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Claims (1)

  1. Формула изобретени 
    УСТРОЙСТВО УПРАВЛЕНИЯ БЛОКАМИ ПАМЯТИ.
    содержащее регистр и дешифратор, причем информационные входы устройства соединены с информационными входами регистра, выходы разр дов которого соединены с входами дешифратора, отличающеес  тем, что, с целью расширени  области применени  за счет обеспечени  режима пр мого доступа к пам ти, в устройство введен блок выбора пам ти, содержащий К триггеров, К элементов И, К элементов ИЛИ, где К - количество блоков пам ти, и элемент задержки, причем 1-й оыход дешифратора, где 1 1... К, соединен с информационным входом 1-го триггера и первым входом 1-го элемента ИЛИ, второй вход которого подключен к пр мому выходу 1-го триггера и  вл етс  выходом управлени  блока выбора пам ти, вход записи устройства через элемент задержки соединен с первыми входами всех элементов И блока выбора пам ти, выход
    Q 1-го элемента ИЛИ подключен к второму входу 1-го элемента И, выход которого соединен с синхровходом 1-го триггера, вход установки в единичное состо ние первого триггера соединен с входом установки остальных триггеров в нулевое состо ние и входом начальной установки устройства.
    Составитель Е.Иванова Техред М.Моргентал
    Корректор М
    ТиражПодписное
    НПО Поиск Роспатента
    113035, Москва. Ж-35, Раушска  наб., 4/5
    Производственно-издательский комбинат Патент, г. Ужгород, ул.Гагарина, 101
    Устройство управлени  блоками пам ти
    Корректор М.Керецман
SU4755383 1989-11-01 1989-11-01 Устройство управлени блоками пам ти RU2001430C1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU4755383 RU2001430C1 (ru) 1989-11-01 1989-11-01 Устройство управлени блоками пам ти

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU4755383 RU2001430C1 (ru) 1989-11-01 1989-11-01 Устройство управлени блоками пам ти

Publications (1)

Publication Number Publication Date
RU2001430C1 true RU2001430C1 (ru) 1993-10-15

Family

ID=21477668

Family Applications (1)

Application Number Title Priority Date Filing Date
SU4755383 RU2001430C1 (ru) 1989-11-01 1989-11-01 Устройство управлени блоками пам ти

Country Status (1)

Country Link
RU (1) RU2001430C1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР №951315, кл.С 06 F 12/08, 1979. Авторское свидетельство СССР № 1425689, кл. G 07 F 12/08, 1987. *

Similar Documents

Publication Publication Date Title
DE3889347D1 (de) Video-Doppelzugriffsspeichersystem mit einem halbsynchronen Dateneingang und Datenausgang.
EP0239224A3 (en) Random access memory apparatus
DE69526431D1 (de) Eine synchrone nand-dram-speicherarchitektur
EP0211565A3 (en) Random access memories
EP0290042A3 (en) Memory circuit with improved serial addressing scheme
RU2001430C1 (ru) Устройство управлени блоками пам ти
SU1259337A1 (ru) Асинхронный регистр сдвига
JPS574670A (en) Picture memory control system
EP0366976A3 (de) Transformationsschaltung
SU1234880A1 (ru) Ассоциативное запоминающее устройство
SU666555A1 (ru) Устройство дл селекции элементов изображений
JPS55136753A (en) Compressed data recovery system
JPS55117800A (en) Memory supervisory system
SU1053111A2 (ru) Функциональный преобразователь
SU1481852A1 (ru) Буферное запоминающее устройство
SU1728849A1 (ru) Устройство дл программного управлени
SU1730642A1 (ru) Устройство дл управлени формированием массивов данных учета населени
JPS5562580A (en) Buffer memory unit
SU1361566A1 (ru) Устройство адресации оперативной пам ти
SU1656545A1 (ru) Устройство дл сопр жени источника и приемника информации
SU1644124A1 (ru) Преобразователь кодов
SU1124303A1 (ru) Многоканальное устройство дл управлени очередностью в системе обмена информацией
SU1499319A1 (ru) Устройство дл дистанционного программного управлени электроприводными механизмами
JPS57176464A (en) Data transfer system
SU1305776A1 (ru) Запоминающее устройство с последовательной записью и считыванием