RU2001127282A - Device for controlling presentation of information in a distance learning system - Google Patents

Device for controlling presentation of information in a distance learning system

Info

Publication number
RU2001127282A
RU2001127282A RU2001127282/09A RU2001127282A RU2001127282A RU 2001127282 A RU2001127282 A RU 2001127282A RU 2001127282/09 A RU2001127282/09 A RU 2001127282/09A RU 2001127282 A RU2001127282 A RU 2001127282A RU 2001127282 A RU2001127282 A RU 2001127282A
Authority
RU
Russia
Prior art keywords
input
output
inputs
information
elements
Prior art date
Application number
RU2001127282/09A
Other languages
Russian (ru)
Other versions
RU2248605C2 (en
Inventor
Анна Андреевна Голоусикова
Семен Михайлович Карпенко
Анатолий Николаевич Романов
Олег Анатольевич Славин
Original Assignee
ЗАО Интеллектуальные технологии
Filing date
Publication date
Application filed by ЗАО Интеллектуальные технологии filed Critical ЗАО Интеллектуальные технологии
Priority to RU2001127282/09A priority Critical patent/RU2248605C2/en
Priority claimed from RU2001127282/09A external-priority patent/RU2248605C2/en
Publication of RU2001127282A publication Critical patent/RU2001127282A/en
Application granted granted Critical
Publication of RU2248605C2 publication Critical patent/RU2248605C2/en

Links

Claims (1)

Устройство для управления предъявлением информации в системе дистанционного обучения, содержащее первый регистр, информационный вход которого является первым информационным входом устройства, а синхронизирующий вход - первым синхронизирующим входом устройства, второй и третий регистры, информационные входы которых соединены с выходом блока памяти, а выходы подключены к одним входам элементов И первой и второй групп соответственно, выходы которых соединены с входами соответствующих элементов ИЛИ группы, выходы которых подключены к адресному входу блока памяти, первый элемент задержки, вход которого соединен с первым синхронизирующим входом устройства, второй элемент задержки, выход которого соединен с синхронизирующими входами второго и третьего регистров с одним входом первого элемента ИЛИ, первый элемент И, один вход которого является первым управляющим входом устройства, а выход подключен к другому входу первого элемента ИЛИ, триггер, единичный вход которого является вторым управляющим входом устройства, установочный вход соединен с выходом первого элемента ИЛИ, а единичный выход подключен к одному входу второго элемента И и к другим входам элементов И второй группы, третий элемент задержки, вход которого подключен к второму управляющему входу устройства, а выход соединен с другим входом второго элемента И, и элемент ИЛИ, первый и второй входы которого подключены к выходам первого и второго элементов И, отличающееся тем, что оно содержит селектор базового адреса, информационный вход которого соединен с выходом первого регистра, синхронизирующий вход подключен к выходу первого элемента задержки, информационные входы подключены к третьим входам соответствующих элементов ИЛИ группы, а синхронизирующий выход селектора базового адреса соединен с третьим входом элемента ИЛИ, выход которого соединен с входом второго элемента задержки и с входом считывания блока памяти, выход которого является информационным выходом устройства, реверсивный счетчик, суммирующий вход которого соединен с выходом первого элемента ИЛИ, вычитающий вход подключен к выходу второго элемента И, а установочный вход соединен с выходом первого элемента задержки, и компаратор, один информационный вход которого подключен к выходу реверсивного счетчика, другой информационный вход является вторым информационным входом устройства, прямой выход компаратора соединен с управляющим входом селектора базового адреса, а инверсный выход подключен к другим входам элементов И первой группы и к другим входам первого и второго элементов И, при этом инверсный выход триггера соединен с другими входами элементов И первой группы.A device for controlling the presentation of information in a distance learning system containing a first register, the information input of which is the first information input of the device, and the synchronizing input is the first synchronizing input of the device, the second and third registers, the information inputs of which are connected to the output of the memory unit, and the outputs are connected to one inputs of AND elements of the first and second groups, respectively, the outputs of which are connected to the inputs of the corresponding elements OR groups, the outputs of which are connected to a to the input input of the memory unit, the first delay element, the input of which is connected to the first synchronizing input of the device, the second delay element, the output of which is connected to the synchronizing inputs of the second and third registers with one input of the first OR element, the first AND element, one input of which is the first control input device, and the output is connected to another input of the first OR element, a trigger, a single input of which is the second control input of the device, the installation input is connected to the output of the first AND element And, a single output is connected to one input of the second AND element and to other inputs of the AND elements of the second group, the third delay element, the input of which is connected to the second control input of the device, and the output is connected to the other input of the second AND element, and the OR element, the first and the second inputs of which are connected to the outputs of the first and second elements AND, characterized in that it contains a base address selector, the information input of which is connected to the output of the first register, the synchronizing input is connected to the output of the first delay element , the information inputs are connected to the third inputs of the corresponding elements of the OR group, and the synchronizing output of the base address selector is connected to the third input of the OR element, the output of which is connected to the input of the second delay element and to the read input of the memory block, the output of which is the information output of the device, a reversible counter, the summing input of which is connected to the output of the first element OR, the subtracting input is connected to the output of the second element AND, and the installation input is connected to the output of the first element ki, and a comparator, one information input of which is connected to the output of the reverse counter, another information input is the second information input of the device, the direct output of the comparator is connected to the control input of the base address selector, and the inverse output is connected to other inputs of the elements of the first group and to other inputs the first and second elements And, while the inverse output of the trigger is connected to other inputs of the elements And the first group.
RU2001127282/09A 2001-10-09 2001-10-09 Device for controlling information display in remote education system RU2248605C2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2001127282/09A RU2248605C2 (en) 2001-10-09 2001-10-09 Device for controlling information display in remote education system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2001127282/09A RU2248605C2 (en) 2001-10-09 2001-10-09 Device for controlling information display in remote education system

Publications (2)

Publication Number Publication Date
RU2001127282A true RU2001127282A (en) 2003-07-20
RU2248605C2 RU2248605C2 (en) 2005-03-20

Family

ID=35454429

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2001127282/09A RU2248605C2 (en) 2001-10-09 2001-10-09 Device for controlling information display in remote education system

Country Status (1)

Country Link
RU (1) RU2248605C2 (en)

Similar Documents

Publication Publication Date Title
KR920014184A (en) Video signal conversion device
KR840000852A (en) 2D address device
DE60228223D1 (en) AN ARRANGEMENT TO ACCESS ACCESS IN A DATA PROCESSOR
DE69617404D1 (en) READ OUT SPECULATIVE SYSTEM MEMORY
RU2001127282A (en) Device for controlling presentation of information in a distance learning system
KR920001522A (en) Multi-port memory
KR930008639A (en) Memory Controllers and Data Processing Systems
ATE320043T1 (en) CONNECTING SEVERAL PROCESSORS TO EXTERNAL MEMORY WITH BURST MODE
RU2001127283A (en) Device for expert assessment of extreme situations in the distance learning system
RU2001128460A (en) Device for managing the receipt of an assessment of the quality of knowledge in a distance learning system
DE69800952D1 (en) Memory read circuit with precharge arrangement with dynamic control
KR950001477A (en) Memory circuit
RU2001130386A (en) Associative storage device
RU2001132655A (en) Device for managing the identification of objects of text documents
SU1606971A1 (en) Device for controlling data recall
RU97118817A (en) DEVICE FOR CONVERTING TIME TO CODE
RU98109723A (en) MEMORY DEVICE
RU98100973A (en) COMPUTER SYSTEM BASED ON THE MATRIX OF PROCESSOR ELEMENTS
KR960002027A (en) Data processing unit
RU2002111314A (en) Multiple access data transmission control device
JPS61275887A (en) Display unit
RU97117876A (en) SWITCHING DEVICE
SU1635179A1 (en) Device for coordinates determining
RU2002113690A (en) Device for tolerance control of functional states of technical systems
RU2002118788A (en) CORRELATION ANALYZER