Claims (1)
Ассоциативное запоминающее устройство, содержащее четыре регистра, блок памяти и схему сравнения, причем первый и второй регистры группами информационных входов, а третий регистр первой группой информационных входов одновременно соединены с группой информационных входов устройства, группа информационных выходов третьего регистра подключена к группе информационных входов блока памяти, первой и второй группами информационных выходов соединенного соответственно со второй группой информационных входов третьего регистра и с первой группой информационных входов схемы сравнения, группой информационных выходов подключенной к группе соответствующих входов четвертого регистра, а второй и третьей группами информационных входов соединенной соответственно со вторыми группами информационных выходов первого и второго регистров, при этом вторая группа информационных выходов третьего регистра подключена к группе информационных выходов устройства, отличающееся тем, что в него введен дополнительный регистр и блок управления, причем блок управления группой адресных выходов одновременно соединен с группами адресных входов дополнительного регистра, блока памяти и группой адресных входов четвертого регистра, дополнительной группой информационных входов подключенного к дополнительной группе информационных входов устройства, одновременно соединенных с первой группой информационных входов блока управления, первым и вторым управляющим выходом подключенного к первому и второму управляющим входам четвертого регистра, третьим управляющим выходом одновременно соединенного со третьим управляющим входом четвертого регистра и первым управляющим входом блока памяти, вторым управляющим входом одновременно подключенного к первому управляющему входу третьего регистра и к четвертому управляющему выходу блока управления, пятым и шестым управляющим выходом соединенного соответственно с управляющими входами первого и второго регистров, седьмым управляющим выходом соединенного с управляющим входом дополнительного регистра, который группой командных входов одновременно соединен с группой командных входов блока памяти группой командных выходов блока управления, группой управляющих выходов соединенного с группой управляющих входов третьего регистра, причем дополнительный регистр группой информационных выходов подключен к группе вторых информационных входов блока управления, третьей группой информационных входов подключенного к группе информационных выходов третьего регистра, а группой управляющих входов соединенного с группой управляющих входов устройства и выходом подключенного к управляющему выходу устройства.An associative storage device containing four registers, a memory unit and a comparison circuit, the first and second registers being groups of information inputs, and the third register being connected to the group of information inputs of the device by the first group of information inputs, the group of information outputs of the third register is connected to the group of information inputs of the memory unit , the first and second groups of information outputs connected respectively to the second group of information inputs of the third register and the first the solder of the information inputs of the comparison circuit, the group of information outputs connected to the group of corresponding inputs of the fourth register, and the second and third groups of information inputs connected respectively to the second groups of information outputs of the first and second registers, while the second group of information outputs of the third register is connected to the group of information outputs of the device , characterized in that it introduced an additional register and a control unit, moreover, the control unit is a group of address outputs simultaneously connected with groups of address inputs of the additional register, memory block and group of address inputs of the fourth register, an additional group of information inputs connected to an additional group of information inputs of the device, simultaneously connected with the first group of information inputs of the control unit, the first and second control output connected to the first and second control inputs of the fourth register, the third control output simultaneously connected to the third control input of the erased register and the first control input of the memory unit, the second control input simultaneously connected to the first control input of the third register and the fourth control output of the control unit, the fifth and sixth control output connected respectively to the control inputs of the first and second registers, the seventh control output connected to the control input additional register, which is a group of command inputs simultaneously connected to a group of command inputs of a memory block by a group of command outputs in the control unit, by a group of control outputs connected to the group of control inputs of the third register, the additional register by the group of information outputs connected to the group of second information inputs of the control unit, the third group of information inputs connected to the group of information outputs of the third register, and the group of control inputs connected to the group of control device inputs and output connected to the control output of the device.