Claims (1)
Устройство поиска информации, содержащее делитель частоты, вход которого является тактовым входом устройства поиска информации, а выход подключен к тактовым входам первого блока памяти и вычитающего счетчика, управляющий вход первого блока памяти подключен к первому выходу вычитающего счетчика и является управляющим выходом устройства, управляющий вход вычитающего счетчика подключен к входу блока индикации, причем первый блок памяти и вычитающий счетчик снабжены соответственно информационными входами пакетов и числа пакетов и являются информационными входами устройства, отличающегося тем, что дополнительно введены второй блок памяти и первый блок дешифрации, информационный вход второго блока памяти является выходом первого блока памяти, тактовый вход второго блока памяти подключен к выходу делителя частоты, управляющий вход второго блока памяти подключен ко второму выходу вычитающего счетчика, выход второго блока памяти подключен к информационному входу первого блока дешифрации, тактовый вход которого подключен к выходу делителя частоты, выход делителя частоты подключен к тактовому входу второго блока дешифрации, к тактовому входу первого счетчика, к тактовому входу третьего блока дешифрации, к тактовому входу четвертого блока дешифрации, к тактовому входу второго счетчика, к тактовому входу третьего счетчика, к тактовому входу четвертого счетчика, выход первого блока дешифрации подключен к первому управляющему входу первого элемента И, второй управляющий вход которого подключен к выходу второго блока дешифрации, выход первого элемента И подключен к управляющему входу первого счетчика, выход которого подключен к управляющему входу третьего блока дешифрации и к управляющему входу четвертого блока дешифрации, выходы третьего и четвертого блоков дешифрации подключены соответственно к первому и второму управляющим входам второго элемента И, выход которого подключен к управляющему входу второго счетчика, выход второго счетчика подключен к управляющим входам первого и второго блоков приема адреса, выходы которых подключены соответственно к первому и второму информационным входам первого блока сравнения, выход которого подключен к управляющему входу третьего счетчика, выход третьего счетчика подключен к управляющим входам третьего и четвертого блоков приема адреса, выходы которых подключены соответственно к первому и второму информационным входам второго блока сравнения, выход которого подключен к управляющему входу четвертого счетчика, выход четвертого счетчика подключен к управляющим входам первого и второго дешифраторов, выходы которых подключены соответственно к первому и второму управляющим входам третьего элемента И, выход которого подключен к входу блока индикации, выход второго блока памяти подключен к информационным входам третьего блока дешифрации, первого блока приема адреса, третьего блока приема адреса, первого дешифратора, а выход первого блока памяти подключен к информационным входам второго блока дешифрации, четвертого блока дешифрации, второго блока приема адреса, четвертого блока приема адреса, второго дешифратора.An information search device containing a frequency divider, the input of which is a clock input of an information search device, and the output is connected to the clock inputs of the first memory block and subtracting counter, the control input of the first memory block is connected to the first output of the subtracting counter and is the control output of the device, the control input of the subtracting the counter is connected to the input of the display unit, and the first memory unit and the subtracting counter are respectively equipped with information inputs of packets and the number of packets and are are information inputs of a device, characterized in that the second memory block and the first decryption block are additionally introduced, the information input of the second memory block is the output of the first memory block, the clock input of the second memory block is connected to the output of the frequency divider, the control input of the second memory block is connected to the second output subtracting counter, the output of the second memory unit is connected to the information input of the first decryption unit, the clock input of which is connected to the output of the frequency divider, the output of the divider is often s connected to the clock input of the second decryption block, to the clock input of the first decryption block, to the clock input of the fourth decryption block, to the clock input of the second counter, to the clock input of the third counter, to the clock input of the fourth counter, the output of the first block the decryption is connected to the first control input of the first element And, the second control input of which is connected to the output of the second decryption unit, the output of the first element And is connected to the control input of the first counter, you One of which is connected to the control input of the third decryption unit and to the control input of the fourth decryption unit, the outputs of the third and fourth decryption units are connected respectively to the first and second control inputs of the second element And, the output of which is connected to the control input of the second counter, the output of the second counter is connected to the control the inputs of the first and second address receiving units, the outputs of which are connected respectively to the first and second information inputs of the first comparison unit, the output of which it is connected to the control input of the third counter, the output of the third counter is connected to the control inputs of the third and fourth address receiving units, the outputs of which are connected respectively to the first and second information inputs of the second comparison unit, the output of which is connected to the control input of the fourth counter, the output of the fourth counter is connected to the control the inputs of the first and second decoders, the outputs of which are connected respectively to the first and second control inputs of the third element And, the output of which is connected to the input of the display unit, the output of the second memory unit is connected to the information inputs of the third decryption unit, the first address receiving unit, the third address receiving unit, the first decoder, and the output of the first memory unit is connected to the information inputs of the second decryption unit, the fourth decryption unit, the second receiving unit address, fourth address receiving unit, second decoder.