RU195858U1 - Device for determining the correct sequence of alternating rectangular pulses from a four-phase power source - Google Patents

Device for determining the correct sequence of alternating rectangular pulses from a four-phase power source Download PDF

Info

Publication number
RU195858U1
RU195858U1 RU2019129571U RU2019129571U RU195858U1 RU 195858 U1 RU195858 U1 RU 195858U1 RU 2019129571 U RU2019129571 U RU 2019129571U RU 2019129571 U RU2019129571 U RU 2019129571U RU 195858 U1 RU195858 U1 RU 195858U1
Authority
RU
Russia
Prior art keywords
memory block
output
input
phase
logical
Prior art date
Application number
RU2019129571U
Other languages
Russian (ru)
Inventor
Мая Ивановна Стальная
Илья Алексеевич Иванов
Елизавета Дмитриевна Рязанова
Дмитрий Олегович Попов
Original Assignee
федеральное государственное бюджетное образовательное учреждение высшего образования "Алтайский государственный технический университет им. И.И. Ползунова" (АлтГТУ)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by федеральное государственное бюджетное образовательное учреждение высшего образования "Алтайский государственный технический университет им. И.И. Ползунова" (АлтГТУ) filed Critical федеральное государственное бюджетное образовательное учреждение высшего образования "Алтайский государственный технический университет им. И.И. Ползунова" (АлтГТУ)
Priority to RU2019129571U priority Critical patent/RU195858U1/en
Application granted granted Critical
Publication of RU195858U1 publication Critical patent/RU195858U1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H02H7/08—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for dynamo-electric motors
    • H02H7/09—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for dynamo-electric motors against over-voltage; against reduction of voltage; against phase interruption

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

Устройство определения правильной последовательности чередования прямоугольных импульсов от четырехфазного источника питания предназначено для использования в импульсной технике. Источники прямоугольных импульсов подключены к контролируемой последовательности фаз. Первый блок памяти соединен с первой и второй последовательно подключенными фазами. Второй блок памяти соединен с третьей и четвертой последовательно подключенными фазами. Выходы первого и второго блоков памяти через первый и второй светодиоды соответственно связаны с первым логическим элементом ИЛИ, выход которого через третий светодиод подключен ко входу исполнительного элемента. Первая и вторая фазы подключены к первому логическому элементу И первого блока памяти, также вторая фаза подключена к первому входу второго логического элемента И первого блока памяти, со вторым входом которого связан выход первого блока памяти. Выходы первого и второго логических элементов И первого блока памяти подключены ко входам второго логического элемента ИЛИ первого блока памяти. Выход со второго логического элемента ИЛИ первого блока памяти является выходом первого блока памяти. Третья и четвертая фазы подключены к третьему логическому элементу И второго блока памяти, также четвертая фаза подключена к первому входу четвертого логического элемента И второго блока памяти, ко второму входу которого подключен выход второго блока памяти. Выходы третьего и четвертого логических элементов И второго блока памяти подключены к третьему логическому элементу ИЛИ второго блока памяти, выход которого является выходом второго блока памяти. Обеспечивается проверка правильного чередования сигналов для четырех фаз, что позволяет расширить область применения устройства.The device for determining the correct sequence of alternating rectangular pulses from a four-phase power supply is intended for use in pulsed technology. Sources of rectangular pulses are connected to a controlled phase sequence. The first memory block is connected to the first and second series-connected phases. The second memory block is connected to the third and fourth series-connected phases. The outputs of the first and second memory blocks through the first and second LEDs are respectively connected to the first logical element OR, the output of which through the third LED is connected to the input of the actuator. The first and second phases are connected to the first logical element AND of the first memory block, also the second phase is connected to the first input of the second logical element AND of the first memory block, with the second input of which the output of the first memory block is connected. The outputs of the first and second logical elements AND of the first memory block are connected to the inputs of the second logical element OR of the first memory block. The output from the second logical element OR of the first memory block is the output of the first memory block. The third and fourth phases are connected to the third logical element AND of the second memory unit, also the fourth phase is connected to the first input of the fourth logical element AND of the second memory unit, to the second input of which the output of the second memory unit is connected. The outputs of the third and fourth logical elements AND of the second memory block are connected to the third logical element OR of the second memory block, the output of which is the output of the second memory block. The verification of the correct alternation of signals for four phases is provided, which allows to expand the scope of the device.

Description

Полезная модель относится к импульсной технике, а именно, к устройствам определения правильной последовательности чередования прямоугольных импульсов от четырехфазного источника питания, и может быть использована в системах автоматического управления бесколлекторными двигателями постоянного тока и синхронными шаговыми двигателями.The utility model relates to pulsed technology, namely, to devices for determining the correct sequence of alternating rectangular pulses from a four-phase power supply, and can be used in automatic control systems of brushless DC motors and synchronous stepper motors.

Известно устройство для защиты трехфазной нагрузки от неправильного чередования фаз и обнаружения обрыва фаз, содержащее преобразователи ток-напряжение, операционные усилители, подключенные к фазам защищаемой цепи, включенные по схеме компаратора и подключенные каждый к соответствующему преобразователю, исполнительный орган, четыре двухвходовых элемента И, три комбинированных триггера, трехвходовый элементы И, элемент задержки, источник постоянного сигнала и управляемый генератор одиночных импульсов. Выходы операционных усилителей подключены к одному из входов двухвходовых элементов И, другой вход которых объединен и подключен к управляемому генератору одиночных импульсов. Выходы двухвходовых элементов И подключены к счетным Т-входам соответствующих триггеров, управляющие входы R и S которых соответственно объединены и подключены к управляемому генератору одиночных импульсов. J-вход одного триггера подключен к источнику постоянного сигнала, J-вход другого триггера подключен к прямому выходу первого триггера, а J-вход третьего триггера через двухвходовый элемент И подключен к прямым выходам первого и второго триггеров. При этом K-входы первых двух триггеров подключены к инверсному выходу третьего триггера, K-вход которого подключен к собственному инверсному выходу через элемент задержки, а все прямые выходы триггеров подключены к входам трехвходовго элемента И, выход которого подключен к исполнительному органу (авторское свидетельство SU 792468, М. Кл.3 Н02Н 7/09, G01R 31/00).A device is known for protecting a three-phase load from improper phase rotation and detecting phase failure, comprising current-voltage converters, operational amplifiers connected to the phases of the protected circuit, connected according to the comparator circuit and connected each to a corresponding converter, an actuator, four two-input elements And three combined trigger, three-input AND elements, delay element, constant signal source and controlled single-pulse generator. The outputs of the operational amplifiers are connected to one of the inputs of the two-input AND elements, the other input of which is combined and connected to a controlled single pulse generator. The outputs of the two-input elements And are connected to the counting T-inputs of the corresponding triggers, the control inputs of which R and S are respectively combined and connected to a controlled single pulse generator. The J-input of one trigger is connected to a constant signal source, the J-input of another trigger is connected to the direct output of the first trigger, and the J-input of the third trigger through a two-input element And is connected to the direct outputs of the first and second triggers. In this case, the K-inputs of the first two triggers are connected to the inverse output of the third trigger, the K-input of which is connected to its own inverse output via a delay element, and all direct outputs of the triggers are connected to the inputs of the three-input element And, the output of which is connected to the executive body (copyright certificate SU 792468, M. Cl. 3 H02H 7/09, G01R 31/00).

Основным недостатком описанного устройства является сложность конструкции и взаимосвязей между элементами.The main disadvantage of the described device is the complexity of the design and the relationship between the elements.

Наиболее близким по технической сущности к заявленному устройству (прототипом) является устройство для защиты трехфазной нагрузки от изменения чередования фаз и обрыва фазы, содержащее по числу фаз три источника прямоугольных импульсов, подключенные к контролируемой последовательности фаз, связанные с логическими элементами И и НЕ, и исполнительный элемент. Выход первого источника прямоугольных импульсов соединен с вторым входом второго элемента И и входом первого элемента НЕ, выход которого подключен к первому входу первого элемента И-НЕ, выход которого соединен с первым входом первого элемента И, выход которого соединен с входом третьего элемента НЕ, выход которого соединен с входом третьего элемента НЕ, выход которого соединен с вторым входом первого элемента И-НЕ. Выход второго источника прямоугольных импульсов подключен к второму входу первого элемента И и входу второго элемента НЕ, выход которого соединен с первым входом второго элемента И-НЕ, выход которого соединен с первым входом второго элемента И, выход которого соединен с входом четвертого элемента НЕ, выход которого подключен к второму входу второго элемента И-НЕ. Выход третьего источника прямоугольных импульсов соединен с первыми входами третьего и четвертого элемента И, вторые входы которых соединены соответственно с выходами первого и второго элементов НЕ. Третьи входы третьего и четвертого элементов И подключены соответственно к выходам второго и первого источников прямоугольных импульсов, четвертые выходы третьего и четвертого элементов И подсоединены соответственно к выходам первого и второго элементов И (авторское свидетельство SU 1089693, МПК3 Н02Н 7/09).The closest in technical essence to the claimed device (prototype) is a device for protecting a three-phase load from changing phase rotation and phase failure, containing, according to the number of phases, three sources of rectangular pulses connected to a controlled phase sequence associated with AND and NOT logic elements, and an executive element. The output of the first source of rectangular pulses is connected to the second input of the second AND element and the input of the first element NOT, the output of which is connected to the first input of the first AND element, the output of which is connected to the first input of the first AND element, the output of which is connected to the input of the third element NOT, the output which is connected to the input of the third element is NOT, the output of which is connected to the second input of the first element is NOT. The output of the second source of rectangular pulses is connected to the second input of the first AND element and the input of the second element NOT, the output of which is connected to the first input of the second AND element, the output of which is connected to the first input of the second AND element, the output of which is connected to the input of the fourth element NOT, the output which is connected to the second input of the second element AND NOT. The output of the third source of rectangular pulses is connected to the first inputs of the third and fourth elements AND, the second inputs of which are connected respectively to the outputs of the first and second elements NOT. The third inputs of the third and fourth elements And are connected respectively to the outputs of the second and first sources of rectangular pulses, the fourth outputs of the third and fourth elements of And are connected respectively to the outputs of the first and second elements And (copyright certificate SU 1089693, IPC 3 Н02Н 7/09).

Однако данное устройство имеет узкую область применения, что может привести к аварийной ситуации, так как не позволяет проверить правильность чередования управляющих сигналов от четырехфазного источника питания.However, this device has a narrow scope, which can lead to an emergency, since it does not allow to verify the correct alternation of control signals from a four-phase power source.

Техническая проблема, решение которой обеспечивается при осуществлении полезной модели, заключается в создании устройства определения правильной последовательности чередования прямоугольных импульсов от четырехфазного источника питания, способного осуществлять проверку заданной последовательности прямоугольных импульсов для четырех фаз, с расширенной областью применения в отношении процессов, в которых неправильная последовательность подачи управляющих сигналов от пятифазного источника питания может привести к аварийной ситуации.The technical problem that can be solved by implementing the utility model is to create a device for determining the correct sequence of alternating rectangular pulses from a four-phase power supply, capable of verifying a given sequence of rectangular pulses for four phases, with an extended scope for processes in which the wrong supply sequence control signals from a five-phase power supply can lead to an emergency nation.

Решение данной технической проблемы достигается тем, что устройство для определения правильной последовательности чередования прямоугольных импульсов от четырехфазного источника питания, содержащее источники прямоугольных импульсов, подключенные к контролируемой последовательности фаз, логические элементы И, исполнительный элемент, согласно полезной модели содержит два блока памяти, каждый из которых построен на двух логических элементах И и одном логическом элементе ИЛИ. Выходы первого и второго блоков памяти через первый и второй светодиоды соответственно связаны с первым логическим элементом ИЛИ, выход которого через третий светодиод подключен ко входу исполнительного элемента. Выходы первого и второго источников прямоугольных импульсов подключены к первому логическому элементу И первого блока памяти, также выход второго источника прямоугольных импульсов подключен к первому входу второго логического элемента И первого блока памяти, со вторым входом которого связан выход первого блока памяти, выходы первого и второго логических элементов И первого блока памяти подключены ко входам второго логического элемента ИЛИ первого блока памяти, выход со второго логического элемента ИЛИ является выходом первого блока памяти. Выход третьего и четвертого источников прямоугольных импульсов подключены к третьему логическому элементу И второго блока памяти, также выход четвертого источника прямоугольных импульсов подключен к первому входу четвертого логического элемента И второго блока памяти, со вторым входом которого связан выход второго блока памяти, выходы третьего и четвертого логических элементов И второго блока памяти подключены ко входам третьего логического элемента ИЛИ второго блока памяти, выход с третьего логического элемента ИЛИ второго блока памяти является выходом второго блока памяти.The solution to this technical problem is achieved by the fact that the device for determining the correct sequence of alternating rectangular pulses from a four-phase power supply, containing sources of rectangular pulses connected to a controlled phase sequence, logical elements AND, an executive element, according to a utility model, contains two memory blocks, each of which built on two logical elements AND and one logical element OR. The outputs of the first and second memory blocks through the first and second LEDs are respectively connected to the first logical element OR, the output of which through the third LED is connected to the input of the Executive element. The outputs of the first and second sources of rectangular pulses are connected to the first logical element And of the first memory block, also the output of the second source of rectangular pulses is connected to the first input of the second logical element And of the first memory block, the second input of which is connected to the output of the first memory block, the outputs of the first and second logical AND elements of the first memory block are connected to the inputs of the second logical element OR of the first memory block, the output from the second logical element OR is the output of the first block memory. The output of the third and fourth sources of rectangular pulses is connected to the third logical element AND of the second memory block, also the output of the fourth source of rectangular pulses is connected to the first input of the fourth logical element And of the second memory block, with the second input of which the output of the second memory block is connected, the outputs of the third and fourth logical elements AND of the second memory block are connected to the inputs of the third logical element OR of the second memory block, the output from the third logical element OR of the second block Memory is the output of the second memory block.

Предлагаемая полезная модель поясняется чертежом, где на фиг. 1 приведена поэлементная схема устройства для определения правильной последовательности чередования прямоугольных импульсов от четырехфазного источника питания, а на фиг. 2 - тактовая диаграмма работы устройства по фиг. 1.The proposed utility model is illustrated in the drawing, where in FIG. 1 shows a bit-wise diagram of a device for determining the correct sequence of alternating rectangular pulses from a four-phase power source, and in FIG. 2 is a clock diagram of the operation of the device of FIG. 1.

Кроме того, на чертеже используются следующие обозначения:In addition, the following notation is used in the drawing:

1, 2, 3, 4 - источники прямоугольных импульсов;1, 2, 3, 4 - sources of rectangular pulses;

а, b, с, d - фазы четырехфазного источника питания;a, b, c, d - phase four-phase power source;

И1, И2, И3, И4 - логические элементы И;I1, I2, I3, I4 - logical elements And;

ИЛИ1, ИЛИ2, ИЛИ3-логические элементы ИЛИ;OR1, OR2, OR3-logical gates OR;

П1, П2 - блоки памяти;P1, P2 - memory blocks;

HL1, HL2, HL3 - светодиоды;HL1, HL2, HL3 - LEDs;

y1, у2 - выходы блоков памяти;y1, y2 - outputs of memory blocks;

у∑ - вход исполнительного элемента;y ∑ - input of the actuating element;

t1-t6 - моменты времени.t1-t6 are times.

Устройство для определения правильной последовательности чередования прямоугольных импульсов от четырехфазного источника питания содержит источники 1, 2, 3, 4 прямоугольных импульсов, которые соединены с блоками памяти 5(П1), 6(П2), подключенными через первый 7(HL1) и второй 8(HL2) светодиоды, соответственно, к первому 9(ИЛИ1) логическому элементу ИЛИ, соединенному с третьим светодиодом 10(HL4).A device for determining the correct sequence of alternating rectangular pulses from a four-phase power supply contains sources 1, 2, 3, 4 of rectangular pulses that are connected to memory blocks 5 (P1), 6 (P2), connected through the first 7 (HL1) and second 8 ( HL2) LEDs, respectively, to the first 9 (OR1) logical element OR connected to the third LED 10 (HL4).

Первый блок памяти 5(П1) соединен с последовательно подключенными первой фазой 11(a) и второй фазой 12(b). Первая фаза 11(a) и вторая фаза 12(b) подключены к первому 13(И1) логическому элементу И первого блока памяти 5(П1). Также вторая фаза 12(b) подключена к первому входу второго 14(И2) логического элемента И первого блока памяти 5(П1), со вторым входом которого связан выход 15(у1) первого блока памяти 5(П1). Выходы первого 13(И1) логического элемента И и второго 14(И2) логического элемента И первого 5(П1) блока памяти подключены ко входам второго 16(ИЛИ2) логического элемента ИЛИ первого блока памяти 5(П1). Выход со второго 16(ИЛИ2) логического элемента ИЛИ первого блока памяти 5(П1) является выходом 15(у1) первого блока памяти 5(П1).The first memory unit 5 (P1) is connected to the first phase 11 (a) and the second phase 12 (b) connected in series. The first phase 11 (a) and the second phase 12 (b) are connected to the first 13 (I1) logic element AND of the first memory block 5 (P1). Also, the second phase 12 (b) is connected to the first input of the second 14 (I2) logic element AND of the first memory block 5 (P1), the second input of which is connected to the output 15 (y1) of the first memory block 5 (P1). The outputs of the first 13 (AND1) logical element AND and the second 14 (AND2) logical element AND of the first 5 (P1) memory block are connected to the inputs of the second 16 (OR2) logical element OR of the first memory block 5 (P1). The output from the second 16 (OR2) logical element OR of the first memory block 5 (P1) is the output 15 (y1) of the first memory block 5 (P1).

Второй блок памяти 6(П2) соединен с последовательно подключенными третьей фазой 17(c) и четвертой фазой 18(d). Третья фаза 17(c) и четвертая фаза 18(d) подключены с третьему 19(И3) логическому элементу И второго блока памяти 6(П2). Также четвертая фаза 18(d) подключена к первому входу четвертого 20(И4) логического элемента И второго блока памяти 6(П2), ко второму входу которого подключен выход 21(у2) второго блока памяти 6(П2). Выходы третьего 19(И3) логического элемента И и четвертого 20(И4) логического элемента И второго блока памяти 6(П2) подключены к третьему 22(ИЛИ3) логическому элементу ИЛИ второго блока памяти 6(П2). Выход с третьего 22(ИЛИ3) логического элемента ИЛИ второго блока памяти 6(П2) является выходом 21(у2) второго блока памяти 6(П2).The second memory block 6 (P2) is connected to the third phase 17 (c) and the fourth phase 18 (d) connected in series. The third phase 17 (c) and the fourth phase 18 (d) are connected to the third 19 (I3) logic element AND of the second memory block 6 (P2). Also, the fourth phase 18 (d) is connected to the first input of the fourth 20 (I4) logic element AND of the second memory block 6 (P2), to the second input of which the output 21 (y2) of the second memory block 6 (P2) is connected. The outputs of the third 19 (AND3) logic element AND and the fourth 20 (AND4) logic element AND of the second memory block 6 (P2) are connected to the third 22 (OR3) logical element OR of the second memory block 6 (P2). The output from the third 22 (OR3) logical element OR of the second memory block 6 (P2) is the output 21 (y2) of the second memory block 6 (P2).

Выход 15(у1) первого блока памяти 5(П1) и выход 21 (у2) второго блока памяти 6(П2) через первый 7(HL1) светодиод и второй 8(HL2) светодиод соответственно подключены к первому 9(ИЛИ1) логическому элементу ИЛИ, выход которого через третий светодиод 10(HL3) подключен к входу 23(у∑) исполнительного элемента.Output 15 (y1) of the first memory block 5 (P1) and output 21 (y2) of the second memory block 6 (P2) through the first 7 (HL1) LED and the second 8 (HL2) LED, respectively, are connected to the first 9 (OR1) logical element OR whose output via a third LED 10 (HL3) connected to the input 23 (y Σ) actuator.

Таким образом, первый блок памяти 5(П1) построен на первом 13(И1) логическом элементе И, втором 14(И2) логическом элементе И и втором 16(ИЛИ2) логическом элементе ИЛИ, а второй блок памяти 6(П2) построен на третьем 19(И3) логическом элементе И, четвертом 20(И4) логическом элементе И и третьем 22(ИЛИ3) логическом элементе ИЛИ.Thus, the first memory block 5 (P1) is built on the first 13 (I1) logical element And, the second 14 (And2) logical element And and the second 16 (OR2) logical element OR, and the second memory block 6 (P2) is built on the third 19 (AND3) logical element AND, fourth 20 (AND4) logical element AND and third 22 (OR3) logical element OR.

Источник 1 прямоугольных импульсов связан с первой фазой 11(a), источник 2 прямоугольных импульсов связан со второй фазой 12(b), источник 3 прямоугольных импульсов связан с третьей фазой 17(c), источник 4 прямоугольных импульсов связан с четвертой фазой 18(d).A rectangular pulse source 1 is connected to the first phase 11 (a), a rectangular pulse source 2 is connected to a second phase 12 (b), a rectangular pulse source 3 is connected to a third phase 17 (c), a rectangular pulse source 4 is connected to a fourth phase 18 (d) )

Работа устройства для определения правильной последовательности чередования прямоугольных импульсов от четырехфазного источника питания осуществляется следующим образом.The operation of the device to determine the correct sequence of alternating rectangular pulses from a four-phase power source is as follows.

В первый момент времени t1 с первой фазы 11(a) поступает прямоугольный импульс на первый 13(И1) логический элемент И первого блока памяти 5(П1), на выходе первого 13(И1) логического элемента И первого блока памяти 5(П1) сигнал отсутствует, таким образом на выходе 15(у1) первого блока памяти 5(П1) и входе 23(y∑) исполнительного элемента сигнала нет.At the first moment of time t1, a rectangular pulse arrives from the first phase 11 (a) to the first 13 (I1) logical element And of the first memory block 5 (П1), the output of the first 13 (I1) logical element And of the first memory block 5 (П1) signal is absent, therefore, there is no signal at the output 15 (y1) of the first memory block 5 (P1) and at the input 23 (y ∑ ) of the actuator.

Во второй момент времени t2 с первой фазы 11(a) продолжает поступать прямоугольный импульс, со второй фазы 12(b) поступает прямоугольный импульс на второй вход первого 13(И1) логического элемента И первого блока памяти 5(П1), на выходе которого сигнал присутствует. С выхода первого 13(И1) логического элемента И первого блока памяти 5(П1) сигнал поступает на первый вход второго 16(ИЛИ2) логического элемента ИЛИ первого блока памяти 5(П1), также прямоугольный импульс со второй фазы 12(b) поступает на первый вход второго 14(И2) логического элемента И первого блока памяти 5(П1), с выхода которого сигнал поступает на второй вход второго 16(ИЛИ2) логического элемента ИЛИ первого блока памяти 5(П1). С выхода 15(у1) первого блока памяти 5(П1) сигнал поступает на второй вход второго 14(И2) логического элемента И первого блока памяти 5(П1). Таким образом происходит запоминание сигнала в первом блоке памяти 5(П1) по прямоугольному импульсу, поступающему со второй фазы 12(b). Также с выхода 15(у1) первого блока памяти 5(П1) сигнал поступает на первый светодиод 7HL1). Первый светодиод 7(HL1) загорается и с его выхода сигнал поступает на первый вход первого 9(ИЛИ1) логического элемента ИЛИ, с выхода которого сигнал поступает на третий светодиод 10(HL3). Светодиод 10(HL3) загорается. Так на выходе 15(у1) первого блока памяти 5(П1) и входе 23(у∑) исполнительного элемента сигнал присутствует.At the second moment of time t2, a rectangular pulse continues to flow from the first phase 11 (a), from the second phase 12 (b) a rectangular pulse arrives at the second input of the first 13 (I1) logic element And of the first memory block 5 (P1), at the output of which a signal is present. From the output of the first 13 (I1) logical element AND of the first memory block 5 (P1), the signal is fed to the first input of the second 16 (OR2) logical element OR of the first memory block 5 (P1), also a rectangular pulse from the second phase 12 (b) is fed to the first input of the second 14 (AND2) logical element AND of the first memory block 5 (P1), from the output of which the signal is fed to the second input of the second 16 (OR2) logical element OR of the first memory block 5 (P1). From the output 15 (y1) of the first memory block 5 (P1), the signal is fed to the second input of the second 14 (I2) logic element AND of the first memory block 5 (P1). Thus, the signal is stored in the first block of memory 5 (P1) by a rectangular pulse coming from the second phase 12 (b). Also, from output 15 (y1) of the first memory block 5 (P1), the signal is supplied to the first LED 7HL1). The first LED 7 (HL1) lights up and from its output, the signal enters the first input of the first 9 (OR1) logical element OR, from the output of which the signal enters the third LED 10 (HL3). LED 10 (HL3) lights up. So at the output 15 (y1) of the first memory block 5 (P1) and input 23 (y ∑ ) of the actuating element, the signal is present.

В третий момент времени t3 с первой фазы 11(a) перестает поступать прямоугольный импульс, со второй фазы 12(b) продолжает поступать прямоугольный импульс, также с третьей фазы 17(c) поступает прямоугольный импульс на первый вход третьего 19(И3) логического элемента И второго блока памяти 6(П2), на выходе третьего 19(И3) логического элемента И второго блока памяти 6(П2) сигнал отсутствует. Таким образом на выходе первого блока памяти 21(у1) сигнал сохраняется за счет памяти по прямоугольному импульсу поступающему со второй фазы 12(b). На входе 23(y∑) исполнительного элемента сигнал присутствует.At the third moment of time t3, a rectangular pulse ceases to come from the first phase 11 (a), a rectangular pulse continues to come from the second phase 12 (b), and a rectangular pulse arrives from the third phase 17 (c) to the first input of the third 19 (I3) logic element And the second memory block 6 (P2), at the output of the third 19 (I3) logic element AND the second memory block 6 (P2), there is no signal. Thus, at the output of the first memory block 21 (y1), the signal is stored due to the memory by a rectangular pulse coming from the second phase 12 (b). At input 23 (y ∑ ) of the actuator, a signal is present.

В четвертый момент времени t4 со второй фазы 12(b) перестает поступать прямоугольный импульс, с третьей фазы 17(c) продолжает поступать прямоугольный импульс, также с четвертой фазы 18(d) поступает прямоугольный импульс на второй вход третьего 19(И3) логического элемента И второго блока памяти 6(П2), на выходе третьего 19(И3) логического элемента И второго блока памяти 6(П2) сигнал присутствует и поступает на первый вход третьего 22(ИЛИ) логического элемента ИЛИ второго блока памяти 6(П2), также прямоугольный импульс с четвертой фазы 18(d) поступает на первый вход четвертого 20(И4) логического элемента И второго блока памяти 6(П2), с выхода которого сигнал поступает на второй вход третьего 22(ИЛИ3) логического элемента ИЛИ второго блока памяти 6(П2). С выхода 21(у2) второго блока памяти 6(П2) сигнал поступает на второй вход четвертого 20(И4) логического элемента И второго блока памяти 6(П2). Также с выхода 21(у2) второго блока памяти 6(П2) сигнал поступает на второй светодиод 8(HL2). Второй светодиод 8(HL2) загорается, и с его выхода сигнал поступает на второй вход первого 9(ИЛИ1) логического элемента ИЛИ, с выхода которого сигнал поступает на третий светодиод 10(HL3). Светодиод 10(HL3) загорается. Таким образом происходит запоминание сигнала во втором блоке памяти 6(П2) по прямоугольному импульсу, поступающему с четвертой фазы 18(d). Так на выходе 21(у2) второго блока памяти 6(П2) и входе 23 (у∑) исполнительного элемента сигнал присутствует.At the fourth moment of time t4, a rectangular pulse ceases to come from the second phase 12 (b), a rectangular pulse continues to come from the third phase 17 (c), and a rectangular pulse arrives from the fourth phase 18 (d) to the second input of the third 19 (I3) logic element And the second memory block 6 (P2), the output of the third 19 (I3) logic element And the second memory block 6 (P2), the signal is present and fed to the first input of the third 22 (OR) logical element OR of the second memory block 6 (P2), also the rectangular pulse from the fourth phase 18 (d) comes first 20 the fourth input (I4) of the second AND gate 6 (P2) of the storage unit, from which output signal is supplied to the second input 22 of the third (or 3) of the OR gate 6 of the second (P2) memory block. From the output 21 (y2) of the second memory block 6 (P2), the signal is fed to the second input of the fourth 20 (I4) logical element AND of the second memory block 6 (P2). Also, from the output 21 (y2) of the second memory block 6 (P2), the signal enters the second LED 8 (HL2). The second LED 8 (HL2) lights up, and from its output the signal goes to the second input of the first 9 (OR1) logical element OR, from the output of which the signal goes to the third LED 10 (HL3). LED 10 (HL3) lights up. Thus, the signal is stored in the second block of memory 6 (P2) by a rectangular pulse coming from the fourth phase 18 (d). So at the output 21 (y2) of the second memory block 6 (P2) and input 23 (y ∑ ) of the actuating element, the signal is present.

В пятый момент времени t5 с третьей фазы 17(c) перестает поступать прямоугольный импульс, с четвертой фазы 18(d) продолжает поступать прямоугольный импульс, также с первой фазы 11 (а) поступает прямоугольный импульс на первый вход первого 13(И1) логического элемента И первого блока памяти 5(П1). Таким образом на выходе 21(у2) второго блока памяти 6(П2) сигнал сохраняется за счет памяти по прямоугольному импульсу, поступающему с четвертой фазы 18(d). На входе 23 (y∑) исполнительного элемента сигнал присутствует.At the fifth moment of time t5, a rectangular pulse ceases to come from the third phase 17 (c), a rectangular pulse continues to come from the fourth phase 18 (d), and a rectangular pulse arrives from the first phase 11 (a) to the first input of the first 13 (I1) logic element And the first block of memory 5 (P1). Thus, at the output 21 (y2) of the second memory block 6 (P2), the signal is stored due to the memory using a rectangular pulse coming from the fourth phase 18 (d). At input 23 (y ∑ ) of the actuator, a signal is present.

С момента времени t6 начинается повторение цикла.From time t6, a cycle repeats.

Когда происходит нарушение последовательности подключения фаз, сигнал на выходе носит прерывистый характер.When there is a violation of the phase connection sequence, the output signal is intermittent.

Таким образом, устройство для определения правильной последовательности чередования прямоугольных импульсов от четырехфазного источника питания имеет преимущество перед устройством для защиты трехфазной нагрузки от изменения чередования фаз и обрыва фазы, выбранным в качестве прототипа, заключающееся в возможности проверки правильного чередования сигналов для четырех фаз при меньшем количестве используемых логических элементов, что позволяет расширить область применения устройства в технологических процессах, в которых неправильная последовательность подачи управляющих сигналов от четырехфазного источника питания может привести к аварийной ситуации.Thus, the device for determining the correct sequence of alternating rectangular pulses from a four-phase power source has the advantage over the device for protecting the three-phase load from changing phase rotation and phase failure, selected as a prototype, which consists in the ability to verify the correct alternation of signals for four phases with fewer used logical elements, which allows to expand the scope of the device in technological processes in which the wrong te a sequence of control signals from the four-phase power supply may lead to an emergency.

Claims (1)

Устройство для определения правильной последовательности чередования прямоугольных импульсов от четырехфазного источника питания, содержащее источники прямоугольных импульсов, подключенные к контролируемой последовательности фаз, логические элементы И, исполнительный элемент, отличающееся тем, что устройство содержит два блока памяти, каждый из которых построен на двух логических элементах И и одном логическом элементе ИЛИ, выходы первого и второго блоков памяти через первый и второй светодиоды соответственно связаны с первым логическим элементом ИЛИ, выход которого через третий светодиод подключен ко входу исполнительного элемента, выходы первого и второго источников прямоугольных импульсов подключены к первому логическому элементу И первого блока памяти, также выход второго источника прямоугольных импульсов подключен к первому входу второго логического элемента И первого блока памяти, со вторым входом которого связан выход первого блока памяти, выходы первого и второго логических элементов И первого блока памяти подключены ко входам второго логического элемента ИЛИ первого блока памяти, выход со второго логического элемента ИЛИ является выходом первого блока памяти, выход третьего и четвертого источников прямоугольных импульсов подключены к третьему логическому элементу И второго блока памяти, также выход четвертого источника прямоугольных импульсов подключен к первому входу четвертого логического элемента И второго блока памяти, со вторым входом которого связан выход второго блока памяти, выходы третьего и четвертого логических элементов И второго блока памяти подключены ко входам третьего логического элемента ИЛИ второго блока памяти, выход с третьего логического элемента ИЛИ второго блока памяти является выходом второго блока памяти.A device for determining the correct sequence of alternating rectangular pulses from a four-phase power supply, containing sources of rectangular pulses connected to a controlled phase sequence, logical elements AND, an executive element, characterized in that the device contains two memory units, each of which is built on two logical elements AND and one logical element OR, the outputs of the first and second memory blocks through the first and second LEDs are respectively connected to the first log OR, the output of which through the third LED is connected to the input of the actuating element, the outputs of the first and second sources of rectangular pulses are connected to the first logical element AND of the first memory block, also the output of the second source of rectangular pulses is connected to the first input of the second logical element AND of the first memory block, with the second input of which the output of the first memory block is connected, the outputs of the first and second logic elements AND of the first memory block are connected to the inputs of the second logical of the OR element of the first memory block, the output from the second logical element OR is the output of the first memory block, the output of the third and fourth sources of rectangular pulses are connected to the third logical element AND of the second memory block, also the output of the fourth source of rectangular pulses is connected to the first input of the fourth logical element AND of the second a memory block, with the second input of which the output of the second memory block is connected, the outputs of the third and fourth logical elements AND of the second memory block are connected to the inputs the third logical element OR of the second memory block, the output from the third logical element OR of the second memory block is the output of the second memory block.
RU2019129571U 2019-09-18 2019-09-18 Device for determining the correct sequence of alternating rectangular pulses from a four-phase power source RU195858U1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2019129571U RU195858U1 (en) 2019-09-18 2019-09-18 Device for determining the correct sequence of alternating rectangular pulses from a four-phase power source

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2019129571U RU195858U1 (en) 2019-09-18 2019-09-18 Device for determining the correct sequence of alternating rectangular pulses from a four-phase power source

Publications (1)

Publication Number Publication Date
RU195858U1 true RU195858U1 (en) 2020-02-07

Family

ID=69416025

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2019129571U RU195858U1 (en) 2019-09-18 2019-09-18 Device for determining the correct sequence of alternating rectangular pulses from a four-phase power source

Country Status (1)

Country Link
RU (1) RU195858U1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1089693A1 (en) * 1982-09-01 1984-04-30 Алтайский политехнический институт им.И.И.Ползунова Device for protecting three-phase load against phase alternation change and open phase
SU1474786A1 (en) * 1987-03-18 1989-04-23 Научно-исследовательский, проектно-конструкторский и технологический институт комплектного электропривода Phase sequence and phase failure monitor for three-phase power network phase sequence monitor for three-phase power network
US5652505A (en) * 1995-12-18 1997-07-29 Neilsen-Kuljian, Inc. Power consumption measurement device for a multiphase alternating current system
RU38252U1 (en) * 2003-12-02 2004-05-27 Федеральное государственное унитарное предприятие "Всероссийский научно-исследовательский институт "Сигнал" DEVICE FOR CONTINUOUS CONTROL OF AVAILABILITY AND PROPERTIES OF ALTERNATION OF PHASES OF THE PHASE OF THE THREE-PHASE VOLTAGE NETWORK

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1089693A1 (en) * 1982-09-01 1984-04-30 Алтайский политехнический институт им.И.И.Ползунова Device for protecting three-phase load against phase alternation change and open phase
SU1474786A1 (en) * 1987-03-18 1989-04-23 Научно-исследовательский, проектно-конструкторский и технологический институт комплектного электропривода Phase sequence and phase failure monitor for three-phase power network phase sequence monitor for three-phase power network
US5652505A (en) * 1995-12-18 1997-07-29 Neilsen-Kuljian, Inc. Power consumption measurement device for a multiphase alternating current system
RU38252U1 (en) * 2003-12-02 2004-05-27 Федеральное государственное унитарное предприятие "Всероссийский научно-исследовательский институт "Сигнал" DEVICE FOR CONTINUOUS CONTROL OF AVAILABILITY AND PROPERTIES OF ALTERNATION OF PHASES OF THE PHASE OF THE THREE-PHASE VOLTAGE NETWORK

Similar Documents

Publication Publication Date Title
US8117484B2 (en) Method and device for generation of out-of-phase binary signals, and use of the same
RU195858U1 (en) Device for determining the correct sequence of alternating rectangular pulses from a four-phase power source
RU195864U1 (en) A device for determining the correct sequence of alternating rectangular pulses from a five-phase power source
US3301269A (en) Engine control embodying a multiple pulse train generator
US3757230A (en) Cosinusoidal pulse generator with integrator stage
US8310293B2 (en) PWM signal generator for digital controlled power supply
US20150311817A1 (en) Power supply
JPH0228900A (en) Encoder transmission path abnormality detecting circuit
KR930006657B1 (en) Pulse generator having edge detecting function
RU2064727C1 (en) Device for detection of asynchronous electric power transmission mode
SU1089693A1 (en) Device for protecting three-phase load against phase alternation change and open phase
RU38252U1 (en) DEVICE FOR CONTINUOUS CONTROL OF AVAILABILITY AND PROPERTIES OF ALTERNATION OF PHASES OF THE PHASE OF THE THREE-PHASE VOLTAGE NETWORK
SU1102008A1 (en) One-channel synchronous phase control device for polyphase rectifier converter
RU2033621C1 (en) Device for automatic checking alternations of phases, open circuits in phases and voltage level for three- phase power supply
RU1791925C (en) Device for control of n-phase pulse voltage converter
SU813324A1 (en) Device for monitoring phase alternation of three-phase load
SU794704A1 (en) Self-sustained thyristorized inverter control device
SU970325A1 (en) Feedback signal shaper for stepping motor control device
RU2044394C1 (en) Device for control of n groups of rectifying gates of rectifier
SU1112468A1 (en) Device for providiing existence of three-phase mains voltage and proper phase alternation
RU1781802C (en) Device for synchronization of independent inverter
SU126670A1 (en) Parallel binary adder
SU1513573A1 (en) Thyratron motor
RU2642347C1 (en) Method of comparison of controlling signals and device for its realization
SU1547049A1 (en) Pulse synchronizing device

Legal Events

Date Code Title Description
MM9K Utility model has become invalid (non-payment of fees)

Effective date: 20200919