SU126670A1 - Parallel binary adder - Google Patents
Parallel binary adderInfo
- Publication number
- SU126670A1 SU126670A1 SU629701A SU629701A SU126670A1 SU 126670 A1 SU126670 A1 SU 126670A1 SU 629701 A SU629701 A SU 629701A SU 629701 A SU629701 A SU 629701A SU 126670 A1 SU126670 A1 SU 126670A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- pulses
- output
- cycle
- winding
- transfer
- Prior art date
Links
Landscapes
- Linear Motors (AREA)
Description
Известны схемы (Сумматоров, основанные на применении маг;чнтных элементов и кристаллических приборов, вл ютс довольно гролюздкнми устройствами, требующими от 8 до 11 триодов и столько же магнитных элементов.Circuits are known (adders based on the application of magnets; virtual elements and crystalline devices, are quite large devices that require from 8 to 11 triodes and as many magnetic elements.
Предлагаема схема построени .сумматоров с использованием траисфлюксоров дает возможность создавать весьма экономичные устройства этого типа, требующие всего лишь три магнитных элемента и два кристаллических триода на разр д. Каждый разр д предлагаемого сумматора состоит из двух магнитных элементов с сердечникам) из материала с пр моугольной петлей г)1стерезиса, трехдырочного трансфлюксора и двух триодов. УстройстЕО работает в три такта. Импульсы на выходе сум.мы каскада получаютс в результате блскингпроцесра во втором или третьем такте при поступлени;; на вход данного каскада трех или одной единицы соответственно. Импульсы на выходе переноса получаютс также в результате блокинг-процесса при поступлении на вход каскада не менее двух единиц.The proposed construction of summers using traisfluxors makes it possible to create highly economical devices of this type, requiring only three magnetic elements and two crystalline triodes per discharge. Each bit of the proposed adder consists of two magnetic elements with cores) of a material with a rectangular loop d) 1 terresis, three-hole transfluxor and two triodes. Device operates in three cycles. The pulses at the output of the sum. We of the cascade are obtained as a result of the blinking process in the second or third cycle when entering ;; to the input of this cascade of three or one unit, respectively. Pulses at the output of the transfer are also obtained as a result of the blocking process when at least two units arrive at the cascade input.
На чертеже дана схема одного разр да сумматора.The drawing is a diagram of one bit adder.
Сумматор состоит из двух частей: из устройстна вы влени переноса в следующий разр д и из устройства вы влени су.ммы данного разр да . На вход сум.матора поступают три числа по выводам, обоз:-1ачснны .м: BxJ, Вх2 и ВхЗ в виде трех импульсов тока, действующи.х одновреченно . Устройство вы влени переноса представл ет собой запертьп блокинг-геиератор на сердечнике Ф) и полупроводниковом триоде Г,. Ампервитки смещени обмотки сердечника Ф подобраны так. ч гоThe adder consists of two parts: from the device for detecting the transfer to the next bit and from the device for detecting the sum.mm of this bit. At the input of the sum of the math, three numbers arrive at the conclusions, the train: –1accum. M: BxJ, Vx2, and VhZ in the form of three current pulses, operating in the same way. The device for detecting the transfer is a lock-blocking geyrator on the core F) and the semiconductor triode G ,. The ampervits of the winding displacement of the core F are selected as follows. h th
ль 126670only 126670
от двух н более импульсов тока, поступающих одновреме:1но во втором такте на обмотки W, 2 или Уз срабатывает блокннг-генсратор переноса и триод TI открываетс , в то врем как оди;| импульс не Е, состо нии преодолеть смешени и не вызывает срабатывани блокинг-генератора .from two n more current pulses arriving simultaneously: 1 but in the second cycle to the windings W, 2 or Uz, the transfer transfer generator is triggered and the triode TI is opened, while one; | the pulse is not E, able to overcome the mix and does not trigger the blocking generator.
Схема вы влени значени суммы дашюго разр да состоит из трансфлюксора Tpi и запертого блокинг-генератора на триоде и сердечнике Фо. Трансфлюксор предназначен дл вы влени суммы в данном разр де в том случае, когда имеетс только один импульс на зс-ех Еходах.The scheme for detecting the value of the sum of the dashy discharge consists of the Tpi transfluxor and the locked blocking generator on the triode and the Fo core. The transfluxor is designed to detect the amount in a given discharge in the case when there is only one impulse at the SSC.
Трансфлюксор Tpi работает следующим образом.Transfluxor Tpi works as follows.
В первом такте он подготавливаетс импульсом тока, протекающим по обмотке W:, проход н1.ей через отверстие /. Во втором такте прои.схоцит запись чисел (и переноса) в трансфлюксоре по обмоткам Wz, з и W/,, проход п1им через окно /. Пол рность этих об.чготок противоположla обмотке W. Импульс третьего такта подводитс к обмотке V,, просод щей через окно //. На выходной обмотке Ws, проход щей через ок (а // и ///, наводитс выходной импульс, если он имеет место. И.мпульс юка выходной обмотки WQ запускает блокинг-генератор на сердечнике р2 и полупрОЕодниковом триоде Гз по цепи базы триода Гг. Налич е ibixo;iHoro импульса обусловлено поступлением только одного импульса Н1сла во втором такте.In the first cycle, it is prepared by a current pulse flowing along the winding W :, pass on it. Through the hole. In the second cycle, the record cell numbers (and transfer) in the transfluxor along the windings Wz, s and W /, pass through the window /. The polarity of these parts is opposite to the winding W. The third stroke pulse is applied to the winding V passing through the window //. On the output winding Ws, passing through ok (a // and ///, an output pulse is induced, if it takes place. I. The pulse of the output winding WQ starts a blocking generator on the core p2 and the GD semi-diode triode base The presence of ibixo; iHoro impulse is due to the arrival of only one impulse H1sla in the second cycle.
Если и.нульсы числа не поступили или их два и более, то па выюдной обмотке We, не будет импульса, достаточного дл срабатывани ыходного блокинг-генератора на сердечнике Ф2 и полупроводниково.м риоде 72. Запертый блокинг-генератор на сердечнике 02 и полупроводniKOBOM триоде предназначен как дл выдачи суммы данного разр да , так и дл вы влени трех единиц в слагаемых. При наличии одной ;диницы во всех слагае.мых, т. е. если имеетс один импзль,с во втором акте, блокинг-генератор срабатывает от тока выходной обмотки We рансфлюксора в третьем такте.If the numbers of the pulses did not arrive or two or more of them, then we would not have a pulse sufficient for the output blocking generator on the F2 core and the semiconductor in the 72 phase to operate on the output winding We.The locked blocking oscillator on the core 02 and the semiconductor triode it is intended both for issuing the sum of a given bit and for revealing three units in terms. If there is one; there are diameters in all terms. I.e., i.e., if there is one impolle, in the second act, the blocking generator is triggered by the current of the output winding We runfluxor in the third cycle.
При наличии трех единиц в слагаемых, т. е. если импульсы постуают по всем обмоткам W, W2 и W3, смещение блок нг-теператора окаываетс недостаточным и происходит блокипг-проце.сс во втором такте ередачи числа. При этом на коллекторе выходного триода Т2 выдаетс мпульс тока, что соотЕ:етствует единице на выходе су.мматора.If there are three units in the addends, i.e., if the pulses are applied to all windings W, W2 and W3, the ng-teterator block displacement is insufficient and a block-process occurs. In the second cycle of the transfer of the number. At the same time, an output current pulse is emitted on the collector of the output triode T2, which corresponds to E: there is a unit at the output of the dry mattor.
Сопротивлени i и R2 подобраны в зависимости от ампервитков мещени обмотки W и токов передачи числа. Ампервитки смещени бмотки W,, подбираютс из у)Слови наделшого срабатывани блокпнггнератора от трансфлюксора в третьем такте. По величине ампервитов импульсов передачи числа и по ампервиткам смещен1ш подбирают гсоотношени между RI и 2, чтобы распределением токов обеспечить адежное срабатывание выходного блокинг-генератора при трех импульах числа и не срабатывание его при двух импульсах чи;;ла. Вместе с ;м параллельно соединенные сопротивлени Ri и 2 вл ютс коллек )рными нагрузками в усилител х передачи импульсов чисел.The resistors i and R2 are selected depending on the amperages of the winding W and the number transmission currents. Ampervitic displacements of the coil W, are selected from the y) Word of the blocking actuator from the transfluxor in the third cycle. According to the magnitude of the amperages of the number transmission pulses and by the displacement of the amplitudes, the coupling between RI and 2 is selected in order to distribute the currents with an reliable operation of the output blocking generator at three number pulses and not at its two pulses ;; Together with; m, the parallel-connected resistances Ri and 2 are collective loads in amplifiers of the transmission of number pulses.
Из одноразр дных сумматоров составл етс сумматор на любое 1СЛО разр дов, Б котором суммирование во всех разр дах осуществл с за врем действи трех тактовых импульсов, а сквозной перенос :уществл етс за врем второго тактового импульса.From single-bit adders, an adder is composed of any 1-SLO bits, which is summed in all bits with three-clock pulses, and end-to-end transfer: it occurs during the second clock pulse.
предмет изобретени subject matter
Параллельный двоичный сумматор, каждый разр д которого состоит из магнитных сердечников с пр моугольной петлей rncTcpcsiica, трансфлюксора и триодов, отличающийс тем, что. с целью упрощени конструкции, обмотки двух сердечникоБ, с триодами включены так, что образуют два запертых блокинг-генератора, один из которых служит дл образовани переноса, а второй - дл определени суммы, а через оба сердечника и большое отверстие трансфлюксора последовательно намотаны по три обмотки, входы которых служат дл поступлени слагаемых во втором такте работы устройства, а на сердечниках , кроме того, размещена последовательно соединенна обмотка смещени .A parallel binary adder, each bit of which consists of magnetic cores with a rectangular loop rncTcpcsiica, a transfluxor and triodes, characterized in that. In order to simplify the construction, the windings of two cores with triodes are turned on so that they form two locked blocking oscillators, one of which serves to form the transfer and the second to determine the sum, and three windings are wound through both cores and the large opening of the transfluxor. The inputs of which serve to receive the terms in the second cycle of operation of the device, and on the cores, in addition, a series-connected bias winding is placed.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU629701A SU126670A1 (en) | 1959-05-22 | 1959-05-22 | Parallel binary adder |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU629701A SU126670A1 (en) | 1959-05-22 | 1959-05-22 | Parallel binary adder |
Publications (1)
Publication Number | Publication Date |
---|---|
SU126670A1 true SU126670A1 (en) | 1959-11-30 |
Family
ID=48397949
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU629701A SU126670A1 (en) | 1959-05-22 | 1959-05-22 | Parallel binary adder |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU126670A1 (en) |
-
1959
- 1959-05-22 SU SU629701A patent/SU126670A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Faiman et al. | Phases of resonant amplitudes: πN→ πΔ | |
SU126670A1 (en) | Parallel binary adder | |
US3023401A (en) | Reversible shift register | |
US2925500A (en) | Balanced logical magnetic circuits | |
US2943301A (en) | Magnetic shift register | |
US2846670A (en) | Scale of n counter | |
US2861259A (en) | Balanced logical magnetic circuits | |
US2974310A (en) | Magnetic core circuit | |
US2843317A (en) | Parallel adders for binary numbers | |
US2970293A (en) | Binary counter | |
US2981847A (en) | Electrical pulse manipulating apparatus | |
US3039008A (en) | Magnetic core amplifying circuit | |
US2882426A (en) | Magnetic subharmonic pulser | |
SU1247773A1 (en) | Device for measuring frequency | |
US3118070A (en) | Electrical control circuits | |
US3026420A (en) | Magnetic switching and storing device | |
US2900626A (en) | Magnetic core counter circuits | |
US3619654A (en) | Controlled ac pulse circuit | |
US3219987A (en) | Magnetic shift register | |
GB850586A (en) | Improvements in or relating to magnetic shift registers | |
US3078446A (en) | Transfer circuit employing magnetic cores | |
SU151891A1 (en) | Push-pull ferrite-triode ring register | |
US3113216A (en) | Logical circuits employing saturable core inductors | |
US3041584A (en) | Magnetic core devices for handling binary informations | |
SU561261A1 (en) | Device for controlling the valve converter |