RU191742U1 - Управляющий автомат с мажоритарно-резервируемой комбинационной схемой - Google Patents
Управляющий автомат с мажоритарно-резервируемой комбинационной схемой Download PDFInfo
- Publication number
- RU191742U1 RU191742U1 RU2019104150U RU2019104150U RU191742U1 RU 191742 U1 RU191742 U1 RU 191742U1 RU 2019104150 U RU2019104150 U RU 2019104150U RU 2019104150 U RU2019104150 U RU 2019104150U RU 191742 U1 RU191742 U1 RU 191742U1
- Authority
- RU
- Russia
- Prior art keywords
- block
- majority
- outputs
- inputs
- elements
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
Abstract
Полезная модель (управляющий автомат с мажоритарно-резервируемой комбинационной схемой) относится к вычислительной технике, дискретной автоматике и может быть использована при создании специализированных процессоров информационно-измерительных систем, сложных микропроцессорных систем широкого профиля и сфер применения.Для высокосложных (ВС) управляющих автоматов (УА) Мура (ВС УАМr) используется известный способ трехкратного резервирования комбинационной схемы переходов с проверкой тождественности результатов двух из трех схем. Этот мажоритарный подход применен для (ВС) управляющих автоматов нового типа, в которых введен логический блок с числом двухвходовых элементов «И» с равным числу (q) логических условий, а также разделением дешифратора состояний a(t) на два непересекающихся подмножества: одно для выбора операторов действия, другое для выбора (адресации) логического условия α∈ [α].Для реализации НУАМх требуется наименьший объем ПЗУ - для автоматов типа (ВС) объем снижается в 16000 раз по сравнению с (ВС) УАМr. Мажоритарное резервирование комбинационной схемы переходов НУАМх отличается тем, что каждая из трех схем переходов разделяется приблизительно пополам, а обращение к этим половинам осуществляется по значению введенного признака γ (γ=1 и γ=0). Создаются три группы комбинационных схем, в которых в каждой группе одна схема переходов заменяется двумя половинами. Для УАМr при мажоритарном резервировании существует только три варианта исправной работы, тогда как для НУАМх можно образовать из работоспособных половин 9 вариантов. Конкретные комбинации определяются через специальное ПЗУ в блоке мажоритарного резервирования, адресом для которого в каждом периоде работы УА является конкатенация кода состояний и значение признака γ. Эффективность предложенной модели очевидна.
Description
Настоящая полезная модель относится к вычислительной технике, дискретной автоматике и может быть использована при создании специализированных процессоров информационно-измерительных систем, сложных микропроцессорных систем широкого профиля и сфер применения.
На сегодня самыми распространенными управляющими автоматами являются автоматы Мура (фиг. 1), основу которых составляет комбинационная схема переходов, зависящая от множества логических условий α1…αq и кода состояний a(t). При реализации комбинационной схемы переходов на ПЗУ ее объем составляет V=m2m+q [1-8].
Способ мажоритарного резервирования комбинационной схемы управляющего автомата (УА) основан на трехкратном повторении схемы переходов F1(1) с принятием решений об исправности, если две их трех схем формируют на выходе тождественные коды [9, 10]. Блок схема мажоритарного резервирования представлена на фиг. 2, где обозначено: F1 F2, F3 - одинаковые схемы переходов; Рг - регистр результата; * - соединение с горизонтальной и вертикальной шиной; ⊕ - схема неравнозначности (сложение по mod2); βi - признак тождественности результатов двух комбинационных схем.
В работе [11] УА разделяются на сверхпростые (СП), простые (ПА), средней сложности (СА), сложные (АС), высокой сложности (ВС), особо сложные (ОС) и ультрасложные (УС).
Далее в качестве управляющего автомата будет использован новый управляющий автомат Мухопада (НУАМх) [12, 13]. Структурная схема НУАМх приведена на фиг. 3, особенностью которой является введение логического блока ЛБ(7) из q двухвходовых элементов «И», одного элемента «ИЛИ» и RS-триггера, а также разделение выходов дешифратора DC(3) на два непересекающихся подмножества. Одно подмножество определяет выбор операторов действия А1…Ak, а другое подмножество определяет выбор (адресацию) элементов «И» в блоке ЛБ(7).
Выбор НУАМх в качестве базовой структуры УА определяется тем, что на сегодня нет структурной организации УА с меньшими затратами оборудования. Объем комбинационной схемы (W) для НУАМх равен W=m2m+1. Выигрыш в объеме ПЗУ по сравнению с УА Мура (Q) равен Q=V/W. При реализации комбинационной схемы на ПЛМ количество входов снижается в К раз, где К=(m+q)/(m+1). В таблице 1 приведен сравнительный анализ характеристик для УА Мура (УАМr) и НУАМх.
Принцип мажоритарного резервирования для НУАМх сохраняется таким же, как и в УАМr. Однако вводятся следующие изменения (фиг. 4):
- схемы Fi (i=l,2,3) разделяются приблизительно пополам, причем все переходы, выполняющиеся по условию αj=1, относятся к половине 1/2F1(1), а переходы по условию αj=0 относятся к половине 1/2Fi (0).
- оставшиеся безусловные переходы разделяются приблизительно пополам и приписываются соответственно каждой из половин переходов.
Для того, чтобы не использовать сложную индексацию, половина для αj=1 обозначается как Фj(1), а половина для αj=0 обозначается как Фj(0).
Без разделения на полу схемы используются три полных схемы F1(1), F1(2) и F1(3), при этом УА будет исправен в трех случаях - когда F1 ≡ F2; или F1 ≡ F3, или F2 ≡ F3 [13, 14].
В УА с полусхемами этот принцип сохраняется, тогда для подмножеств Ф(0) и Ф(1) можно образовать (3×3=9) вариантов пар, при которых НУАМх будет исправен. Полусхемам Ф(0) и Ф(1) соответствующих схем F1, F2 и F3 присвоены номера от 1 до 6 по таблице 2. Образование работоспособных пар задано вариантами 1-9 таблицы 3. Схема мажоритарного резервирования (фиг. 4) содержит три одинаковых полусхемы Фi в подмножествах Ф(0) и Ф(1) с проверкой результатов βi; i=1,2,3.
β1=Ф1 ≡ Ф2; β2=Ф1 ≡ Ф3; β3=Ф2 ≡ Ф3
В таблице 3 вариант 1 представлен парой Ф(0)Ф(1) - 1,2 и Ф(0)Ф(1) - 3,4. Аналогично обозначены пары в вариантах 2-9. Для упрощения обозначений в таблицах индекс j не применяется, однако это не усложняет понимание. Результаты проверки представлены в графе S таблицы 4, где обозначено:
цифрами 1, 2, 3 - исправность соответствующих схем Фi,
прочерк (-) - неисправны две (или все) схемы Фi,
(+) - исправны все схемы Фi,
(0) - неисправность средств контроля.
Полная структурная схема мажоритарно резервируемого НУАМх представлена на фиг. 5, в которой вместо одной комбинационной схемы F1(1) для НУАМх без резервирования поставлен блок мажоритарного резервирования (фиг. 6) и введены блоки анализа состояний БА(9) и блок фиксации результатов БФ(10).
Блок мажоритарного резервирования переходов полезной модели содержит три группы I (31, 32), II (33, 34), III (35, 36) комбинационных схем, каждая их которых разделена на полусхемы Фi(0) и Фi(1) - (i=1, 2, 3); выходы каждой полусхемы через блоки элементов «ИЛИ» (37, 38, 39) соединены со входами двух блоков «И» (40, 41), выходы которых соединены со входами первого и второго регистров памяти Рг(42), Рг(43) блока мажоритарного резервирования, причем выходы первого и второго регистров соединены со входами блока неравнозначности (44), который формирует сигнал равенства кодов указанных регистров; выход равенства кодов (45) фиксируется через элементы «И» (46, 47, 48) тремя RS- триггерами (49, 50, 51); единичные выходы триггеров (β1, β2, β3) параллельно соединены со входами третьего (52) и четвертого (53) блоков элементов «И»; причем выходы третьего блока элементов «И» (52) связаны со старшими разрядами регистра адреса Рг(54) постоянного запоминающего устройства ПЗУ(55), выходы которого связаны со входами регистра Рг(2), регистра состояний основной схемы полезной модели Рг(2), а выходы четвертого блока схем «И»(53) связаны с младшими разрядами регистра адреса Рг(54), при этом выходы регистра памяти состояний основного блока полезной модели Рг(21) связаны с кодовыми входами всех комбинационных полу схем (31-36); синхровходы полусхем Ф(0) - (31, 33, 35) соединены с первым выходом 
блока фиксации состояний БФ(9), а синхровходы полусхем Ф(1) - (32, 34, 36) соединены со вторым выходом γ того же блока БФ(9); блок мажоритарного резервирования функционирует под действием управляющих сигналов (56-62) от блока синхронизации БС(15).
Блок фиксации состояний БФ(9) полезной модели (фиг. 9) содержит две идентичные параллельные цепочки последовательно соединенных логических элементов, причем в каждой цепочке единичный выход RS-триггера связан с первым входом первого элемента «И», соединенного с первым входом элемента «ИЛИ», второй вход которого соединен с выходом второго элемента «И» цепочки; вторые входы вторых элементов «И» связаны соответственно с нулевым и единичным выходом RS- триггера логического блока ЛБ(8), а выходы элементов «ИЛИ» соединены с первым и вторым γ входами блока мажоритарного резервирования БМР(1), причем вторые входы всех элементов «И» блока фиксации состояний БФ(9) и блок элементов «И»(22) синхронизируются одним синхросигналом (29) от блока синхронизации БС(15).
Вся процедура структурного синтеза мажоритарно-резервируемого НУАМх рассматривается на примере граф-схемы алгоритма (ГСА) фиг. 7 с разметкой начала каждого оператора, т.е. как начала операторов действия A1…AK, так и логических операторов α1…αq. С учетом начального оператора А0 общее число операторов N=13 при q=7. Граф переходов НУАМх представлен на фиг. 8. По графу переходов составлены таблицы 5, 6, 7, 8. Деление переходов на два подмножества не равные друг другу (δ1 и δ2 производится так, чтобы упростить формулы соотношения состояния a(t) к δ1 или δ2. Для рассматриваемого примера определяется следующее
Для подмножества δ1- (x5=0), а для подмножества - (х5=1).
Такое упрощение логической функции разделения переходов для данного примера удалось достигнуть за счет неравномерного разделения всех переходов на δ1 и δ2. После разделения определяются признаки 
и γ=1, которые соответствуют тому, к какому подмножеству Фi(0) и Фi(1) относится данное состояние при αj=0 или αj = 1. Реализация схемы вычисления признака γ в блоке анализа состояний БА(10) является тривиальной задачей, поэтому она не детализируется.
В предлагаемой полезной модели кроме оригинального (по сравнению с известным блоком трехкратного повторения схемы F1(1) блока мажоритарного резервирования БМР(1) для обеспечения правильности синхронизации введены блоки: фиксации результатов БФ(9), анализа результатов БА(10), четыре блока схем «И» (4, 11, 19, 22), а также элемент «ИЛИ»(12) и RS- триггер(13).
Описание полезной модели в статике.
Полезная модель - управляющий автомат с мажоритарным резервированием комбинационной схемы, содержащий комплекс последовательно связанных блоков из первого регистра памяти состояний, дешифратора, комбинационной схемы формирования исполнительных команд, объекта управления, второго регистра логических условий, логического блока из логических элементов «И», «ИЛИ» и RS- триггера, а также третьего и четвертого парафазно связанных регистров памяти состояний, причем выходы дешифратора разделены на два непересекающихся подмножества; содержащая также блок синхронизации; с целью повышения уровня работоспособности введены блок мажоритарного резервирования, три блока элементов «И», блок анализа состояний, блок фиксации состояний и логический элемент «ИЛИ» с RS триггером; при этом блок мажоритарного резервирования БМР(1) являются началом последовательно связанного комплекса блоков в виде регистра состояний Рг(2), дешифратора DC(3) с выходами включения операторов действия A1…Ak через первый блок элементов «И»(4), блок формирования исполнительных команд F(5), объекта управления ОУ(6), второго регистра памяти логических условий Рг(7), логического блока ЛБ(8) и блока фиксации результатов БФ(9) два выхода которого γ и соединены с первым и вторым входами блока мажоритарного резервирования БМР(1), причем второе подмножество выходов дешифратора DC(3) через второй блок элементов «И» адресует элементы «И» логического блока ЛБ(8), а выходы первого блока элементов «И»(4) через элемент «ИЛИ»(12) и первый RS- триггер(13) единичный выход которого (14) связан с первым входом блока синхронизации БС(15), имеющего входы «Пуск»(16), «Останов»(17), выходы τ1…τk(18) которого связаны с управляющими входами всех блоков полезной модели; при этом выходы y1…ym блока мажоритарного резервирования БМР(1) параллельно со входами первого регистра памяти состояний Рг(2) связаны со входами третьего регистра памяти состояний Рг(19), который через третий блок элементов «И»(20) парафазно связан с четвертым регистром памяти состояний Рг(21), выходы которого через четвертый блок элементов «И»(22) связаны с кодовыми входами x1…xm блока мажоритарного резервирования БМР(1); причем выходы (23) четвертого регистра памяти состояний Рг(21) параллельно связаны с четвертым блоком элементов «И» (22).
Алгоритм управления блоками полезной модели представлен на фиг. 10. Полезная модель работает в следующей последовательности:
- после установки исходного состояния («0» →Рг(2)→Рг(21), RS - триггера (13)) осуществляется переход ко второму состоянию, к которому в дальнейшем будет возврат после каждого цикла (Т) пока не закончится вся программа по заданной ГСА.
- во втором состоянии через блок анализа состояний БА(10) и блок фиксации состояний БФ(9) опрашивается блок мажоритарного резервирования БМР(1), который организован так, что для полученных признаков γ или через ПЗУ(55) осуществляется выбор кода состояний a(t+1) и запись его в регистр Рг(2). Считывание производится через ПЗУ(55) с определенной полусхемы Фi(0) или Фi(1) (i=31-36);
- через опрос дешифратора DC(3) производится проверка - относится ли состояние a(t+1) к выбору логического условия αj∈[α];
- если это оператор действия, то <RS13>=1, запускается таймер в блоке синхронизации БС(15) и включается через блок F(5) исполнительная команда Ai∈ {A};
- через время Т после исполнения команды осуществляется опрос датчиков объекта управления ОУ(6) и запись конкатенации логических условий α1…αq на регистр Рг(6);
- осуществляется проверка условия «End» и если это не конец программы, а фиксируется значение логического условия αj ∈ [α], то осуществляется непосредственный переход к следующему состоянию через возврат ко второму состоянию.
Работа блока мажоритарного резервирования в динамике не описывается, т.к. она очевидна и осуществляется через непосредственную передачу кодов от одного блока к другому в соответствии со структурной организацией блока мажоритарного резервирования БМР(1).
Алгоритм функционирования полезной модели формализован и представлен в виде ГСА фиг. 10 с расшифровкой операторов действия Bi ∈ [B] в таблице 9. Граф переходов УА блока БС(15) представлен на фиг. 11. Обозначения операторов действия в виде В введены, чтобы не путать операторы действия Ai ∈ [A] в заданном алгоритме с операторами действия блока синхронизации. В блоке синхронизации используются логические условия z,γ,T,ρ, end (таблица 10).
Алгоритм фиг. 10 с характеристикой N=24, m=5, q=5 может быть реализован простым УА в том числе и в виде НУАМх по графу переходов фиг. 11. Синтез такого УА по известной структурной схеме (фиг. 3) детально разработан [13] и для НУАМх класса ПА не представляет затруднений. Поэтому функциональная схема блока синхронизации, основу которой составляет УА по ГСА фиг. 10, не приводится.
Для сравнительного анализа традиционного мажоритарного резервирования автоматов Мура и предлагаемой полезной модели необходимо проанализировать ситуации выхода из строя комбинационных схем F1,F2,F3 в У А Мура и одной и двух полусхем в блоке мажоритарного резервирования полезной модели. Очевидно, что если выйдут из строя две схемы в УАМr, то будет зафиксирован факт неработоспособности УА. Для полезной модели при выходе из строя только одной полусхемы можно организовать большое количество работоспособных пар. Если же выйдут из строя две полусхемы, то возможны следующие ситуации:
1. неработоспособные полусхемы находятся в разных подгруппах - одна в подгруппе Фi(0), а вторая в подгруппе Фi(1). В этом случае можно организовать 9 работоспособных пар в соответствии с таблицей 4.
2. вышедшие из строя полу схемы относятся обе к одной и той же подгруппе. В этом случае невозможно создать работоспособные пары для проверки тождественности результата.
Для автоматов Мура существует только три варианта работоспособности, тогда как для предлагаемой полезной модели - 9 вариантов при тех же затратах на F1,F2,F3. Преимущества очевидны.
Библиографический список
1. Брауэр В. Введение в теорию конечных автоматов / В. Брауэр. - М.: Радио и связь, 1987. - 392 с.
2. Карпов Ю.Г. Теория автоматов / Ю.Г. Карпов. - СПб.: Питер, 2003. - 208 с.
3. Бирюков И.И. Теория автоматов. ч. II Логическое проектирование схем с памятью / И.И. Бирюков. - М.: МГИЭМ, 2012. - 59 с.
4. Ожиганов А.А. Теория автоматов / А.А. Ожиганов. - СПб.: НИУ ИТМО, 2013. - 84 с.
5. Ульман Джерри Д. Введение в теорию автоматов, языков и вычислений / Д. Ульман Джерри, Р. Мотвани, Д. Хопкрофт. - М.: «Вильямс», 2016. - 528 с.
6. Кудрявцев В.Б. Теория автоматов / В.Б. Кудрявцев, Ф.Б. Алешин, А.С. Подколзин // МГУ им. М.Ломоносова. - М.: Юрайт, 2018. - 320 с.
7. Горбатов В.А. Теория автоматов / В.А. Горбатов, А.В. Горбатов, М.В. Горбатова. - М.: Астрель, 2008. - 699 с.
8. Соловьев В.В. Логическое проектирование цифровых систем на основе ПЛИС / В.В. Соловьев, А. Климович. - М.: Горячая линия - Телеком, 2008 - 374 с.
9. Согомонян Е.С. Самопроверяемые устройства и отказоустойчивые системы / Е.С Согомонян, Е.В. Слабаков. М.: Радио и связь, 1989 - 208 с.
10. Труды по теории синтеза и диагноза конечных автоматов и релейных устройств / под ред. В.В. Сапожникова и Вл.В. Сапожникова. - СПб.: Элмор, 2009. - 894 с.
11. Мухопад А.Ю. Теория управляющих автоматов технических систем реального времени / А.Ю. Мухопад. - Новосибирск: Наука, 2015. - 176 с.
12. Пат. на полезную модель №183109 Российская Федерация. Управляющий автомат / Мухопад Ю.Ф., Мухопад А.Ю., Пунсык-Намжилов Д.Ц., опубл. 11.09.2018, Бюл. №26.
13. Мухопад А.Ю. Теория управляющих автоматов / А.Ю. Мухопад. - Иркутск: ИрГУПС, 2018. - 72 с.
Claims (1)
- Управляющий автомат с мажоритарным резервированием комбинационной схемы, содержащий две комбинационные схемы, логический блок, четыре регистра памяти, дешифратор, блок синхронизации; с целью повышения уровня работоспособности введены блок мажоритарного резервирования, три блока элементов «И», блок анализа состояний, блок фиксации состояний и логический элемент «ИЛИ» с RS триггером; при этом блок мажоритарного резервирования является началом последовательно связанного комплекса блоков в виде регистра состояний, дешифратора с первым подмножеством выходов включения операторов действия A1…Ak, первого блока элементов «И», блока формирования исполнительных команд, объекта управления, второго регистра памяти логических условий, логического блока и блока фиксации результатов, два выхода которого соединены с первым и вторым входами блока мажоритарного резервирования, причем второе подмножество выходов дешифратора через второй блок элементов «И» адресует элементы «И» логического блока, при этом выходы первого блока элементов «И» через элемент «ИЛИ» и первый RS - триггер, единичный выход которого связан с первым входом блока синхронизации, имеющего входы «Пуск», «Останов»; выходы блока синхронизации связаны с управляющими входами всех блоков полезной модели; при этом выходы y1…ym блока мажоритарного резервирования параллельно со входами первого регистра памяти состояний связаны со входами третьего регистра памяти состояний, который через третий блок элементов «И» парафазно связан с четвертым регистром памяти состояний, выходы которого через четвертый блок элементов «И» связаны с кодовыми входами x1…xm блока мажоритарного резервирования; причем выходы четвертого регистра памяти состояний параллельно связаны со входами блока анализа состояний.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2019104150U RU191742U1 (ru) | 2019-02-14 | 2019-02-14 | Управляющий автомат с мажоритарно-резервируемой комбинационной схемой |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2019104150U RU191742U1 (ru) | 2019-02-14 | 2019-02-14 | Управляющий автомат с мажоритарно-резервируемой комбинационной схемой |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU191742U1 true RU191742U1 (ru) | 2019-08-19 |
Family
ID=67638137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2019104150U RU191742U1 (ru) | 2019-02-14 | 2019-02-14 | Управляющий автомат с мажоритарно-резервируемой комбинационной схемой |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU191742U1 (ru) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6216260B1 (en) * | 1999-02-01 | 2001-04-10 | Anna Alshansky | Method for automatic synthesis of a digital circuit employing an algorithm flowchart |
| RU82888U1 (ru) * | 2008-12-15 | 2009-05-10 | Государственное образовательное учреждение высшего профессионального образования Иркутский государственный университет путей сообщения (ИрГУПС (ИрИИТ)) | Микропрограммный автомат |
| RU2475816C1 (ru) * | 2011-11-07 | 2013-02-20 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования Иркутский государственный университет путей сообщения (ФГБОУ ВПО ИрГУПС) | Управляющий автомат |
| RU183109U1 (ru) * | 2018-04-23 | 2018-09-11 | Федеральное государственное бюджетное образовательное учреждение высшего образования Иркутский государственный университет путей сообщения (ФГБОУ ВО ИрГУПС) | Управляющий автомат |
-
2019
- 2019-02-14 RU RU2019104150U patent/RU191742U1/ru not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6216260B1 (en) * | 1999-02-01 | 2001-04-10 | Anna Alshansky | Method for automatic synthesis of a digital circuit employing an algorithm flowchart |
| RU82888U1 (ru) * | 2008-12-15 | 2009-05-10 | Государственное образовательное учреждение высшего профессионального образования Иркутский государственный университет путей сообщения (ИрГУПС (ИрИИТ)) | Микропрограммный автомат |
| RU2475816C1 (ru) * | 2011-11-07 | 2013-02-20 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования Иркутский государственный университет путей сообщения (ФГБОУ ВПО ИрГУПС) | Управляющий автомат |
| RU183109U1 (ru) * | 2018-04-23 | 2018-09-11 | Федеральное государственное бюджетное образовательное учреждение высшего образования Иркутский государственный университет путей сообщения (ФГБОУ ВО ИрГУПС) | Управляющий автомат |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Eldred | Test routines based on symbolic logical statements | |
| Nguyen et al. | An industrial case study of automatically identifying performance regression-causes | |
| US6931611B2 (en) | Design verification system for avoiding false failures and method therefor | |
| Gold et al. | Improved bounds for 3SUM, $ k $-SUM, and linear degeneracy | |
| US4084262A (en) | Digital monitor having memory readout by the monitored system | |
| CN102270166A (zh) | 基于模拟器的处理器故障注入及跟踪方法及模拟器 | |
| CN102968363A (zh) | 用于保护和无损地检查与安全相关的寄存器的装置和方法 | |
| NL8700478A (nl) | Vitaal verwerkingsstelsel dat is ingericht voor continue verifiering van vitale uitgangen vanuit een spoorwegsignalerings- en besturingsstelsel. | |
| Khakbaz | Totally self-checking checker for 1-out-of-n code using two-rail codes | |
| RU191742U1 (ru) | Управляющий автомат с мажоритарно-резервируемой комбинационной схемой | |
| Menon et al. | Deductive fault simulation with functional blocks | |
| US3402394A (en) | Content addressable memory | |
| JPH09512370A (ja) | 保護システムにおける信号処理方法及び装置 | |
| Chen et al. | Single-fault fault-collapsing analysis in sequential logic circuits | |
| RU2785274C1 (ru) | Резервированный делитель частоты | |
| Mukhopad et al. | Majority redundancy of control automata | |
| US3111578A (en) | Utilizing predicted parity | |
| McKAY | Comment on" Computer-Aided Design: Simulation of Digital Design Logic" | |
| M'zah et al. | Deterministic microcode machine generation | |
| Noon | A design verification and logic validation system | |
| RU2153699C1 (ru) | Устройство для перераспределения задач между процессорами | |
| RU2502121C2 (ru) | Самоконтролируемый автомат | |
| RU1805466C (ru) | Устройство микропрограммного управлени с контролем | |
| SU401998A1 (ru) | УСТРОЙСТВО дл КОНТРОЛЯ ЦЕПЕЙ УПРАВЛЕНИЯ | |
| Xiaoyu et al. | An Upper Bounder Evaluation Method of Error Probability for SRAM FPGA |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM9K | Utility model has become invalid (non-payment of fees) |
Effective date: 20190801 |