CN102270166A - 基于模拟器的处理器故障注入及跟踪方法及模拟器 - Google Patents
基于模拟器的处理器故障注入及跟踪方法及模拟器 Download PDFInfo
- Publication number
- CN102270166A CN102270166A CN2011100437448A CN201110043744A CN102270166A CN 102270166 A CN102270166 A CN 102270166A CN 2011100437448 A CN2011100437448 A CN 2011100437448A CN 201110043744 A CN201110043744 A CN 201110043744A CN 102270166 A CN102270166 A CN 102270166A
- Authority
- CN
- China
- Prior art keywords
- fault
- simulator
- trouble
- source
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Debugging And Monitoring (AREA)
Abstract
本发明提供了一种基于模拟器的处理器故障注入及跟踪方法,包括以下步骤:将处理器抽象成具有模拟模块的模拟器;在模拟器的各模拟模块中进行各种故障的模拟并进行故障源和故障指令标记;对故障进行传递跟踪,识别故障源和故障指令。本发明的基于模拟器的处理器故障注入及跟踪方法能够对故障触发、传递过程进行跟踪,并提取实现故障的部件及指令的信息,从而对故障进行全面的分析。本发明还提供一种实现前述基于模拟器的处理器故障注入及跟踪方法的模拟器。
Description
技术领域
本发明涉及计算机的处理器技术,特别是涉及一种基于模拟器的处理器故障注入及跟踪方法及该处理器的模拟器。
背景技术
随着集成电路工艺的进步,处理器、内存等计算机系统关键部件的集成程度越来越高,在带来性能快速提升的同时,随之而来的一个关键问题是,高集成度部件的可靠性会降低,如果不采取容错措施的话,可能损害计算机系统整体的可用性。为提高可靠性,现代处理器中大量采用一些容错技术,比如ECC(Error Correcting Code,错误检查和纠正)/DCC(Document Control Center,文件控制中心)技术、检查点技术、部件冗余技术、地址错误检测技术等。为进行容错技术研究,需要了解故障在处理器内部产生后,对处理器状态和系统运行会产生何种影响。发明人发现,容错技术研究人员,尤其是基于现代商业处理器进行多核服务器容错技术研发的人员,往往因缺乏对处理器内部运行状态的了解和监测而无法对故障发生进行检测和分析。
由于实际处理器本身是不可更改的,而实际处理器的故障发生是不可预测和完全跟踪的。现代体系结构研究中,通常采用的方法是软件模拟的方法,即根据处理器的技术资料,在完全理解处理器工作机理和各部分功能的基础上,通过抽象和模拟的方法,以软件的形式生成处理器模拟器,以模拟处理器的主要功能和行为,使之既能够实现处理器的行为和功能,又便于修改和监测。
但是常见的处理器模拟器主要是通过将现有的故障类型注入模拟器在模拟器中进行故障模拟,来对故障的发生进行检测和分析。但是此种方法无法对故障的传递过程及发生故障部件的信息进行分析,因此具有一定的局限性。
发明内容
本发明所要解决的技术问题是提供一种基于模拟器的处理器故障注入及跟踪方法及模拟器,能够对故障触发、传递过程进行跟踪,并提取实现故障的部件及指令的信息,从而对故障进行全面的分析。
为了解决上述问题,本发明公开了一种基于模拟器的处理器故障注入及跟踪方法,包括以下步骤:
将处理器抽象成具有模拟模块的模拟器;
在模拟器的各模拟模块中进行各种故障的模拟并进行故障源和故障指令标记;
对故障进行传递跟踪,识别故障源和故障指令。
进一步地,所述进行故障源和故障指令标记的方法包括:
采用目标程序在模拟器的模拟模块中进行模拟操作,将实现故障的模拟模块标记为故障源,将每一个访问所述故障源或经历过该故障源阶段的指令标记为故障指令。
进一步地,所述进行故障源和故障指令标记的方法还包括:
将受所述故障指令影响的模拟模块标记为新的故障源,直至目标程序在模拟器中执行完成或者因为出错而退出。
进一步地,所述对故障进行传递跟踪,识别故障源和故障指令包括:
记录模拟器中故障触发和传递的过程,并提取故障源和故障指令的状态信息形成从故障源到故障指令的故障传递树。
进一步地,所述在各模拟模块中进行各种故障的模拟并进行故障源和故障指令标记之前还包括:
在模拟器中定义故障库;
采用特定的规则描述所述故障库;
触发模拟模块中的故障。
进一步地,所述在模拟器中定义故障库包括:将现有的处理器所存在的各种类型的故障,在模拟器中预先定义好各种故障,并在各模拟模块中进行各种故障行为的模拟。
进一步地,所述采用特定的规则描述所述故障库包括:
用不同字母表示不同的故障类型。
进一步地,所述触发模拟模块中的故障包括配置解析故障,所述配置解析故障通过命令行配置或配置文件配置。
为了解决上述问题,本发明还公开了一种处理器的模拟器,包括:
处理器模拟模块,用于模拟处理器的各部件;
故障标记模块,用于将实现故障的模拟模块和指令标记为故障源和故障指令;
轨迹跟踪模块,用于跟踪记录故障的触发和传递过程、识别故障源和故障指令,并提取故障源和故障指令的状态信息。
进一步地,所述装置还包括:
故障库定义模块,用于定于故障库,并在各模拟模块中进行故障行为的模拟;
故障库规则定义模块,用于定义对故障库进行描述的规则;
故障触发模块,用于对故障库规则进行解析,以在模拟操作时触发故障。
与现有技术相比,本发明具有以下优点:
本发明的基于模拟器的处理器故障注入及跟踪方法及模拟器通过模拟器来模拟故障在处理器中发生、传递的整个过程,采用故障跟踪记录的方式,记录模拟器中完整的执行信息,并提取在故障传递的过程中标记为故障源和故障指令的状态信息,形成树状结构。通过分析完整的记录信息,可以清晰的观察故障在处理器中触发、传递直至处理器出错的整个过程和详细状态。另外,将所有故障源与故障指令记录下来,包括最初注入的故障源,由这些故障源引发的故障指令,由这些故障指令引发的新的故障源,以此类推,直至模拟结束或者因故障中断退出,通过故障传递链路树,可以分析处理器中故障传递特点,为容错技术研究和开发提供参考。
进一步地,通过大量的故障注入实验掌握故障源到出错信息直接的传递关系后,可以利用这种模拟信息反过来指导实际处理器出错后故障源的检测和查找。
附图说明
图1是本发明的基于模拟器的处理器故障注入及跟踪方法实施例一的流程图;
图2是本发明的基于模拟器的处理器故障注入及跟踪方法实施例二的流程图;
图3是本发明的基于模拟器的处理器故障注入及跟踪方法实例中的模拟因特尔安腾2处理器的模拟器的结构示意图;
图4是本发明的处理器的模拟器实施例一的结构示意图;
图5是本发明的处理器的模拟器实施例二的结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本发明作进一步详细的说明。
参照图1,示出本发明的一种基于模拟器的处理器故障注入及跟踪方法实施例一,包括以下步骤:
步骤101,将处理器抽象成具有模拟模块的模拟器。
首先,可以根据具体的处理器结构开发出模拟处理器结构的软件模拟器,将处理器结构抽象成软件模拟器的模拟模块。具体的,可以根据处理器的技术资料,分析软件模拟器结构和代码,确定处理器的各个功能部件与软件模拟器中的模拟模块的对应关系,从而将处理器结构抽象成模拟模块。例如,一般情况下,处理器结构可以抽象成寄存器模块、内存模块、执行模块、指令解码模块等模拟模块。在具体应用时,还可以根据具体的处理器结构抽象成不同的模拟模块。
步骤102,在模拟器的各模拟模块中进行各种故障的模拟并进行故障源和故障指令标记。
采用目标程序在模拟器的各模拟模块中进行模拟操作,当故障在模拟器中被触发后,则将实现故障的模拟模块标记为故障源,每一个访问过该故障源或者经历过该故障源阶段的指令则被标记为故障指令。另外,该故障指令所写的寄存器模块、内存模块、分支路径等受故障指令影响的模拟模块被标记为新的故障源。如此重复,直至目标程序在模拟器中执行完成或者因为出错而退出。
步骤103,对故障进行传递跟踪,识别故障源和故障指令。
记录模拟器中故障触发和传递的详细过程,具体的可以包括每个时钟周期内每条目标指令所在流水段的状态信息。另外,还包括识别有故障标记的故障源和故障指令,提取故障源和故障指令的状态信息,形成一颗从故障源到模拟出错的故障指令的故障传递树。
此种方法通过模拟故障在处理器中发生、传递的整个过程,并记录了完整的执行信息,将故障源和故障指令的状态信息设置一个树状结构,将所有故障源与故障指令记录下来,包括最初注入的故障源,由这些故障源引发的故障指令,由这些故障指令引发的新的故障源,以此类推,直至模拟结束或者因故障中断退出。通过分析完整的记录信息,可以清晰的观察故障在处理器中触发、传递直至处理器出错的整个过程和详细状态。通过故障传递链路树,可以分析处理器中故障传递特点,为容错技术研究和开发提供参考。进一步地,通过大量的故障注入实验掌握故障源到出错信息直接的传递关系后,可以利用这种模拟信息反过来指导实际处理器出错后故障源的检测和查找。
参照图2,示出本发明的基于模拟器的处理器故障注入及跟踪方法实施例二。
在实施例一的在各模拟模块中进行各种故障的模拟并进行故障源和故障指令标记之前还包括;
步骤201,在模拟器中定义故障库。
根据现有的处理器所存在的各种类型的故障,在模拟器中预先定义好各种故障。根据故障发生的特点,在各模拟模块中进行各种故障行为的模拟。另外,在各模拟模块中预留故障触发接口,可以通过在触发接口注入不同的参数来触发不同类型的故障。
步骤202,采用特定的规则描述所述故障库。
定义一套规则来描述模拟器中的故障库,只要能明确简便的标识故障库中的每个故障及能完整的描述故障库中的每个故障的信息即可。例如,用不同的字母来表示不同的故障类型。对于某一种故障以及该种故障内部可能细化的各种故障类型之间使用特定符号隔开。
步骤203,触发模拟模块中的故障。
在进行模拟故障操作时,会根据定义的故障库规则来配置解析故障信息,并将配置解析出来的故障信息保存在一个全局数据结构或者一个可以传递到模拟器中可以实现故障的模拟模块中的局部数据中。在模拟操作时,该全局数据结构或者局部数据结构会检测到模拟器中相应的模拟模块的故障信息,并触发对应的故障。其中,故障的配置解析可以采用命令行配置,也可以采用配置文件配置。
进一步地,本发明的基于模拟器的处理器故障注入及跟踪方法还包括:根据故障模拟的分析结果对模拟器的相应模块进行修改,并重新生成新的模拟器。在重新生成模拟器后,将相应的故障配置信息指定功能增加到模拟器的用户接口,以在模拟器的后续模拟运行中,进行故障注入及跟踪的模拟。
下面结合具体实例对前述实施例进行详细的说明。
图3示出模拟Intel Itanium 2(因特尔安腾2)处理器的模拟器的结构示意图。
首先对Intel Itanium 2处理器结构进行抽象,抽象成取指(InstructionFetch)、指令缓存(Bundle Rotation)、分配(expand)、执行(Exec)、写回(Write Back)等主流水段,另外,分支断言器、寄存器堆栈引擎等结构作为独立模块,单独模拟。各主流水段,又根据自己的特点,进行流水段内细化的流水模拟,比如取指段的预取、取指访存操作,解码段的指令束解析、指令格式解析,以及执行段根据不同执行模块的流水段等。模拟器则具有Intel Itanium 2处理器抽象后的各模拟模块。
根据Intel Itanium 2处理器结构特点以及现有的处理器故障类型,本实例中定义故障库包括寄存器、执行单元、分支预测部件、内存四大类故障。每种故障类型又根据其部件种类、特征划分为更细的类型。比如,寄存器进一步分为通用寄存器、浮点寄存器、应用寄存器、断言寄存器、指令寄存器、CFM寄存器等类,此类基础上,进一步划分为指定寄存器号、随机寄存器号、指定概率等更细的类型。在四大类故障对应的寄存器文件模块、执行模块、分支预测模块以及内存模块中,分别实现故障的模拟。以寄存器为例,寄存器故障主要表现形式为位翻转。在故障实现中就将对应的寄存器某位或某些位翻转(0变成1,1变成0)。又如,执行部件故障,比如加法器不进位,则整型执行单元中,整型运算模拟时不入进位。
然后,采用如下规则来描述前面所定义的故障库:
-fault component no.fault_type[-b bit][-f frequency][-e:a\-e:b event],
前述字符分别指定:故障标志、故障部件、部件号、故障类型、出错位(默认最低位,可以指定一位或多位)、出错频率(默认为随机发生故障)、指定在某个事件前/后触发故障。其中部件类型使用字母标示,以R,U,B,M分别定义四大处理器故障类型,以R:G、R:F等分别标示通用寄存器、浮点寄存器等。
对前述定义的规则进行配置解析,可以通过命令行配置或者配置文件来配置解析故障库。在模拟操作启动后,配置解析好的故障信息被保存在一个局部数据结构中,这个数据结构是模拟器的各个流水段对应的类的一个构造参数。在对应的流水段执行的过程中,检测相应的故障参数。检测到故障参数后,触发对应的故障。
在触发故障后,对故障源和故障指令进行标记。本实例中,对不同的不同故障源和目标指令采用不同的标记方法。例如,对于故障指令和故障源的标记方法为:在指令或者模块所对应的类中,设置一个标记位,若指令或模块被感染,该标记为则置为true,否则标记位为false。对于寄存器模块的标记方法为:设置一个寄存器故障表,故障表的每一项对应于一个寄存器,故障表的内容就是一个个标记位,同样以true/false来标示出故障与否。因为内存地址空间很大,无法一一列举,而且出故障的内存单元占总的内存空间比例很小,因此对于内存的标记方法为:设置一个哈希表,哈希表的关键字为内存地址,哈希表内容为故障标记位。
另外,故障源的故障标记不是一直不变的。因为模拟的故障大多数为随机故障,所以,当故障源恢复正常后,则会去掉故障标记。例如,对于寄存器模块和内存模块,当被正确的值重新写过并恢复正常后,则将标记改为false)。
故障的传递跟踪通过模拟器中的轨迹跟踪模块(Tracer)来实现。故障的传递跟踪信息由当前时钟周期内的执行记录构成,而每条执行记录记载了目标指令所在流水段的状态信息与信息的值。其中,信息的值根据故障的不同类型,包含的具体内容也不一样,比如对于故障指令,包括了程序计数器(ip),slot(IA64结构下的执行单位)号、停止位、指令内容,如果是分支指令还记录分支目标ip等。对于内存模块,则包括地址、内容与长度等。另外,还会根据故障标记来决定是否记录某条指令在某个流水段的执行信息。与此同时,将故障源和故障指令的状态信息设置一个树状结构,将所有故障源与故障指令记录下来,包括最初注入的故障源,由这些故障源引发的故障指令,由这些故障指令引发的新的故障源,以此类推,直至模拟结束或者因故障中断退出。
参照图4,示出本发明实施例一的处理器的模拟器100,包括多个处理器模拟模块10、故障标记模块30及轨迹跟踪模块50。
处理器模拟模块10为根据处理器结构在计算机中抽象而成的与处理器各结构对应的模块,用于模拟处理器各部件,其数量及类型可以根据具体的处理器结构来确定。
故障标记模块30用于标记模拟器100中模拟故障操作时的模拟模块和指令为故障源和故障指令。
轨迹跟踪模块50用于跟踪记录故障的触发和传递过程、识别故障源和故障指令,并提取故障源和故障指令的状态信息,形成一颗从故障源到模拟结束或者模拟出错的故障传递树。
参照图5,进一步地,模拟器100还包括故障库定义模块60、故障库规则定义模块70及故障触发模块80。
故障库定义模块60,用于定于故障库,并在各模拟模块中进行故障行为的模拟。
故障库规则定义模块70,用于定义对故障库进行描述的规则,以使故障库中的每个故障能明确、简便、完整的被识别。
故障触发模块80,用于对故障库规则进行解析,以在模拟操作时触发故障。
本说明书中的各个实施例均采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似的部分互相参见即可。对于装置实施例而言,由于其与方法实施例基本相似,所以描述的比较简单,相关之处参见方法实施例的部分说明即可。
以上对本发明所提供的基于模拟器的处理器故障注入及跟踪方法及模拟器进行了详细介绍,本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制。
Claims (10)
1.一种基于模拟器的处理器故障注入及跟踪方法,其特征在于,包括以下步骤:
将处理器抽象成具有模拟模块的模拟器;
在模拟器的各模拟模块中进行各种故障的模拟并进行故障源和故障指令标记;
对故障进行传递跟踪,识别故障源和故障指令。
2.如权利要求1所述的方法,其特征在于,所述进行故障源和故障指令标记的方法包括:
采用目标程序在模拟器的模拟模块中进行模拟操作,将实现故障的模拟模块标记为故障源,将每一个访问所述故障源或经历过该故障源阶段的指令标记为故障指令。
3.如权利要求2所述的方法,其特征在于,所述进行故障源和故障指令标记的方法还包括:
将受所述故障指令影响的模拟模块标记为新的故障源,直至目标程序在模拟器中执行完成或者因为出错而退出。
4.如权利要求1所述的方法,其特征在于,所述对故障进行传递跟踪,识别故障源和故障指令包括:
记录模拟器中故障触发和传递的过程,并提取故障源和故障指令的状态信息形成从故障源到故障指令的故障传递树。
5.如权利要求1至4任一项所述的方法,其特征在于,所述在各模拟模块中进行各种故障的模拟并进行故障源和故障指令标记之前还包括:
在模拟器中定义故障库;
采用特定的规则描述所述故障库;
触发模拟模块中的故障。
6.如权利要求5所述的方法,其特征在于,所述在模拟器中定义故障库包括:将现有的处理器所存在的各种类型的故障,在模拟器中预先定义好各种故障,并在各模拟模块中进行各种故障行为的模拟。
7.如权利要求5所述的方法,其特征在于,所述采用特定的规则描述所述故障库包括:
用不同字母表示不同的故障类型。
8.如权利要求5所述的方法,其特征在于,所述触发模拟模块中的故障包括配置解析故障,所述配置解析故障通过命令行配置或配置文件配置。
9.一种处理器的模拟器,其特征在于,包括:
处理器模拟模块,用于模拟处理器的各部件;
故障标记模块,用于将实现故障的模拟模块和指令标记为故障源和故障指令;
轨迹跟踪模块,用于跟踪记录故障的触发和传递过程、识别故障源和故障指令,并提取故障源和故障指令的状态信息。
10.如权利要求9所述的模拟器,其特征在于,所述装置还包括:
故障库定义模块,用于定于故障库,并在各模拟模块中进行故障行为的模拟;
故障库规则定义模块,用于定义对故障库进行描述的规则;
故障触发模块,用于对故障库规则进行解析,以在模拟操作时触发故障。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011100437448A CN102270166A (zh) | 2011-02-22 | 2011-02-22 | 基于模拟器的处理器故障注入及跟踪方法及模拟器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011100437448A CN102270166A (zh) | 2011-02-22 | 2011-02-22 | 基于模拟器的处理器故障注入及跟踪方法及模拟器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102270166A true CN102270166A (zh) | 2011-12-07 |
Family
ID=45052475
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2011100437448A Pending CN102270166A (zh) | 2011-02-22 | 2011-02-22 | 基于模拟器的处理器故障注入及跟踪方法及模拟器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102270166A (zh) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102760098A (zh) * | 2012-06-13 | 2012-10-31 | 北京航空航天大学 | 面向bit软件测试的处理器故障注入方法及其模拟器 |
CN102929729A (zh) * | 2012-09-11 | 2013-02-13 | 华为技术有限公司 | 故障跟踪的方法及装置 |
CN103678131A (zh) * | 2013-12-18 | 2014-03-26 | 哈尔滨工业大学 | 多核处理器的软件故障注入与分析系统 |
CN104813280A (zh) * | 2012-12-28 | 2015-07-29 | 英特尔公司 | 用于加速器的低等待时间调用的装置和方法 |
CN106681911A (zh) * | 2016-12-08 | 2017-05-17 | 浙江大学 | 一种支持故障注入的确定性重放功能的实现方法 |
CN106897214A (zh) * | 2017-01-04 | 2017-06-27 | 浙江大学 | 一种故障注入规则延迟加载的方法 |
US10140129B2 (en) | 2012-12-28 | 2018-11-27 | Intel Corporation | Processing core having shared front end unit |
US10255077B2 (en) | 2012-12-28 | 2019-04-09 | Intel Corporation | Apparatus and method for a hybrid latency-throughput processor |
US10346195B2 (en) | 2012-12-29 | 2019-07-09 | Intel Corporation | Apparatus and method for invocation of a multi threaded accelerator |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1867921A (zh) * | 2003-08-29 | 2006-11-22 | 英飞凌科技股份公司 | 静电放电测试装置和方法 |
CN101614781A (zh) * | 2009-07-20 | 2009-12-30 | 浙江大学 | 一种基于空间规则索引的广电设备故障智能诊断方法 |
CN101726319A (zh) * | 2009-12-17 | 2010-06-09 | 哈尔滨工业大学 | 具有参数注入功能的星敏感器模拟方法 |
-
2011
- 2011-02-22 CN CN2011100437448A patent/CN102270166A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1867921A (zh) * | 2003-08-29 | 2006-11-22 | 英飞凌科技股份公司 | 静电放电测试装置和方法 |
CN101614781A (zh) * | 2009-07-20 | 2009-12-30 | 浙江大学 | 一种基于空间规则索引的广电设备故障智能诊断方法 |
CN101726319A (zh) * | 2009-12-17 | 2010-06-09 | 哈尔滨工业大学 | 具有参数注入功能的星敏感器模拟方法 |
Non-Patent Citations (1)
Title |
---|
仉俊峰,洪炳镕,乔永强: "基于软件方法故障注入系统", 《哈尔滨工业大学学报》 * |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102760098B (zh) * | 2012-06-13 | 2014-12-31 | 北京航空航天大学 | 面向bit软件测试的处理器故障注入方法及其模拟器 |
CN102760098A (zh) * | 2012-06-13 | 2012-10-31 | 北京航空航天大学 | 面向bit软件测试的处理器故障注入方法及其模拟器 |
CN102929729A (zh) * | 2012-09-11 | 2013-02-13 | 华为技术有限公司 | 故障跟踪的方法及装置 |
US10089113B2 (en) | 2012-12-28 | 2018-10-02 | Intel Corporation | Apparatus and method for low-latency invocation of accelerators |
CN104813280B (zh) * | 2012-12-28 | 2018-11-09 | 英特尔公司 | 用于加速器的低等待时间调用的装置和方法 |
US10664284B2 (en) | 2012-12-28 | 2020-05-26 | Intel Corporation | Apparatus and method for a hybrid latency-throughput processor |
US10255077B2 (en) | 2012-12-28 | 2019-04-09 | Intel Corporation | Apparatus and method for a hybrid latency-throughput processor |
US10083037B2 (en) | 2012-12-28 | 2018-09-25 | Intel Corporation | Apparatus and method for low-latency invocation of accelerators |
US10140129B2 (en) | 2012-12-28 | 2018-11-27 | Intel Corporation | Processing core having shared front end unit |
US10095521B2 (en) | 2012-12-28 | 2018-10-09 | Intel Corporation | Apparatus and method for low-latency invocation of accelerators |
CN104813280A (zh) * | 2012-12-28 | 2015-07-29 | 英特尔公司 | 用于加速器的低等待时间调用的装置和方法 |
US10346195B2 (en) | 2012-12-29 | 2019-07-09 | Intel Corporation | Apparatus and method for invocation of a multi threaded accelerator |
CN103678131A (zh) * | 2013-12-18 | 2014-03-26 | 哈尔滨工业大学 | 多核处理器的软件故障注入与分析系统 |
CN106681911B (zh) * | 2016-12-08 | 2019-05-14 | 浙江大学 | 一种支持故障注入的确定性重放功能的实现方法 |
CN106681911A (zh) * | 2016-12-08 | 2017-05-17 | 浙江大学 | 一种支持故障注入的确定性重放功能的实现方法 |
CN106897214A (zh) * | 2017-01-04 | 2017-06-27 | 浙江大学 | 一种故障注入规则延迟加载的方法 |
CN106897214B (zh) * | 2017-01-04 | 2019-10-15 | 浙江大学 | 一种故障注入规则延迟加载的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102270166A (zh) | 基于模拟器的处理器故障注入及跟踪方法及模拟器 | |
CN103186461B (zh) | 一种现场数据的保存方法和恢复方法以及相关装置 | |
US20210064512A1 (en) | Selective memory tracing of program execution | |
US9569345B2 (en) | Architectural failure analysis | |
US10592396B2 (en) | Memory validity states in time-travel debugging | |
US9336100B2 (en) | Efficient debugging of memory miscompare failures in post-silicon validation | |
CN107278297B (zh) | 用于软件测试的计算设备、方法以及介质 | |
Lantz et al. | Yat: A validation framework for persistent memory software | |
US10635555B2 (en) | Verifying a graph-based coherency verification tool | |
US11003817B2 (en) | Hard error simulation and usage thereof | |
TW201405306A (zh) | 測試用例創建系統及方法 | |
CN103064770B (zh) | 双进程冗余瞬时故障容错方法 | |
Zhang et al. | RClassify: classifying race conditions in web applications via deterministic replay | |
US10853224B2 (en) | Indexing and searching a time-travel trace for arbitrary length/arbitrary alignment values | |
CN112241370B (zh) | 一种api接口类的校验方法、系统及装置 | |
Dave et al. | Arthur: Rich post-facto debugging for production analytics applications | |
Scott et al. | How did we get into this mess? isolating fault-inducing inputs to sdn control software | |
DeOrio et al. | Bridging pre-and post-silicon debugging with BiPeD | |
US20120054560A1 (en) | Verifying correctness of processor transactions | |
CN102662847B (zh) | 基于闪存应用的嵌入式系统的程序调试系统及方法 | |
US9287005B2 (en) | Detecting missing write to cache/memory operations | |
Kooli et al. | Cache-aware reliability evaluation through LLVM-based analysis and fault injection | |
US20090132227A1 (en) | Counter example analysis support apparatus | |
CN102708054A (zh) | 二进制程序循环写内存安全漏洞的检测方法 | |
Chaudhari et al. | A framework for low overhead hardware based runtime control flow error detection and recovery |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20111207 |