RU183109U1

RU183109U1 - Управляющий автомат

Info

Publication number: RU183109U1
Application number: RU2018115113U
Authority: RU
Inventors: Юрий Федорович Мухопад; Александр Юрьевич Мухопад; Даба Цыренович Пунсык-Намжилов
Priority date: 2018-04-23
Filing date: 2018-04-23
Publication date: 2018-09-11

Abstract

Предложен управляющий автомат, в котором состояния определяются по входам как операторов действия, так и логических условий, поэтому дешифратор разделен на два непересекающихся подмножества для выбора логических условий и выходных команд независимо. Выбор единственного логического условия для схемы переходов производится логическим блоком, состоящим из элементов «И», число которых равно мощности множества входных логических условий. В блок синхронизации введен таймер и триггер с элементами «ИЛИ», «И» для фиксации наличия сигнала команд управления. По внешнему сигналу включения (не включения) таймера управляющий автомат может работать как автомат Мили по переходам, так и в режиме с длительностью исполнительных команд автомата Мура.

Description

Настоящая полезная модель относится к вычислительной технике и дискретной автоматике и может быть использована для управления сложными техническими системами реального времени, информационно-измерительными системами и средствами автоматизации технологических процессов и производств.

Известны «классические» управляющие автоматы (УА) и микропрограммные (МПА) автоматы со структурной организацией Мура и Мили, которые представлены в многочисленных научных статьях, книгах и учебной литературе [1-5]. Варианты реализации УА на программируемых матрицах и программируемых логических схемах представлены в работах [6-10].

Для мехатронных систем и средств управления технологическими процессами применяются автоматы Мура (фиг. 1 - аналог). Математическая модель УА Мура имеет вид:

a(t+1)=F₁(α₁α₂…α_q, х₁х₂…x_m); A(t+1)=F₂(y₁…y_m),

где A(t+1) - выходные команды автомата; F₁, F₂ - системы булевых функций. Новое состояние a(t+1) с кодом y₁…y_m определяется по коду предыдущего состояния a(t) с кодом х₁…x_m и полному кортежу логических условий α₁α₂…α_q (фиг. 1).

В соответствии с математической моделью в УА Мура входят две комбинационные схемы F₁, F₂ и блок памяти из двух регистров с парафазной связью. Длительность команд A₁…A_k задается периодом Т>>τ, где τ - длительность сигналов синхронизации.

Недостатком УА Мура является сложность реализации комбинационной схемы переходов (F₁), объем которой (V) в битах при реализации на ПЗУ с электрическим или ультрафиолетовым стиранием информации определится как V=m2^m+q, где m - разрядность кода состояний УА; q - количество логических условий - α₁…α_q. При m=8 и q=16 V=1,3⋅10⁸=0,13 Гб.

Для быстродействующих систем применяются УА Мили с длительностью команд A₁…A_k равной τ. Аналитическая модель УА Мили имеет математическую зависимость вида:

a(t+1)=F₁(α₁α₂…α_q x₁…x_m), A(t+1)=F₂(α₁…α_q x₁…x_m)

Известен УА нового типа [11, 12] (полезная модель РФ №82888), в котором за счет введения мультиплексора (М) и схемы адресации (F₃) на вход комбинационной схемы F₁ подается одно (единственное) логическое условие α_j из всего множества α₁…α_q. Полезная модель автомата нового типа является прототипом. Аналитическая модель УА прототипа имеет вид:

a(t+1)=F₁(α_jx₁…x_m); j=F₃(y₁…y_m); A(t+1)=F₂(y₁…y_m)

Причем номер (j) логического условия α_j определяется только по коду состояния a(t) без учета α_j∈{α}. Здесь F₃ - система булевых функций, определяющая номер (j) и код - z₁…z_r адреса логического условия в соответствии с граф-схемой алгоритма (ГСА) управления. Разрядность (r) определяется по формуле: r=]log₂q[, где ] [ обозначают целую часть числа, округленную к большему значению. Структурная схема управляющего устройства (прототип) приведена на фиг. 2, где:

ОУ(5) - объект управления (сложная техническая система);

Рг(2, 6, 8, 10, 12) - регистры памяти кодов;

DC(3) - дешифратор; БС(13) - блок синхронизации;

&(9) - набор схем «И» для парафазной передачи кода y₁…y_m состояния a(t+1) в регистр Рг(10) состояния a(t);

τ₁…τ₃ - сигналы синхронизации, причем τ₁(t) & τ₂(t) & τ₃(t)=∅;

F₁(1), F₂(4), F₃(11) - комбинационные схемы.

По методике, изложенной в работе [10] в заданную ГСА в отдельные ветви алгоритма вводятся пустые операторы. Пример ГСА для УА прототипа с введенными пустыми операторами приведен на фиг. 3. а граф переходов УА прототипа на фиг. 4.

Объем ПЗУ схемы F₁(1) в прототипе (W) определяется как W=m2^m+1. Выигрыш в объеме (Q) по сравнению с УА Мура (аналог) равен

Для того же примера m=8, q=16. W=4096 бит ≈ 4 Кб вместо 0,13 Гб для УА Мура. Для УА нового типа (прототип) исходная ГСА преобразуется за счет ввода пустых операторов в определенные переходы ГСА. Методика синтеза определена и подробно описана в работе [10] с примерами для (СП) сверхпростых; (ПА) - простых; средней сложности (СА), сложных (АС), высокосложных (ВС), особосложных (ОС) и ультрасложных (УС) автоматов.

Автоматы нового типа нашли широкое применение благодаря значительному снижению сложности комбинационной схемы F₁(1).

Недостатком УА прототипа является усложнение его структурной организации за счет ввода трех новых блоков и связей между блоками УА.

Целью создания полезной модели является упрощение конструкции УА. Поставленная цель достигается за счет изъятия сложных блоков (мультиплексор, схема адресации и регистр адреса) и введения более простых блоков в схему управляющего автомата.

Управляющий автомат (фиг. 5), содержащий непрерывную цепь блоков в виде первой комбинационной схемы F₁(1), первого выходного регистра памяти Рг(2), дешифратора DC(3), второй комбинационной схемы F₂(4), объекта управления ОУ(5) и второго регистра памяти Рг(6), а также вторую непрерывную цепь в виде первой третьего регистра памяти Рг(8), блока элементов «И»(9), четвертого регистра памяти Рг(10), выходы которого соединены с параллельными входами x₁…x_m первой комбинационной схемы F₁(1), отличающийся тем, что с целью снижения аппаратных затрат выходы дешифратора DC (3) разделены на два непересекающихся подмножества, выходы из первого подмножества соединены со входами второй комбинационной схемы F₁(4), а выходы второго подмножества дешифратора DC (3) соединены с первыми (q) входами введенного логического блока ЛБ(7), вторые (q) входов которого соединены с выходами второго регистра памяти Рг(6); выход логического блока ЛБ(7) подан на дополнительный вход первой комбинационной схемы F₁(1); управляющий автомат имеет блок синхронизации БС(11) с внешними входами РЕЖИМ(12), ПУСК(13), ОСТАНОВ (14) с выходами синхросигналов С₁…С₉, соединенными со всеми входами синхронизации управляющего автомата.

Вновь введенный логический блок ЛБ(7) реализует выбор значения одного логического условия

сигналам дешифратора DC(3). Функциональная схема ЛБ(7) приведена на фиг. 6. Остальные блоки предлагаемого УА не имеют особенностей кроме блока синхронизации БС(11), который при более широких функциональных возможностях (кроме генерации последовательности синхроимпульсов как в прототипе) проводит дополнительный анализ (на каждом периоде работы управляющего автомата) с каким подмножеством выходов дешифратора DC(3) реализуются действия. УА в данном периоде (Т) осуществляет также задержку сигнала подключения команд A_i∈{A} к ОУ(5) на период Т. Для этой цели в структуру БС (11) введен таймер и блок элементов «И», «ИЛИ» с RS-триггером для формирования признака β₁ отмечающего наличие сигнала A_i∈{A} в подмножестве выходов DC(3). Схема блока синхронизации БС(11) представлена на фиг. 7. Предлагаемый УА функционирует в соответствии с алгоритмом фиг. 8 до получения сигнала окончания работы (end). Граф переходов внутреннего автомата бока синхронизации представлен на фиг. 9, а расшифровка сигналов синхронизации С₁…С₉ в табл. 1.

В предлагаемом управляющем автомате для сокращения числа переходов пустые операторы можно ставить в ГСА только в том случае, если к некоторому оператору A_i∈{A} передается управление от того же самого оператора (петля). Других преобразований заданной ГСА нет для определения структурной схемы предлагаемого управляющего автомата.

В правило разметки ГСА предлагаемого УА вводятся следующие изменения. Отмечается начало любого оператора, т.е. отмечаются как логические операторы, так и операторы действия. По новым правилам разметки заданная ГСА фиг. 10 преобразуется в ГСА для нового УА (фиг. 11). Тогда граф переходов, соответствующий ГСА фиг. 11 примет вид фиг. 12. Как видно из графа можно сделать следующие заключения:

Выбор логических условий осуществляется в соответствии с таблицей 2, выбор операторов действия в соответствии с таблицей 3.

Сравнение графа переходов прототипа и предлагаемого управляющего автомата для данного примера позволяет сделать вывод о том, что количество вершин увеличилось (с 21 до 25). Следовательно, разрядность кода состояний (m) в прототипе и в предлагаемом автомате не изменилась.

Таблица переходов (4) предлагаемого УА представлена в виде двух массивов: - таблица 4а, соответствующая состояниям a(t), в которых для получения номера следующего состояния необходимо прибавить 1; - таблица 4б переходов, в которых условия переходов не соответствуют правилу

Как видно из таблиц множества состояний, при которых осуществляется выбор логических условий

и операторов действия A₁…A_k не пересекаются.

Команда A_i будет исполняться все время Т, пока УА находится в состоянии a(t+1) в том случае, если сигнал опроса τ₂(t) на дешифратор DC(3) заменить сигналом β₁, определяющего необходимость задержки сигнала τ₂(t) на длительность периода Т. Если же этого не делать, то команда A_i∈{А} будет исполняться только за время τ₂ как и в УА Мили. Сигнал окончания периода (Т) смены состояний УА возвращает УА к новой серии сигналов С₁…С₉ и работа повторяется до получения условия окончания (end) программы.

Таблицы переходов предлагаемого автомата

Преимущества предлагаемого УА заключаются в следующем:

1. Нет необходимости ввода пустых операторов перед и между логическими условиями ГСА;

2. Нет необходимости в полном мультиплексоре с избыточным числом (для ГСА с заданным множеством

) элементов «И» и внутренним дешифратором и RS-триггером;

3. Операторы действия A₁…A_k как в автоматах Мили, выдаются на переходах из a(t) в a(t+1);

4. УА может работать с длительностью команд равной (Т), если по входу «Режим» (12) будет получена специальная команда, а в блоке БС (11) предусмотрен таймер для задержки импульсов τ на время (Т);

5. Выходы дешифратора DC(3) разделены на два непересекающихся подмножества {A} или {α}. Принадлежность выходного сигнала к подмножеству {А} фиксируется на дополнительно введенном RS-триггере в БС(11).

6. По внешнему сигналу «Режим» (12) предлагаемый УА формирует соответствующую последовательность импульсов синхронизации для работы в режиме УА Мили или УА Мура;

7. В графе переходов предлагаемого УА нет простых безусловных переходов, не помеченных символами A_i∈{A} или α_j∈{α}, а работа в асинхронном режиме осуществляется автоматически при наличии внешнего сигнала (12);

8. Хотя предлагаемый УА может работать и как УА Мура и как УА Мили, в нем используется только одна комбинационная схема переходов F₁(α_jx₁…x_m) и нет необходимости во второй сложной схеме формирования команд A₁…A_k с зависимостью как от x₁…x_m так и от {α} как в УА Мили.

В новой схеме УА достигается:

1. Упрощение структурной организации за счет исключения относительно сложных блоков (мультиплексор, третья комбинационная схема и регистр адресации);

2. Появилась возможность использования управляющего автомата, как в режиме автоматов Мура, так и в режиме автоматов Мили без изменений связей и блоков в структурной схеме;

3. Обеспечение асинхронного функционирования без использования специальной подсистемы прерываний.

Меньшее число блоков в структуре УА обеспечивает снижение энергопотребления и повышение надежности. Другие преимущества определяются расширением функциональных возможностей за счет использования как УА Мили, так и УА Мура (универсальность).

Список использованных источников

1. Горбатов В.А., Горбатов А.В., Горбатова М.В. Теория автоматов. М.: Астрель, 2008. - 699 с.

2. Гаврилов М.А., Девятков В.В., Пупырев Е.И. Логическое проектирование дискретных автоматов. М.: Наука, 1977, - 368 с.

3. Баранов С.И., Синев. В.Н., Янцен Н.Я. Синтез автоматов на элементах с матричной структурой. // Проектирование функционально-ориентированных вычислительных систем. Л.: ЛГУ, 1990. - с. 90-108.

4. Карпов Ю.Г. Теория автоматов, СПб.: Питер, 2003. - 208 с.

5. Barry Wilkinson. The essence of digital design. Prentice Hall, Europe, 1998. - 318 p.

6. Закревский А.Д., Поттосин Ю.В., Черемисинова Л.Д. Основы логического проектирования. Кн. 3. Проектирование устройств логического управления - Минск: ОИПИНАП Беларусь, 2004. - 226 с.

7. Труды по теории синтеза и диагноза конечных автоматов и релейных устройств / под ред. В.В. Сапожникова и Вл.В. Сапожникова. СПб.: Элмор, 2009. - 894 с.

8. Соловьев В.В., Климович А. Логическое проектирование цифровых систем на основе ПЛИС. М.: Горячая линия - Телеком, 2008, - 374 с.

9. Мухопад Ю.Ф. Теория дискретных устройств. Иркутск: ИрГУПС, 2010. 172 с.

10. Мухопад А.Ю. Теория управляющих автоматов технических систем реального времени. Новосибирск: Наука, 2015. - 176 с.

11. Мухопад А.Ю., Мухопад Ю.Ф. Патент на полезную модель №82888. G06F 9/00; заявитель и патентообладатель Иркут. гос. ун-т путей сообщения. - 2008149344/22; заявл. 15.12.2008; опубл. 10.05.2009, Бюл. №13.

12. Мухопад А.Ю., Мухопад Ю.Ф, Пунсык-Намжилов Д.Ц., Матвеев Е.Н. Управляющий автомат / Патент на изобретение №2527190 от 27.08.2014. БИ №24 G06F 9/00 (2006.01).

Claims

Управляющий автомат, содержащий непрерывную цепь блоков в виде первой комбинационной схемы, первого выходного регистра памяти, дешифратора, второй комбинационной схемы, объекта управления и второго регистра памяти, а также вторую непрерывную цепь в виде первой третьего регистра памяти, блока элементов «И», четвертого регистра памяти, выходы которого соединены с параллельными входами x₁…x_m первой комбинационной схемы, отличающийся тем, что, с целью снижения аппаратных затрат, выходы дешифратора разделены на два непересекающихся подмножества, выходы из первого подмножества соединены со входами второй комбинационной схемы, а выходы второго подмножества дешифратора соединены с первыми (q) входами введенного логического блока, вторые (q) входы которого соединены с выходами второго регистра памяти; выход логического блока подан на дополнительный вход первой комбинационной схемы; управляющий автомат имеет блок синхронизации с внешними входами РЕЖИМ, ПУСК, ОСТАНОВ с выходами синхросигналов C₁…C₉, соединенными со всеми входами синхронизации управляющего автомата.