RU182852U1 - Динамический d-триггер - Google Patents
Динамический d-триггер Download PDFInfo
- Publication number
- RU182852U1 RU182852U1 RU2018123467U RU2018123467U RU182852U1 RU 182852 U1 RU182852 U1 RU 182852U1 RU 2018123467 U RU2018123467 U RU 2018123467U RU 2018123467 U RU2018123467 U RU 2018123467U RU 182852 U1 RU182852 U1 RU 182852U1
- Authority
- RU
- Russia
- Prior art keywords
- channel
- channel transistor
- trigger
- drain
- transistors
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
Abstract
Полезная модель относится к области цифровой микроэлектроники. Техническим результатом полезной модели является создание динамического D-триггера с малой занимаемой площадью и с увеличенным быстродействием за счет работы выходного каскада, состоящего из четвертого p-канального транзистора и пятого и шестого n-канальных транзисторов, без "сквозного" тока. 4 ил.
Description
Полезная модель относится к области цифровой микроэлектроники, а именно к динамическим D-триггерам, и предназначена для использования в качестве конструктивного элемента быстродействующих цифровых интегральных схем. Например, в качестве цифрового библиотечного элемента в системах автоматизированного проектирования аналого-цифровых устройств.
Триггер синхронизируется тактовым сигналом CLK и выполняет автоматную функцию задержки на 1 такт: Qt+1=Dt, где D - информационный вход, Q - выход триггера.
Входной D и выходной Q сигналы изменяются по положительному перепаду CLK.
Высокие скоростные характеристики динамических триггеров обусловлены динамическим хранением информации на "паразитных" емкостях - в сочетании с каскадами "сквозного" тока (с "отношением крутизн").
Наличие нижней граничной частоты исключает применение динамического триггера в качестве элемента длительного хранения информации.
Важными характеристиками для оценки конструкции динамического триггера являются его быстродействие и площадь на кристалле. Данные характеристики взаимно обратимы: при постоянной нагрузке увеличение площади способствует повышению быстродействия.
Объективная информация для оценки содержится в принципиальной (электрической) схеме триггера. Стандартный интегральный КМОП транзистор с n-каналом характеризуется током, превышающим приблизительно в 3 раза ток p-канального КМОП транзистора равных размеров. Соответственно, для выравнивания времени разряда "паразитной" емкости через n-канал и времени заряда через p-канал в ключевой схеме требуется отношение размеров Wp/Wn≈3.
Совокупная характеристика "быстродействие/площадь" существенно ухудшается в зарядной цепи с последовательно соединенными p-канальными транзисторами. Для поддержания нагрузочной способности (быстродействия) двухтранзисторной последовательной цепи требуется вдвое увеличить размер каждого транзистора, и т.п. Площадь такой p-канальной конструкции равна площади двенадцати одиночных n-канальных транзисторов. Пропорциональное увеличение нагрузочной емкости попутно снижает динамику n-канальной цепи разряда.
Для ключевых каскадов с "отношением крутизн" характерны статические состояния со "сквозным" током: одновременно открыты зарядная (p) и разрядная (n) цепи. Логическое значение выхода зависит от доминации: 0 - доминирует n-канал, 1 - доминирует p-канал (отклонение логических уровней не превышает порогового напряжения транзистора). Для доминации n-канала достаточно равных размеров n и p транзисторов: эквивалентный ток разряда равен 2/3 тока In (n-канал). Аналогичная доминация p-канала требует Wp/Wn≈9, что отрицательно сказывается на характеристиках "быстродействие/площадь".
В общем случае "сквозной" ток (в том числе динамический) снижает быстродействие каскада. Каскад с раздельным управлением транзисторами n, p позволяет исключить сквозной ток, что обеспечивает максимальное быстродействие ключа и преимущество даже перед обычным инвертором.
Зарядно-разрядное время в отдельных каскадах триггера ограничивается длительностью полутакта (логические CLK=0 или CLK=1). В существующих конструкциях имеются каскады, требующие переключения на интервале задержки входного перепада D относительно CLK, что может быть значительно меньше полутакта и критически отражается на быстродействии.
Указанные особенности приняты во внимание при разработке заявленного D-триггера и сравнительной оценке существующих технических решений.
Дополнительное качество конструкции заявленного D-триггера (присущее некоторым аналогам и не связанное с целью полезной модели) - простота модификаций, обеспечивающих введение логических функций И, ИЛИ, ИСКЛ-ИЛИ на входе триггера без существенной потери быстродействия. Открывается возможность разработки семейства библиотечных динамических триггеров с встроенными логическими функциями.
В качестве аналога заявленной полезной модели рассмотрим простую конструкцию динамического D-триггера с инверсным выходом представленную на Фиг. 1 [1]. Обычной практикой является подключение дополнительного выходного инвертора, что поддерживает прямую функцию D-триггера.
Перепады данных D, Q синхронизируются отрицательными перепадами CLK.
Представлены логические модификации D-триггера: замена Р1 группой p-канальных транзисторов. Возможности модификации ограничены из-за существенного снижения быстродействия и увеличения занимаемой площади (не решает этой проблемы зеркальная взаимная замена n, p и шин "земля, питание").
Каждый из 3-х каскадов имеет состояния статического "сквозного" тока (в полутактах) с доминацией n-канального транзистора.
В полутакте CLK=1 выходные напряжения 1-го (U1) и 2-го (U2) каскадов устанавливаются на низком уровне (независимо от значения D): не выше порогового напряжения транзистора. 3-й каскад - в состоянии динамического хранения информации: транзисторы N3, Р3 заперты.
В полутакте CLK=0 в каскадах устанавливаются напряжения, соответствующие вновь защелкнутым данным. Длина параллельных цепей, распространяющих активный (отрицательный) перепад CLK, не превышает 2-х каскадов. Особенности процесса установления напряжений позволяют определить требования к динамическим параметрам отдельных каскадов и D-триггера в целом, а также оценить конструкцию по характеристикам "быстродействие/площадь".
Время формирования положительного перепада U1 не превышает задержку D относительно CLK (положительный перепад D прерывает процесс повышения U1). Это указывает на высокие требования быстродействия транзистора Р1 (задержка D может быть существенно меньше длительности полутакта).
При D=0 (полутакт CLK=0) транзистор Р2 запирается раньше, чем отпирается N3: гонки напряжений U1, U2 (повышение U2 является фиксируемой помехой). Это означает: скорость повышения U1 существенно выше скорости повышения U2 (условно Р1>>Р2 и абсолютно при равенстве узловых "паразитных" емкостей).
При D=1 (полутакт CLK=0) процесс завершается установкой U3 на значение логического нуля в состоянии статического "сквозного" тока. Однако, на начальном этапе (в процессе формирования положительного перепада U2 после активного перепада CLK) на выходе формируется динамическая помеха положительной полярности: Р3 открыт полностью, N3 заперт или открыт не полностью. В гонке нарастающих напряжений U2, U3 малая амплитуда помехи обеспечивается высокой скоростью повышения U2: условно Р2>>Р3.
Задержка перепадов (D) относительно CLK - 1 или 2 каскада (положительный или отрицательный перепад ). Дополнительный выходной инвертор Q увеличивает задержку на 1 каскад.
Система условных неравенств Р1>>Р2>>Р3 показывает невысокое качество D-триггера первого аналога по совокупному критерию "быстродействие/площадь". Кроме того, каждый из каскадов прохождения перепадов CLK на выход работает со "сквозным" током, что препятствует достижению максимального быстродействия.
Вторым аналогом заявленной полезной модели является динамический D-триггер, представленный на Фиг. 2 [2].
Перепады данных D, Q синхронизируются положительными перепадами CLK.
Логические модификации D-триггера: замена N1 группой n-канальных транзисторов. Возможности модификации благоприятны: n-канальные транзисторы обладают высоким быстродействием при минимальной занимаемой площади.
1-й и 2-й каскады имеют состояния (в полутактах) со статическим "сквозным" током.
В 1-ом каскаде доминирует n-канальный транзистор N1: в полутакте CLK=0 при логическом D=1 транзисторы N1, Р1 открыты (статический "сквозной" ток) - выходное напряжение U1 каскада устанавливается на уровне не выше порогового напряжения n-канала (N2 заперт).
Во 2-м каскаде доминирует p-канальный транзистор Р2: в полутакте CLK=0 при логическом D=0 (U1=E) транзисторы N2, Р2 открыты (статический "сквозной" ток) - выходное напряжение U2 каскада устанавливается на уровне не ниже E-Uпор, где Uпор - порогового напряжение p-канала (Р3 заперт).
3-й каскад в полутакте CLK=0 имеет состояние динамического хранения данных: N4, Р3 заперты (не зависимо от D).
В полутакте CLK=1 в каскадах устанавливаются напряжения, соответствующие вновь защелкнутым данным. Длина параллельных цепей, распространяющих активный (положительный) перепад CLK, не превышает 2-х каскадов (+ выходной инвертор).
Основным недостатком динамического D-триггера второго аналога является низкое быстродействие или большая занимаемая площадь интегральной схемы ввиду наличия каскада с доминирующим p-канальным транзистором. Кроме того, выходной каскад (N3, Р3) формирует перепады напряжения при наличии динамического "сквозного" тока, что препятствует достижению максимального быстродействия.
Наиболее близким к заявленной полезной модели является высокочастотный динамический D-триггер [3], схема которого показана на Фиг. 3.
В состоянии CLK=0 значение D и Q не изменяется. Первый каскад Р1, N1 работает как инвертор с отношением крутизн: доминирует n-канальный транзистор N1. Входной узел выходного инвертора 7 - в подвешенном состоянии (заперты транзисторы Р4, N6): динамическое хранение старой информации.
По положительному перепаду CLK (CLK=1) исходное значение D защелкивается во внутренних узлах и поступает на выход Q триггера в качестве нового значения. Для этого необходимо, чтобы отрицательный перепад на выходе 2-го каскада (сток N2) формировался раньше, чем отрицательный перепад на выходе 1-го каскада (сток N1). Этому способствует задержка перепадов D относительно CLK, аналогичная задержке перепадов Q.
Длина параллельных цепей, распространяющих активный (положительный) перепад CLK, не превышает 2-х каскадов (+ выходной инвертор).
В состоянии CLK=1 динамическое хранение информации (в зависимости от D) осуществляется в первом и втором каскадах. Выход 4-го каскада (вход инвертора 7) активно подключается к шине питания или "земля".
Данный D-триггер выбран в качестве прототипа заявленной полезной модели.
Недостаток D-триггера прототипа связан с тем, что положительный перепад на входе D отрицательно воздействует (с задержкой) на состояние 4-го каскада (Р4, N5, N6), уже установленного на значение Q=0: отпирает транзистор N5. В результате оказываются открытыми все транзисторы (Р4, N5, N6) выходного каскада в условиях формирования высокого уровня напряжения - доминация транзистора Р4.
Доминация p-канального транзистора в цифровых каскадах со сквозным током (с учетом современной интегральной технологии) требует увеличения занимаемой им площади или ведет к понижению его быстродействия.
Техническим результатом заявленной полезной модели является создание динамического D-триггера с малой занимаемой площадью и с увеличенным быстродействием, за счет работы выходного каскада, состоящего из четвертого p-канального транзистора и пятого и шестого n-канальных транзисторов, без "сквозного" тока.
В варианте выполнения заявленного D-триггера с инверсным выходом nQ: (Фиг. 4), наличие инверсного выхода не понижает быстродействие триггера, так как не требует дополнительного инвертирующего каскада.
В двух первых каскадах (транзисторы Р1, N1 и Р2, N2) доминируют n-канальные транзисторы N1 и N2.
Динамическое хранение выполняется в каждом каскаде. Выходной каскад (транзисторы Р4, N5, N6) работает без сквозного тока.
Поставленный технический результат достигнут путем создания динамического D-триггера, содержащего четыре p-канальных транзистора, шесть n-канальных транзисторов и инвертор, причем затворы первого и второго p-канальных транзисторов подключены к входу синхронизации D-триггера, затвор первого n-канального транзистора является информационным входом D-триггера, выход инвертора является инверсным информационным выходом D-триггера, истоки всех p-канальных транзисторов подключены к шине питания D-тригтера, истоки первого, четвертого и шестого n-канальных транзисторов подключены к шине "земля" D-триггера, сток первого p-канального транзистора, а также затвор второго n-канального транзистора подключены к стоку первого n-канального транзистора, сток второго p-канального транзистора соединен со стоком второго n-канального транзистора, стоки четвертого p-канального транзистора и пятого n-канального транзистора подключены к входу инвертора, исток пятого n-канального транзистора соединен со стоком шестого n-канального транзистора, отличающегося тем, что затворы третьего p-канального, четвертого n-канального и пятого n-канального транзисторов подключены к входу синхронизации D-триггера, исток второго n-канального транзистора подключен к шине "земля" D-триггера, сток второго n-канального транзистора соединен с затвором третьего n-канального транзистора, сток третьего и затвор четвертого p-канальных транзисторов подключены к стоку третьего n-канального транзистора, исток которого соединен со стоком четвертого n-канального транзистора, затвор шестого n-канального транзистора подключен к стоку первого n-канального транзистора.
Для лучшего понимания заявленной полезной модели далее приводится ее подробное описание с соответствующими графическими материалами.
Фиг. 1. Динамический D-триггер, выполненный согласно первому аналогу [1].
Фиг. 2. Динамический D-триггер, выполненный согласно второму аналогу [2].
Фиг. 3. Динамический D-триггер, выполненный согласно прототипу [3].
Фиг. 4. Динамический D-триггер с инверсным выходом nQ, выполненный согласно полезной модели.
Элементы:
P1-Р4 - p-канальные транзисторы;
N1-N6 - n-канальные транзисторы;
7 - инвертор.
Рассмотрим вариант выполнения заявленного динамического D-триггера с инверсным выходом nQ (Фиг. 4). Динамический D-триггер содержит четыре p-канальных транзистора P1-Р4, шесть n-канальных транзисторов N1-N6 и инвертор 7. Затворы первого и второго p-канальных транзисторов P1, Р2 подключены к входу синхронизации D-триггера. Затвор первого n-канального транзистора N1 является информационным входом D-триггера. Выход инвертора 7 является инверсным информационным выходом D-триггера. Истоки всех p-канальных транзисторов Р1-Р4 подключены к шине питания D-триггера. Истоки первого, четвертого и шестого n-канальных транзисторов N1, N4, N6 подключены к шине "земля" D-триггера. Сток первого p-канального транзистора Р1, а также затвор второго n-канального транзистора N2 подключены к стоку первого n-канального транзистора N1. Сток второго p-канального транзистора Р2 соединен со стоком второго n-канального транзистора N2. Стоки четвертого p-канального транзистора Р4 и пятого n-канального транзистора N5 подключены к входу инвертора 7. Исток пятого n-канального транзистора N5 соединен со стоком шестого n-канального транзистора N6. Затворы третьего p-канального, четвертого n-канального и пятого n-канального транзисторов Р3, N4, N5 подключены к входу синхронизации D-триггера. Исток второго n-канального транзистора N2 подключен к шине "земля" D-триггера. Сток второго n-канального транзистора N2 соединен с затвором третьего n-канального транзистора N3. Сток третьего и затвор четвертого p-канальных транзисторов Р3, Р4 подключены к стоку третьего n-канального транзистора N3. Исток третьего n-канального транзистора N3 соединен со стоком четвертого n-канального транзистора N4. Затвор шестого n-канального транзистора N6 подключен к стоку первого n-канального транзистора N1.
В приведенных триггерных схемах не допустимо менять местами последовательно соединенные n-канальные транзисторы: возникают эффекты перераспределения заряда при замыкании "подвешенных" узлов, влекущие искажение передаваемого напряжения.
Замена входного n-канального транзистора D на входную логическую группу n-канальных транзисторов D1, D2 … обеспечивает логическое расширение функции D-триггера (это относится и к прототипу). Например, последовательное соединение транзисторов - встроенная входная функция И, параллельное соединение - ИЛИ, и т.п.В варианте типа ab+cd обнаруживаются возможности реализации D-триггера с входным мультиплексором.
Хотя описанный выше вариант выполнения полезной модели был изложен с целью иллюстрации настоящей полезной модели, специалистам ясно, что возможны разные модификации, добавления и замены, не выходящие из объема и смысла настоящей полезной модели, раскрытой в прилагаемой формуле полезной модели.
Литература
1. Патент США US 6,737,900 В1, 2004 г.
2. Патент США US 6,060,927, 2000 г.
3. Yang C.-Y., Dehng G.-K, Hsu J.-M, Liu S.-I. New Dynamic Flip-Flops for High-Speed Dual-Modulus Prescaler // IEEE J. Solid-State Circuits. - 1998. - Vol. 33. - №10. - PP. 1568-1571.
Claims (1)
- Динамический D-триггер, содержащий четыре р-канальных транзистора, шесть n-канальных транзисторов и инвертор, причем затворы первого и второго р-канальных транзисторов подключены к входу синхронизации D-триггера, затвор первого n-канального транзистора является информационным входом D-триггера, выход инвертора является инверсным информационным выходом D-триггера, истоки всех р-канальных транзисторов подключены к шине питания D-триггера, истоки первого, четвертого и шестого n-канальных транзисторов подключены к шине "земля" D-триггера, сток первого р-канального транзистора, а также затвор второго n-канального транзистора подключены к стоку первого n-канального транзистора, сток второго р-канального транзистора соединен со стоком второго n-канального транзистора, стоки четвертого р-канального транзистора и пятого n-канального транзистора подключены к входу инвертора, исток пятого n-канального транзистора соединен со стоком шестого n-канального транзистора, отличающийся тем, что затворы третьего р-канального, четвертого n-канального и пятого n-канального транзисторов подключены к входу синхронизации D-триггера, исток второго n-канального транзистора подключен к шине "земля" D-триггера, сток второго n-канального транзистора соединен с затвором третьего n-канального транзистора, сток третьего и затвор четвертого р-канальных транзисторов подключены к стоку третьего n-канального транзистора, исток которого соединен со стоком четвертого n-канального транзистора, затвор шестого n-канального транзистора подключен к стоку первого n-канального транзистора.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2018123467U RU182852U1 (ru) | 2018-06-28 | 2018-06-28 | Динамический d-триггер |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2018123467U RU182852U1 (ru) | 2018-06-28 | 2018-06-28 | Динамический d-триггер |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2018111875U Division RU182981U1 (ru) | 2018-04-03 | 2018-04-03 | Динамический d-триггер |
Publications (1)
Publication Number | Publication Date |
---|---|
RU182852U1 true RU182852U1 (ru) | 2018-09-04 |
Family
ID=63467628
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2018123467U RU182852U1 (ru) | 2018-06-28 | 2018-06-28 | Динамический d-триггер |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU182852U1 (ru) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SU1624532A1 (ru) * | 1989-01-16 | 1991-01-30 | Предприятие П/Я Г-4677 | Д-триггер |
US6060927A (en) * | 1997-11-19 | 2000-05-09 | Lg Semicon Co., Ltd. | High-speed D flip-flop |
US6737900B1 (en) * | 2002-04-11 | 2004-05-18 | Peregrine Semiconductor Corporation | Silicon-on-insulator dynamic d-type flip-flop (DFF) circuits |
US7489174B2 (en) * | 2006-03-02 | 2009-02-10 | Sony Corporation | Dynamic flip-flop circuit |
-
2018
- 2018-06-28 RU RU2018123467U patent/RU182852U1/ru active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SU1624532A1 (ru) * | 1989-01-16 | 1991-01-30 | Предприятие П/Я Г-4677 | Д-триггер |
US6060927A (en) * | 1997-11-19 | 2000-05-09 | Lg Semicon Co., Ltd. | High-speed D flip-flop |
US6737900B1 (en) * | 2002-04-11 | 2004-05-18 | Peregrine Semiconductor Corporation | Silicon-on-insulator dynamic d-type flip-flop (DFF) circuits |
US7489174B2 (en) * | 2006-03-02 | 2009-02-10 | Sony Corporation | Dynamic flip-flop circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9350327B2 (en) | Flip-flops with low clock power | |
US10505523B2 (en) | Flip-flop | |
US9306553B2 (en) | Voltage level shifter with a low-latency voltage boost circuit | |
US7456669B2 (en) | Semiconductor integrated circuit device | |
JP2000261312A (ja) | 論理判定回路 | |
JPS5845214B2 (ja) | ブンシユウカイロ | |
JPH0210853A (ja) | Cmos/nmos集積回路 | |
US20080012619A1 (en) | Master-Slave Flip-Flop, Trigger Flip-Flop and Counter | |
US6100730A (en) | Prescaler system circuits | |
RU182981U1 (ru) | Динамический d-триггер | |
US9755618B1 (en) | Low-area low clock-power flip-flop | |
JPH0324815A (ja) | 雑音除去回路 | |
RU182852U1 (ru) | Динамический d-триггер | |
RU2679220C1 (ru) | Динамический d-триггер | |
US6154077A (en) | Bistable flip-flop | |
JP3513376B2 (ja) | フリップフロップ回路 | |
US20190028091A1 (en) | Clock Gating Circuit | |
JPH0683065B2 (ja) | 分周回路 | |
Rafati et al. | Low-power data-driven dynamic logic (D/sup 3/L)[CMOS devices] | |
EP0567716A1 (en) | Static edgetriggered D flip-flop with a low power consumption | |
US7990180B2 (en) | Fast dynamic register | |
US8604854B1 (en) | Pseudo single-phase flip-flop (PSP-FF) | |
Anoop et al. | High performance sense amplifier based flip flop for driver applications | |
US6307416B1 (en) | Integrated circuit for producing two output clock signals at levels which do not overlap in time | |
JPS63260316A (ja) | 発振回路 |