RU1809541C - Устройство кодировани -декодировани числовых последовательностей - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в цифровых ЭВМ, устройствах обмена информацией и в системах передачи данных. Целью изобретени   вл етс  повышение быстродействи  и сокращение аппаратурных затрат. Устройство содержит шесть блоков пам ти, сумматор, блок сравнени , семь элементов И, четыре элемента задержки, три счетчика, три дешифратора, два элемента НЕ, четыре элемента ИЛИ, элемент ИЛИ- НЕ, два регистра. 1 ил.

Description

Изобретение относитс  к вычислительной технике и предназначено дл  применени  в цифровых вычислительных машинах, их пам ти, устройствах обмена информации, в устройствах шумопонижени  цифровой зву- ко-, видеозаписи и воспроизведени .

Целью изобретени   вл етс  повышение быстродействи  и снижение аппаратурных затрат.

Устройство кодировани -декодировани  числовых последовательностей реализует код условных вычетов (В У-кодов), использование которого заключаетс  в следующем.

Информационна  часть кода числа, представленна  в любой системе счислени , в том числе двоичной или в любом коде в виде набора цифр, сопровождаетс , как и при известных способах контрол  по модулю , контрольным признаком, процесс формировани  которого, т.е. кодировани , заключаетс  в следующем.

Исходный код условно разбиваетс  на определенное число S-разр дных групп, кажда  из которых условно рассматриваетс  как остаток от делени  некоторого числа А на набор взаимно простых оснований Р1,р2...рп. Таким образом, исходный код, например , двоичное число Ai представл етс  в виде условного числа А ;

,«2 ,..,«п

и условно считаетс  числом в системе остаточных классов, где а - остаток от делени  условного числа А , двоичный код которого соответствует исходному числу А, на набор условных оснований (). Известно, что если имеетс  остаток от делени  числа А на контрольный модуль рк, причем

Рк рпрп-1,

где pn(pn-i) наибольшие из условных оснований из их совокупности, то возможно обнаружение и исправление ошибок любой кратности в одном из остатков Xj представлени  числа А 1. Исправление может осуществл тьс  по формуле

{«i - Д«| }pj ,(1)

где знак {Х}у - означает вычисление остатка от делени  величины X на у;

(/

С

с о ч ел

4

cfincn - исправленный остаток по основанию:

а - остаток по основанию pi. в котором произошло искажение;

Д«; - величина ошибки. В свою очередь Да, определ етс  из выражени 

.(2)

A«i {{ L-Pi }p{|; )Pi}Pi

где р - диапазон представлени  чисел в системе остаточных классов с заданными основани ми pi ( ,п)

Р Рк II. Pi,

L- величина,определ ема  по формуле

п + 1

L- ,S,

а т рГ

(3)

знак Х означает вычисление дробной части величины X:

mi - весовой коэффициент, вычисл емый по формуле/

mr )

Ш

Таким образом, выражение (1) дл  получени  (истинного) скорректированного значени  в 1-й группе а может быть получено , как, а {«i - А «ГУ pi

{«-{ Lpi {|: }pi }pi} Pi.(5)

Выражение (5) может быть использовано дл  исправлени  ошибки в любой группе, в том числе и по контрольному основанию. Отсюда легко вытекает алгоритм вычислени  контрольного признака Ok. Дл  этого достаточно вначале задать в качестве контрольного признака Ok любое число, например ОкЮ. Использу  выражение (5) дл  исправлени  ошибки в контрольном основании , получим

ДгА}рк {Рк-{П-рк {- }Рк}рк}р.к.(6)

Таким образом выражение (6) определ ет алгоритм формировани  контрольного признака дл  информационной части кода числа, который и используетс  при кодировании .

Так как значени  а и о& в выражени х (5, 6)  вл ютс  функци ми двух переменных ( а, Дед), то операци  вычислени  значе- ний а и «k может быть табулирована, а соответствующа  таблица может быть защита или записана в .посто нно запоминающее устройство.

Дл  определени  места и величины ошибки, т.е. номера искаженной группы и

значени  Arti в выражении (5), следует рассматривать систему неравенств

Lpi

Pi

Pk

(7)

дл  всех i от 1 до п. То значение i, дл  которого это неравенство справедливо,  вл етс  номером искаженной группы.

При этом величина ошибки Да; определ етс  из выражени 

AaruLpiH }pi}pi.

(8)

15

20

25

30

35

40

45

50

55

Видно, что выражени  (7, 8)  вл ютс  функцией одной переменной L. Следовательно , можно рассчитать и зашить в посто нное запоминающее устройство таблицу, из которой по величине L можно сосчитать как номер искаженной группы i, так и величину ошибки Acfj.

Использование табличного способа расчета величин Дед, I по величине L и величине а по величинам а , Aai , i позвол ет снизить аппаратурные затраты и повысить скорость выполнени  операций в выражени х (5-8).

В описанном виде ВУ-(сод позвол ет обнаруживать и исправл ть пакеты ошибок длительностью до S двоичных символов, размещенных в пределах одной из групп Си, т.е. в некоторых фиксированных разр дах числовой последовательности. Дл  обнаружени  плавающих пакетов ошибок можно использовать условное перемеже- .ние информации глубиной А, при котором группы исходной числовой последовательности с номерами 1, Я+1,2 Я +1,... относ тс  к первому подслову, с номерами 2, Я+2,2 Я+2,,.. - ко второму подслову и т.д., Я , Я + Я,2 Я + +Я,.,. - к Я -му подслову. Дл  каждого из таких подслов можно получить свой контрольный признак Ok. Все Я контрольных признаков сопровождают исходный информационный блок (числовую последовательность). При контроле, использу  выражени  (5-8) применительно к тем же подсловам, получим возможность исправл ть Я независимых ошибок кратностью от 1 до S или ( Я-1) (5+1)-разр дный пакет ошибок.

На чертеже представлена схема предлагаемого устройства.

Устройство содержит информационный вход 1, вход 2 синхронизации, вход 3 управлени  режимом работы, первый - шестой блоки 4, 5, 6, 7, 8, 9 пам ти, сумматор 10, блок 11 сравнени , первый - седьмой элементы И 12, 13, 14,27,28,30,31, первый- четвертый элементы 15, 16,17,20 задержки, первый-третий счетчики 18, 21, 23, первый: третий дешифраторы 19, 22, 24, первый и второй элементы НЕ 25, 26. первый- огвертый элементы ИЛИ 29. 33, 37, 38, элемент ИЛИ-НЕ 32, первый и второй регистры 34, 35, выход 36 устройства, вход начальной установки 39.

Первый, четвертый и шестой блоки пам ти 4, 7, 9 - посто нные запоминающие устройства, предназначенные дл  хранени  и последующей выборки из них необходимых констант. Адрес каждой константы определ етс  кодом, поступающим на первые входы блоков пам ти, а режим чтени  (выборки ) - сигналами, поступающими на их вторые входы.

Первый блок 4 пам ти предназначен дл  табличного расчета величины

.где $ ™ - Поскольку $ константа , то дл  получени  требуемой величины в каждую  чейку блока пам ти с адресом а заблаговременно заноситс  произведение a.ft . При этом код адреса, подаваемый на первый вход, формируетс  r-разр дными кодами, содержащимис  в выходных шинах первого регистра 34 (а) и d-разр дными кодами третьего счетчика 23 (i), Емкость первого блока 4 пам ти составл ет 2е  чеек, где C r+ log2n +1, а разр дность хранимых констант r log2pi +t.

Четвертый блок 7 пам ти предназначен дл  табличного расчета места и величины ошибки Дай j (т.е. Да) по величине L. С этой целью в каждую из  чеек с адресом L записываютс  вычисленные заранее значени  Да и J. Емкость четвертого блока пам ти 2Г, а разр дность С. Код адреса (L), подаваемый на его первый вход, поступает с выхода сумматора 10. Считываемый из каждой  чейки код содержит г-разр дное значение величины ошибки Да и d-разр д- ное, где d log2n +1, значение номера искаженной группы ().

Шестой блок 9 пам ти предназначен дл  табличной коррекции кодов групп oi, поступающих с выхода второго блока 5 пам ти , на величину Да, поступающую с выхода п того блока 8 пам ти, совместно с номером j по C-разр дной шине, при наличии разрешени  этой коррекции, поступающего с выхода второго элемента ИЛИ 33, Все эти величины поступают на первые входы блока 9 пам ти, образу  (С+г+1)-разр д- ный адрес: г разр дов - а, г разр дов - Aaj, d-разр дов j; 1 разр д - разрешение. Код разрешени  коррекции, подаваемый по одному из адресных разр дов, обеспечивает выбор нужной части таблицы, записанной в блоке 9 пам ти. При разрешении коррекции код соответствует, например, единичному уровню, что обеспечивает вы0

5

0

5

0

5

0

5

0

5

бор корректирующей части таблицы, где о каждой из  чеек с адресом, определ емым кодом ai , Даь j. 1, записано значение {п + +Aaj}pj. При отсутствии разрешени  код разрешени  соответствует, например, нулевому уровню; обеспечиваетс  выбор той части та.блицы, где в каждой из  чеек с адресом, определ емым кодом a , Да , j, О, записано значение a . Разр дность хранимых кодов г.

Второй, третий и п тый блоки пам ти 5, 6, 8 - оперативные запоминающие устройства , предназначенные дл  записи, хранени  и последующего считывани  величин, подаваемых на их первые, информационные входы. Адреса  чеек пам ти определ ютс  кодами, поступающими на вторые, адресные входы, а режим чтение-запись -. сигналами, поступающие на третьи входы Чтение или на четвертые входы Запись.

Второй блок 5 пам ти обеспечивает временное хранение кодов г-разр дных групп а, поступающих с выхода первого регистра 34, в  чейках по +т)-разр дному адресу, где d - разр дность номер группы I, а f - разр дность номера подслова.

Третий блок б пам ти предназначен дл  временного хранени  r-разр дных кодов величин a , записываемых в его  чейки по f-разр дному номеру подслое. Этот блок б пам ти совместно с сумматором 10 образует А-канальный накапливающий сумматор. Это обеспечиваетс  тем, что на входы сумматора в k-том такте суммировани  одновременно поступают считанные из первого и третьего блоков 4, 6 пам ти величина и результат предыдущего суммироваk-1 .

ни  Т соответственно и после обра-

к-1 зовани  суммы Ok/3k +. результат

суммировани  вновь записываетс  в третий блок б пам ти в  чейку с f-разр дным номером k-ro подслова. При этом сигнал записи на четвертом входе третьего блока 8 задерживаетс  относительно сигнала чтени  на его же третьем входе первым элементом задержки 15 на врем  выборки слагаемых из первого и третьего блоков 4, 6 пам ти.

П тый блок 8 пам ти предназначен дл  временного хранени  C-разр дных кодов, в которых содержитс  k-разр дное значение величины ошибки Да и d-разр дное значение места этой ошибки. Эти С-разр дные коды записываютс  с выходов четвертого блока 7 пам ти в  чейки с f-разр дными номерами подслое. Сигнал записи, поступающий на четвертый вход п того блока 8 пам ти , задерживаетс  относительно сигнала чтени , поступающего на второй вход четвертого блока 7 пам ти, на врем  выборки информации в четвертом блоке 7 пам ти четвертым элементом 20 задержки.

Блок 11 сравнени  обеспечивает сравнение d-разр дных кодов, поступающих на его первый и второй входы, номера искаженной группы с выхода п того блока 8 пам ти и текущего номера искаженной группы с выхода п того блока 8 пам ти и текущего номера группы с выхода третьего счетчика 23 соответственно. При равенстве этих кодов на выходе блока 11 сравнени  формируетс  сигнал, разрешающий прохождение сигналов через первый элемент И 12.

Первый-четвертый элементы 15, 16, 17, 20 задержки обеспечивают запаздывание своих выходных сигналов относительно входных на врем  выборки информации в четвертом блоке 7 пам ти - четвертый, в п том блоке 8 пам ти - второй, в шестом блоке 9 пам ти - третий и в первом блоке 4 пам ти - первый элементы 20, 16, 17, 15 соответственно.

Первые счетчики 18 и дешифратор 19 совместно с четвертым, п тым элементами И 27, 28 и первым элементом ИЛИ 29 образуют счетчик с измен емым (S или г) модулем счета и обеспечивают выборку двух сигналов управлени . Изменением модул  счета управл ет третий дешифратор 24 сигналом со своего второго выхода через четвертый элемент И 27 или через второй элемент НЕ 26 и п тый элемент И 28, В первом случае формируетс  сигнал принудительной установки первого счетчика 18 в нулевое состо ние после приема r-го синхросигнала , когда на втором выходе первого дешифратора 19, соответствующем г-тому состо нию счетчика, сформируетс  разрешающий сигнал. При этом на втором выходе третьего дешифратора 24 должен по витьс  разрешающий сигнал, свидетельствующий о том, что третий счетчик 23 находитс  в п-м состо нии, т.е. о том, что устройство обрабатывает г-разр дные n-ные контрольные признаки в каждом подслове. Во всех остальных случа х, т,е. когда устройство обрабатывает все остальные S-разр дные информационные группы,на втором выходе третьего дешифратора 24 существует запрещающий сигнал, который после инверсии во втором элементе НЕ 26 разрешает принудительную установку первого счетчика 18 в нулевое состо ние после приема S-ro синхросигнала , когда на третьем выходе первого дешифратора 19 по витс  разрешающий сигнал, соответствующий этому S-тому состо нию первого счетчика 18. Первый сигнал управлени  снимаетс  с первого выхода первого дешифратора 19, соответствующего первому состо нию первого счетчика 18. и обеспечивает чтение информации со второго и п того блоков 5, 8 пам ти непосредственно и с шестого блока 9 пам ти через второй элемент 16 задержки. Второй сигнал управлени  снимаетс  с выхода первого элемента ИЛИ 29 после приема S-го или г-го

синхросигналов и обеспечивает установку первого счетчика 18 в нулевое состо ние, чтение из первого во второй блоки 4, 5 пам ти - непосредственно, чтение или запись в третий, четвертый и п тый блоки пам ти 6,

7, 8 через четвертый, первый элементы задержки 20, 15 и третий элемент И 14.

По входу начальной установки обеспечиваетс  первична , после включени  устройства , установка в нулевое состо ние

первого и третьего счетчиков 18, 23 через первый и четвертый элементы ИЛИ 29, 38, в нулевое, а затем первое состо ние второго счетчика 21 через третий элемент ИЛИ 37, первый элемент ИЛИ 29 и и четвертый элемент задержки 15.

Вторые счетчик 21 и дешифратор 22 совместно с шестым элементом И 30 и третьим элементом ИЛИ 37 обеспечивают подсчет числа обработанных подслов (от 1 до Я ),

выработку номера обрабатываемого под- слова и одного управл ющего сигнала. Счет до А обеспечиваетс  принудительной установкой в нулевое состо ние второго счетчика 21 подачей на его вход установки в нуль (R),

сигнала, который формируетс , если на выходе второго дешифратора 22 по витс  сигнал , соответствующий А -му состо нию второго счетчика, после приема устройством очередной S- или r-разр дной группы по второму разрешающему сигналу с предыдущей пары - первых счетчиков 18 и дешифратора 19, снимаемому с выхода первого элемента ИЛИ 29, Номер обрабатываемого подслова снимаетс  по f разр дной шине ( А +1) с выходов второго счетчика 21. Управл ющий сигнал снимаетс  с выхода второго дешифратора 22 и обеспечивает установку в нулевое состо ние второго счетчика 21 через шестой элемент И

30 и третий элемент ИЛИ 37, установку в очередное состо ние третьего счетчика 23 непосредственно и в нулевое состо ние этого же счетчика через седьмой элемент И 31 и четвертый элемент ИЛИ 38.

Третий счетчик 23 и дешифратор 24 совместно с седьмым элементом И 31 и чет- ве ртым элементом ИЛИ 38 обеспечивают подсчет числа прин тых в устройство S или п разр дных групп (от 1 до п), выработку

кода номера обрабатываемой группы и двух управл ющих сигналов, Счет до п обеспечиваетс  принудительной установкой в нулевое состо ние третьего счетчика 23, если на выходе третьего дешифратора 24, соответ- ствующем n-ному состо нию третьего счетчика, по витс  разрешающий сигнал и после выработки разрешающего сигнала с предыдущей пары - вторых счетчика 21 и дешифратора 22. Этим самым обеспечива- етс  формирование на входе установки в нулевое состо ние (R) через седьмой элемент И 31 и четвертый элемент ИЛИ 38 соответствующего сигнала. Первый управл ющий сигнал снимаетс  с первого выхода третьего дешифратора 24, соответствующего первому состо нию третьего счетчика 23, и обеспечивает запрет чтени  информации из третьего блока 6 пам ти через первый элемент НЕ 25 и второй элемент И 13 на врем  приема устройством информации первых групп всех подслов. Второй управл ющий сигнал снимаетс  со второго выхода третьего дешифратора 24, соответствующего n-ному состо нию треть- его счетчика 23, и обеспечивает изменение модул  счета в счетчике первой пары - первые счетчик 18 и дешифратор 19, а также фомирование контрольного признака в режиме кодер за счет выдачи через второй элемент НЕ 26, элемент ИЛИ-НЕ 32 и второй элемент ИЛИ 23 сигнала выборки корректирующей части таблицы в шестом блоке 9 пам ти. Код номера обрабатываемой группы снимаетс  с выходов третьего счетчика 23.

Первый регистр 34 обеспечивает поразр дный прием, сдвиг и временное хранение информации, поступающей на его первый вход с информационного входа 1 устройст- ва. Прием и сдвиг осуществл етс  при поступлении на его второй вход Сдвиг соответствующих сигналов, синхронизированных с информационной последовательностью . Емкость регистра - г двоичных разр дов. Выходна  информаци  первого регистра 34 по r-разр дной шине поступает на первые входы первого и второго блоков пам ти 4,5. За счет этого осуществл етс  пре- образование входной информации, представленной в последовательном коде, в последовательность S- или г-разр дных групп, представленных в параллельном коде . .

Второй регистр 35 обеспечивает парал- лельный прием r-разр дных групп, поступающих на первый вход при наличии на его втором входе разрешающего сигнала Запись , и поразр дную выдачу информации со своего старшего разр да на выход устройства 36 при поступлении на третий вход второго регистра 35 Сдвиг соответствующих синхросигналов. За счет этого осуществл етс  преобразование информации, представленной в параллельном входе, в последовательный код.

Устройство работает следующим образом . В исходном состо нии первый и третий счетчики 18, 23 обнулены, во втором счетчике 21 записан код, соответствующий двоичной единице. Эти состо ни  счетчиков соответствуют приему устройством первой S-разр дной группы информации. Во втором блоке 5 пам ти записан предыдущий информационный блок, т.е. n A S-разр д- ных и А r-разр дных групп. В п том блоке 8 пам ти записана информаци  о величинах и местах искажений в предыдущем инфор мационном блоке, если они были обнаруже- ны в предыдущем такте обработки. Исходный состав информации, записанной в третьем блоке 6 пам ти, безразличен. На третий вход подаетс  сигнал, определ ющий режим работы устройства: декодер, если этот сигнал соответствует единичному уровню и кодер, если уровень сигнала нулевой . В режиме декодер на вход 1 устройства поступает в последовательном коде блок, содержащий п А информационных S- разр дных и, следующих за нимиД контрольных r-разр дных групп. Одновременно с каждым единичным или нулевым сигналом на вход 1 на вход 2 синхронизации поступают синхросигналы единичного уровн . Каждый синхросигнал обеспечивает перевод в очередное состо ние первого счетчика 18, , сдвиг на один разр д содержимого первого и второго регистров 34, 35 и запись очередного информационного сигнала в первый регистр 34 с информационного входа 1.

При переходе первых счетчика 18 и дешифратора 19 в первое состо ние на первом выходе первого дешифратора 19 формируетс  первый управл ющий сигнал, который поступает на третьи входы Чтение второго и п того блоков 5, 8 пам ти, обеспечива  считывание с них информации. При этом со второго блока 5 пам ти считываетс  очередна  (первый раз - перва ) г- разр дна  группа предыдущего информационного блока, котора  поступает на первый вход шестого блока 9 пам ти. .Одновременно с п того блока 8 пам ти считываетс  информаци  о величине и месте искажений в предыдущем ийформационном блоке. Считывание информации из второго блока 5 пам ти осуществл етс  по адресу, который представл ет собой совокупность Ходов номеров подслов разр дов со второго

счетчика 21 и обрабатываемой группы d- разр дов с третьего счетчика 23, а из п того блока 8 пам ти - по адресу, образуемому кодом номера подслова со второго счетчика 21. Код места ошибки (d разр дов) с выхода п того блока 8 пам ти поступает на блок 11 сравнени , где сравниваетс  с d-рэзр дным кодом номера обрабатываемой группы. Если коды эквивалентны, что свидетельствует о наличии ошибки в группе с таким номером , то на выходе блока 11 сравнени  формируетс  разрешающий сигнал, который в режиме декодер через первый элемент И 12 и второй элемент ИЛИ 33 поступает на вход шестого блока 9 пам ти, обеспечива  выбор корректирующей части таблицы. Сигнал Чтение, поступающий на второй вход блока 9 пам ти, задержан вторым элементом 16 задержки относительно сигналов Чтение из второго и п того блока 5, 8 на врем  выборки в них информации, По этому сигналу из  чейки шестого блока 9 пам ти с адресом, код которого образован совокупностью кодов а со второго блока 5 пам ти, Да и j - с п того блока пам ти, 1 -. со второго элемента ИЛИ 33, считываетс  величина

а {а - Да J}PJ „

котора  поступает на второй регистр 35 и записываетс  в него по сигналу Запись, задержанному относительно сигнала Чтение в шестом блоке 9 пам ти на врем  этого чтени , третьим элементом 17 задержки .

Если на выходе блока 11 сравнени  сигнал имеет нулевой уровень, что свидетельствует об отсутствии ошибки в группе с данным номером, то чтение из шестого блока 9 пам ти осуществл етс  с  чейки с адресом ( а, Да , J, 0) из некорректирующей части таблицы. При этом на второй регистр 35 поступает величина а, считанна  из второго блока 5 пам ти, без изменени  в шестом блоке 9 пам ти. .

Таким образом, после приема первого синхроимпульса во второй регистр 35 будет записан код очередной скорректированной группы предыдущего информационного блока.

После приема S-ro синхросигнала в первом регистре 34 будет записано S информа- циониых символов очередной группы текущего информационного блока, а на вы- ход устройства - выданы (S-1) информационных символапредыдущего информационного блока. Если эта группа неконтрольна  (состо ние третьих счетчика 23 и дешифратора 24 отлично от п), то с помощью второго элемента НЕ 26 и п того элемента И 28 сигналом с третьего выхода

первого дешифратора 19 формируетс  второй управл ющий сигнал, который снимаетс  с выхода первого элемента ИЛИ 29. Этим сигналом обнул етс  первый счетчик 18 и

обеспечиваетс  чтение информации из первого блока 4 пам ти и, если обрабатываема  группа не перва , из третьего блока 6 пам ти . Дл  первого блока 4 пам ти адрес читаемой  чейки формируетс  совокупностью

0 r-разр дного кода прин той информационной группы с выхода первого регистра 34 и d-разр дного номера этой группы с выхода третьего счетчика 23. При этом из каждой  чейки с указанным адресом считываетс 

5 величина aimi/pi, где Oj - r-разр дный код прин той информационной группы. Дл  третьего блока б пам ти адрес читаемой  чейки определ етс  f-разр дным кодом номера подслова, снимаемым со второго счет0 чика 21. В каждой  чейке с указанным адресом хранитс  накопленное в предыдуk-1 щих тактах значение суммы Ј aimi/pi, где

1- 1,

5 k номер текущего такта. На первом такте () значение накопленной суммы должно быть сн то равным нулю. Дл  этого с использованием второго элемента И 13 воспрещаетс  чтение из третьего блока 0 пам ти. Коды с выходов первого и третьего блоков 4, 6 пам ти суммируютс  в сумматор 10, образу  очередное, к-тое значение наk-1

копленной суммы Ј a imi/pi, которое за-

писываетс  в третий блок 6 пам ти в  чейку с тем же номером по сигналу Запись, задержанному первым элементом 15 задержки на врем  чтени  из первого и третьего блоков 4, 6 пам ти. Этим же сигналом, вторые счетчик 21 и дешифратор 22 перевод тс  в очередное состо ние. При этом измен етс  f разр дный код адреса первого , третьего и п того блоков пам ти 6, 4, 8.

Описанные операции повтор ютс  Я

раз до приема всех групп, имеющих одинаковые номера, во всех А подсловах. После приема очередной группы последнего Я -го

подслова сигналом с выхода второго дешифратора 22 через шестой элемент И 30 и третий элемент ИЛИ 37 обнул етс  второй счетчик 21 и устанавливаетс  в очередное состо ние третий счетчик 23 и дешифратор

5 24, При этом, если очередное состо ние не первое и не n-ное, то через первый элемент НЕ 25 снимаетс  запрет на чтение накопленных сумм из третьего блока 6 пам ти за счет разрешени  прохождени  сигналов ,&- рез второй элемент И 13.

После приема А (п-1) групп информационного блока третьи счетчик 23 и дешиф- ратор 24 устанавливаютс  в п-ное состо ние. При этом сигналом со второго выхода третьего дешифратора, соответствующего его n-ному состо нию, измен етс  модуль счета первого счетчика 18 с S на г, т.к. открываетс  четвертый и запираетс  (через второй элемент НЕ 26) п тый элемент И 27, 28. Кроме того, разрешаетс  прохождение сигналов через третий элемент И 14. При этом в первом регистре 34 обеспечиваетс  прием, а во втором регистре 35 - выдача не S, a r очередных сигналов. Так как в этом такте завершаетс  формирование величины LJO после выполнени  сложени  в сумматоре 10 из четвертого блока 7 пам ти из  чейки с адресом, код которого равен L, по сигналу с третьего элемента И 14 считываетс  величина и место ошибки в прин том подслове текущего информационного блока . Эта информаци  записываетс  в п тый блок 8 пам ти в  чейку с адресом, код которой соответствует номеру прин того под- слова и снимаетс  со второго счетчика 21 (f-разр дов). После обработки последнего А-го подслова сигналом со второго дешифратора 22 через седьмой элемент И 31 и четвертый элемент ИЛИ 38 третьи счетчик 23 и дешифратор 24 устанавливаютс  в нулевое состо ние. Вторые счетчик 21 и дешифратор 22 этим же сигналом с выхода второго дешифратора 22, при наличии на выходе первого элемента ИЛИ 29 разрешающего сигнала.устанавливаютс  через шестой элемент И 30 и третий элемент ИЛИ 37 сначала в нулевое состо ние, а затем - через первый элемент 15 задержки - в единичное .

Устройство готово к приему очередного информационного блока.

Режим кодер отличаетс  от режима декодер тем, что нулевым уровнем сигнала со входа 3 управлени  режимом работы запрещаетс  передача сигналов с выхода блока 11 сравнени  через первый элемент И 12 и второй элемент ИЛИ 33 на первый вход шестого блока 9 пам ти. Но при этом разрешаетс  выдача второго управл ющего сигнала со второго выхода третьего дешифратора 24, т.е. сигнала соответствующего обработке в устройстве n-ных, контрольных групп, через второй элемент НЕ 26, элемент 1/1ЛИ-НЕ 32 и второй элемент ИЛИ 33 на первый вход шестого блока 9 пам ти. Этим самым обеспечиваетс  выдача на второй регистр 35 всех групп предыдущего кодируемого информационного блока, кроме контрольных, с выхода второго блока 5 через шестой блок.9 пам ти без изменени . И только при обработке контрольных групп осуществл етс  их исправление, т.е. осуществл етс  расчет контрольных приэка- 5 ков, которые затем выдаютс  на выход устройства. Дл  правильной работы устройства на его информационный вход 1 в режиме кодер необходимо в каждом информационном блоке подавать п Айн- 0 формационных S-разр дных групп и А г- разр дных групп, коды которых соответствуют r-разр дному коду нул .

Таким образом, цикл работы устройства равен A(nS+r) периодам поступлени  синх5 росигналов, в то врем  как у прототипа этот цикл в два раза больше. За счет этого пропускна  способность устройства, т.е. число кодирований-декодирований в единицу времени , повышаетс  в два раза.

0 Кроме того в предлагаемом устройстве используетс  на один блок пам ти 1 элемент задержки и 1 блок сравнени  больше чем в прототипе, но на 8 А регистров, А сумматоров, 1 триггер, А формировате5 лей, { А + 2) коммутаторов меныиз, чем в прототипе, за счет чего аппаратурные затраты существенно снижаютс .

Claims (1)

1. Формула изобретени  Устройство кодировани -декодирова0 ни  числовых последовательностей, содержащее первый регистр, выходы, которого соединены с первыми адресными входами первого блока пам ти, выходы которого подключены к первым входам сумматора,

   5 первый счетчик импульсов, выходы которого соединены с входами первого дешифратора , первый и второй выходы которого подключены к первым входам соответственно первого и второго элементов И, выходы

   0 которых соединены соответственно с первым и вторым входами первого элемента ИЛИ, выход которого соединен через первый элемент задержки со счетным входом второго счетчика импульсов, выходы кото5 рого соединены с входами второго дешифратора , выход которого соединен со счетным входом третьего счетчика импульсов , выходы которого соединены с входами третьего дешифратора и вторыми адресны0 ми входами первого блока пам ти, первые адресные входы второго блока пам ти обь- единены с адресными входами третьего блока пам ти, первые выходы третьего блока пам ти соединены с первыми входами

   5 блока сравнени , первый элемент НЕ, вход которого объединен с вторым входом первого элемента И, выход первого элемента НЕ соединен с вторым входом второго элемента И, третий элемент И, выход которого соединен с первым входом второго элемента ИЛИ, четвертый элемент И, выход которого соединен с первым входом третьего элемента ИЛИ, второй элемент НЕ, выход которого соединен с первым входом п того элемента И, шестой элемент И, выход которого соединен с первым входом четвертого элемента ИЛИ, второй регистр, второй и третий элементы задержки, четвертый блок пам ти, седьмой элемент И, отличающеес  тем, что, с целью повышени  быстродействи  и снижени  аппаратурных затрат, в него введены п тый и шестой блоки пам ти, элемент ИЛИ-НЕ и четвертый элемент задержки , информационный вход первого регистра  вл етс  информационным входом устройства , входы сдвига информации первого, второго регистров и счетный вход первого счетчика импульсов объединены и  вл ютс  входом синхронизации устройства, информационные входы второго блока пам ти подключены к соответствующим выходам первого регистра, выходы второго блока пам ти соединены с первыми адресными входами шестого блока пам ти, выходы которого соединены с информационными входами второго регистра, третий выход первого дешифратора соединен с входами Чтение второго, третьего блоков пам ти и через третий элемент задержки с входом Чтение шестого блока пам ти и входом второго элемента задержки, выход которого соединен с входом Запись второго регистра , выход которого  вл етс  выходом устройства , вход Чтение первого блока пам ти, входы Запись второго блока пам ти , второй вход п того элемента И, первый вход четвертого элемента И и вход сброса первого счетчика объединены и подключены к выходу первого элемента ИЛИ, выход третьего элемента ИЛИ соединен с входом сброса второго счетчика импульсов, третий вход первого элемента ИЛИ, вторые входы третьего и четвертого элементов ИЛИ объединены и  вл ютс  входом начальной установки устройства, первый выход третьего дешифратора соединен с входом второго элемента НЕ, второй выход - с первыми входами шестого, седьмого элементов И и

   входом первого элемента НЕ, вторые входы четвертого, шестого элементов И объединены и подключены к выходу второго дешифратора , выход четвертого элемента ИЛИ подключен к входу сброса третьего счетчика , вход Запись четвертого блока пам ти объединен с вторым входом седьмого элемента И и подключен к выходу первого элемента задержки, адресные входы четвертого блока пам ти объединены с одпоименными входами третьего блока пам ти и подключены к выходам второго счетчика импульсов, вторые адресные входы второго блока пам ти объединены с вторыми входами блока сравнени  и

   подключены к выходам третьего счетчика, выходы сумматора подключены к адресным входам п того блока пам ти и информационным входам четвертого блока пам ти, выходы которого соединены с вторыми

   входами сумматора, выход п того элемента И подключен к входу Чтение четвертого блока пам ти, выход седьмого элемента И подключен к входу Чтение п того блока пам ти и через четвертый элемент задержки

   к входу Запись третьего блока пам ти, выходы п того блока пам ти подключены к информационным входам третьего блока пам ти, вторые выходы которого соединены с вторыми адресными входами шестого блока пам ти, выход блока сравнени  соединен с первым входом третьего элемента И, второй вход которого соединен с первым входом элемента ИЛИ-НЕ и  вл етс  входом управлени  режимом устройства, второй

   вход элемента ИЛИ-НЕ подключен к выходу первого элемента НЕ, выход второго элемента ИЛИ подключен к третьему адресному входу шестого блока пам ти, выход элемента ИЛИ-НЕ соединен с вторым входом второго элемента ИЛИ,