RU1783628C - Устройство кодировани и декодировани информации - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в устройствах запоминани  и обмена информацией ЭВМ, в системах передачи данных Цель изобретени  - упрощение устройства Устройство имеет вход 1 информации, вход 2 выбора режима работы, вход 3 синхронизации , элементы ИЛИ 18, 23, счетчики 19, 21, дешифраторы 20, 22, вход 24 начальной установки, корректоры 4 каналов Каждый корректор имеет вход 5 выбора режима работы , вход 6 информации, вход 7 синхронизации , входы 8, 9 управлени , элементы И 10-12, 16, оегистр 13, блок 14 пам ти, элемент 15 задержки, выход 17. 1 ил.

Description

А1 2 a Ci + а + Да,| mj Cj + i 1I}

+ 5) «i Ci.

Представление искаженных ошибок данных j-й группы в выражении (3) в виде

5j ш + Да; j mj

обусловлено тем, что по вление ошибки любой кратности в любой из фиксированных

50

55

Отсюда видно, что выбирать весовые коэффициенты следует так, чтобы удовлетвор лось условие

,(i 1,2п),

поскольку в противном случае все равно используетс  только вычет величины Q по контрольному модулю q.

Второе условие выбора также вытекает из выражени  (5) и состоит в том, чтобы весовые коэффициенты не  вл лись делител ми контрольного модул , т.е.

OD q

или

0--3

где d - любое из натурального р да чисел,

причем d 2S|. В противном случае вычисленный в соответствии с выражением (5) синдром ошибки дл  искажений Acq, кратных d, тождественно равен нулю, т.е. ошибки данной группы вида 0, d, 2d, ... по контрольному модулю оказываютс  неразличными , а следовательно, необнаруживаемыми .

При определении величины контрольного модул  необходимо исходить из следующих посылок.

Во-первых, величина контрольного модул  должна обеспечивать требуемое значение веро тности обнаружени  ошибок

Робн 1 - .

Во-вторых, дл  обеспечени  однозначного соответстви  между величиной ошибки А«| и ее синдромом (5) необходимо, чтобы величина модул  превышала число возможных ошибок Гош, обнаружение и исправление которых возможно дл  данного кода, т.е. необходимо обеспечить

{ «|Cj}q {ajCj}q

дл  всех I &. С учетом представлени  искаженного числа в виде (3) необходимо 5 обеспечить справедливость неравенства

{{ а + AOJ }m, Ci }q

10

Ґ{{aj+Aaj}mjCj}q,

5

0

5

что в общем случае приводит к выражению

I I - i 1 | 1 {{a, 4-Aoj}miCi- {щ +

+ ДО|Ц Cj}q 0 ,

9 vI

где знак A Xi означает вычисление

i 1

конъюнкции величин Х|. Последнее выражение дл  заданных значений mi, mj и конт рольного модул  q позвол ет найти весовые коэффициенты О или дл  заданного набора Ciопределить значение q.

При таком выборе величин Ci и q обеспечиваетс  однозначное соответствие между А г, с одной стороны, и j, с другой Это позвол ет, получив, например, таблицы соответстви  типа , Aq }, {q- Ar}q , Aoj }, после обнаружени  ошибки обеспечить ее коррекцию, так как из (4) следует

«1 |q-Aaj) mj.

§ (2S|-1),

1

/

или, при одинаковой разр дности всех групп, т.е. при Sr S(i 1 ,n),

(2s-1).

Множитель 2 в последних выражени х обусловлен тем, что в зависимости от величины ошибки и исходного кода искажаемой группы величина г (А), рассчитанна  в соответствии с выражением (1), может быть либо больше, либо меньше величины г (А), т.е. одной и той же ошибке может соответствовать либо синдром А г, либо синдром {q-Ar}q.

В-третьих, дл  обеспечени  однозначности необходимо соблюдать условие неравенства между собой контрольных признаков при возникновении искажений в любой из групп разр дов. Таким образом, должно выполн тьс  неравенство

В описанном виде ВГ-код позвол ет обнаружить и исправить все однократные ошибки (ошибки в одном разр де) и все те групповые ошибки кратностью Si и менее,

которые локализованы в пределах i-й группы .

Однако исправление групповых ошибок ВГ-кодом, кроме ошибок, локализованных в пределах одной из групп, не гарантируетс .

Дл  устранени  этого недостатка в устройстве используетс  ВГ-код в сочетании с ус- ловным перемещением исходной информации. После разбиени  исходного кода А на группы разр дов условно считают,

что кажда  1- , Я + 1, 2 А - 1, ... группы относ тс  к первому подслову, 2- , А + 2, 2 А + 2, ... группы относ тс  к второму подслову и т.д.,А,А+А, 2А + А,... группы относ тс  кА-му подслову. если А - глубина условного перемёщени . Дл  каждого i-ro из А подслоев рассчитываютс  контрольные признаки г (A I), которые размещаютс  после исходного кода А. В процессе декодировани  аналогичным образом рассчитываютс  г (м1) i 1,2, ..., А, дающие возможность определить

Я синдромов А п. по которым осуществл етс  коррекци  каждого из Я подслое, независимо друг от друга. Нетрудно убедитьс , что при этом обеспечиваетс  коррекци  ошибок кратности (Я - 1)5 + 1 и менее, так как при большей кратности ошибок не исключено попадание двух или большего числа искажений в одно подслово, когда из коррекци  не обеспечиваетс .

При этом ВГ-код выгодно отличаетс  от других известных кодов при коррекции ошибок в словах сравнительно малой разр дности . Так, рекомендуемый международным стандартом ISO код (40,24), или в байтах (5,3), обеспечивает коррекцию однократных ошибок. Если же использовать дл  коррекции ошибок в исходных числах той же длины (24 разр да) ВГ-код (12,8) с глубиной пере- межени  Я 3, то получают ВГ-код (36,24), который позвол ет обеспечить коррекцию пакетов ошибок до трех разр дов При этом требуетс  избыточность в 12 разр дов, что на 4 разр да (25%), или по отношению к общей разр дности 10%, меньше, чем в коде (40,24).

При этом дл  таких условий ввиду малых значений q, Aa возможно использование занесенных в пам ть таблиц соответстви  Д г - ( Д а .1). Более того, ввиду малой разр дности подслов (nS) и контрольного признака mi 1од2г(А) + 1 возможны табличное кодирование и декодирование каждого под- слова в отверстии с задаваемым устройству режимом кодер-декодер Так, при кодировании по nS (в устройстве S 1) исходным разр дам, рассматриваемым как адрес числа А, можно сосчитать из таблицы (пам ти) занесенные в нее заранее значение кода числа А вместе с mi разр дными его контрольного признака г(А). При декодировании по n-S+ mi разр дам кода числа А и его контрольного признака г(А) также можно сосчитать из таблицы значение неискаженного исходного кода числа А. Это факт использован в предлагаемом устройстве кодировани  и декодировани .

На чертеже представлена схема предлагаемого устройства. Устройство содержит вход 1 информации, |ход 2 выбора режима работы, вход 3 синхронизации, Я корректоров каналов 4 с входами 5 выбора режима работы, 6 информации, 7 синхронизации, первым входом 8 управлени , вторым входом 9 управлени , первым, вторым, третьим и четвертым элементами И 10-12, 16, регистрами 13, блоками 14 пам ти, элементами 15 задержки, выходами 17, первый и второй элементы ИЛИ 18, 23, первый и второй счетчики 19, 21, первый и второй дешифраторы 20, 22, вход начальной установки 24.

При этом вход 1 информации соединен с входами 6 информации всехЯ корректоров 5 4, вход 2 выбора режима работы подключен к входам 5 выбора режима работы всех корректоров 4, вход 3 синхронизации соединен с входами 7 синхронизации всех корректоров 4и входом первого счетчика 19, выходы

0 которого подключены к входам первого дешифратора 20. Все Я выходов первого дешифратора 20 подключены к первым входам 8 управлени  соответствующих корректоров 4. Выходы второго счетчика 21 подсое5 динены к входам второго дешифратора 22, выход которого подключен к входам 9 управлени  коррекцией всех А корректоров 4. Вход 5 корректора подключен к первому входу блока 14 пам ти, выходы которого со0 единены с входами параллельного приема информации регистра 13. Вход 6 информации корректора подключен к первому входу первого элемента И 10, второй вход которого подсоединен совместно с вторым входом

5 второго элемента И 11 к второму входу 9 управлени , а выход - к входу последовательного приема информации 13, Первый вход второго элемента И 11 соединен с входом 7 синхронизации корректора, а выход 0 с входом управлени  сдвигом информации регистра 13, первым входом третьего элемента И 12 и вторым входом четвертого элемента И 16, а выход последнего ко рректора, кроме того, - к входу второго счетчика 21 и

5 входу установки в нуль первого счетчика 19. Второй вход третьего элемента И 12 подключен к второму входу 9 управлени  корректора 4, а его выход - к входу элемента 15 задержки, а выход последнего корректора,

0 кроме того, - к второму входу второго элемента ИЛИ 23, первый вход которого соединен с входом начальной установки 24, а выход - с входом установки в нуль второго счетчика 21. Первый выход элемента 15 за5 держки подключен к управл ющему входу Чтение блока 14 пам ти, а второй - к входу Запись разрешени  параллельного приема регистра 13. Первый и второй выходы регистра 13 совместно подключены к второ0 му входу блока 14 пам ти, первый, кроме того, - к первому входу четвертого элемента И 16, а выход последнего - к выходу 17 корректора. Выходы 17 всех Я корректоров 4 подключены к соответствующим входам

5 элемента ИЛИ 18 на Я входов, выход которого  вл етс  выходом устройства.

Регистры 13 предназначены дл  приема и последующих сдвигов информации, поступающей по входу последовательного приема либо по входам параллельного приема информации при наличии сигнала разрешени  ее параллельного приема Запись или управлени  сдвигом Сдв.. Регистры имеют по два выхода: первый - выход старшего разр да, второй - выходы всех остальных разр дов регистра.

Элемент 15 задержки предназначен дл  формировани  сигнала разрешени  чтени  из блока 14 пам ти и сигнала разрешени  приема информации по входам параллельного приема Запись регистра 13. Первый сигнал должен иметь задержку относительно сигнала управлени  сдвигом Сдв. регистра 13 на врем , достаточное дл  приема этим регистром по входу последовательного приема очередного разр да информации и сдвига содержимого регистра на один разр д. Сигнал на втором выходе элемента 15 задержки должен быть задержан относительно первого на врем  считывани  информации в блоке 14 пам ти.

Блок 14 пам ти предназначен дл  табличного расчета выходной величины в зависимости от режима работы устройства и входной информации При этом сигнал Кодер , поступающий на первый вход блока 14 пам ти с входа 5 выбора режима работы корректора, совместно с сигналами, поступающими на второй вход блока 14 пам ти с обоих выходов регистра 3, образуют адрес  чейки блока 14 пам ти, по которому считываетс  необходима  в данном режиме работы информаци  при наличии на его управл ющем входе разрешающего сигнала Чтение.

При этом значение сигнала Кодер,  вл  сь значением одного из разр дов адреса , определ ет ту половину записанной в блоке 14 пам ти таблицы, в которой хранитс  требуема  дл  считывани  информаци  Например, при сигнале Кодер, соответствующем единичному уровню, выбираетс  кодировочна  половина, а при сигнале Кодер , соответствующем нулевому уровню, выбираетс  декодировочна  половина таблицы , записанной в блоках 14 пам ти В кодировочной половине таблицы в каждой  чейке записано вычисленное заранее значение адреса этой  чейки совместно с его контрольным признаком, Например, дл  ВГ-кода (12,8) в  чейке с адресом 1001001000001 должно быть записано 100100101111. При этом первые восемь разр дов адреса поступают с реестра 13, куда поступает подлежаща  кодированию информаци  (10010010). Следующие четыре разр да (0000) имеют значени , соответствующие нулевым уровн м сигналов, так как в режиме Кодер эта информаци  на регистр 13 не поступает. Последний (тринадцатый ) разр д (1) поступает с входа 5 выбора режима работы. Первые восемь разр дов информации, записанной в эту

 чейку (10010010), соответствуют контрольному признаку числа, рассчитанному в соответствии с выражением (1) дл  того же ВГ-кода.

При декодировании, т.е при сигнале

Кодер, соответствующем нулевому уровню , выбираетс  декодированна  половина таблицы, в каждой  чейке которой записано вычисленное заранее значение истинного, исправленного кода. Например, в  чейке с

адресом 100100111110 должно быть написано значение 10010010, так как последний разр д адреса (0) определ ет считывание информации из декодировочной части таблицы , а использование выражений (1-5) на

этапе оасчета содержимого этой таблиц , дает г(А 1) 1111, г(А ) - {8+ 5+ 2+1 }ie 0000, Дг 0001, что соответствует искажению разр да с весом Ci 1, следовательно, вместо искаженной части кода 10010011 (с контрольным признаком 1111) следует сосчитать код 10010010 Необходимость считывани  контрольного признака определ етс  заказчиком устройства. Схема устройства от этого не измен етс 

Сосчитанна  из блока 14 пам ти информаци  в любом режиме работы устройства за- писываетс  по входам параллельного приема информации в регистр 13 при нали чип разрешающего сигнала Запись. Первый счетчик 19 и первый дешифратор 20 образуют узел управлени  накоплением и выдачей В этом узле организован счет синхроимпульсов от 1 до Я. В зависимости от состо ни  первого счетчика 19 возбуждаетс  соответствующий выход первого дешифратора 20, сигнал с которого поступает на вход 8 управлени  накоплением и выдачей соответствующего корректора 4. Второй счетчик 21 и второй дешифратор 22 образуют узел управлени  коррекцией. В этом узле организован счет от 1 до п + ггп числа информационных разр дов, поступивших в каждый из А корректоров 4. При приеме последнего (п + гщ) разр да на соответствующем выходе второго дешифратора 22 формируетс  сигнал, поступающий на входы 9 управлени  коррекцией всех корректоров 4. После приема последнего информационного разр да в последний корректор на выходе его третьего элемента И 12 формируетс  сигнал, который через второй элемент ИЛИ 23 поступает на вход второго счетчика 21, устанавлива  его в нулевое, исходное состо ние .

Устройство работает следующим образом . Исходные состо ни  первых счетчика 19, дешифратора 20 и регистров 13 произвольные (дл  удобства описани  - нулевые), второго счетчика 21 и дешифратора 22 - нулевые. Их начальна  установка осуществл етс  сигналом начальной установки по входу 24 устройства. На вход устройства поступает подлежаща  обработке информаци  в последовательном коде. В режиме Декодер эта информаци  содержит пА информационных разр дов, за которыми следуют miA контрольных разр дов в соответствии с вышеописанной процедурой условного перемежени , при числе разр дов в группах S 1, числе групп в подслове n nS п. В этом случае 1-й, Ј1 + 1)-й, ,,., ((п- 1)А+ 1)-й информационные разр ды образуют п информационных разр дов первого подслова. 2-й, (А + 2)-й((п-1)А + 2)-й

разр ды - второго подслова, 1-й (А + i)

((п-1) + )-й - 1-го подслова, а 1-й, (А+ 1)-й

((mi-1)A+ 1)-й контрольные разр ды образуют ml контрольных разр дов первого подслова , 2-й, (А+2)-й((mi-1)A +2)-й разр ды

- второго подсловаi-й ((гщ-1) А + )-й i-ro подслова. Одновременно с каждым информационным символом на вход 3 синхронизации поступают синхронизирующие импульсы, а дл  задани  режима Декодер на вход 2 выбора режима работы - сигнал Кодер, соответствующий, например, единичному уровню. Этот сигнал подаетс  на входы 5 задани  режима работы всех А корректоров 4, задава  блокам 14 пам ти по их первым входам режим чтени  из декодиро- вочных половин хран щихс  в них таблиц. Узел управлени  накоплением и выдачей, образованный первым счетчиком 19 и первым дешифратором 20, обеспечивает отсчет групп синхроимпульсов по А импульсов в каждой. Каждому номеру синхроимпульса в группе (от 1 до А) соответствует такой же номер выхода первого дешифратора 20, на котором при этом формируетс  сигнал, поступающий на вход 8 управлени  накоплением и выдачей информации корректора 4 с этим же номером. Этим сигналом разрешаетс  прохождение информации с входа 6 информации корректора на вход последовательного приема регистра 13 и синхроимпульсов с входа 7 синхронизации корректора через первый и второй элементы И 10, 11 соответственно. Этот синхроимпульс с выхода второго элемента И 11 поступает на вход управлени  сдвигом регистра 13, на второй вход четвертого и на первый вход третьего элементов И 16, 12 соответственно, а также на вход второго

счетчика 21 и вход установки в нуль первого счетчика 19. Этим обеспечиваетс  прием в регистр 13 очередного информационного разр да и сдвиг содержимого регистра на 5 один разр д. При этом с выходного разр да регистра 13 информаци  выдаетс  через четвертый элемент И 16 на выход 17 корректора и через элемент ИЛИ на А входов 18 и на выход устройства. При поступлении оче0 редного разр да информации и очередного синхроимпульса на входы 1,3 устройства изменит состо ние первого счетчика 19 и выходов первого дешифратора 20 так, что очередной разр д информации будет зане5 сен в регистр 13 следующего корректора 4, а в выходного разр да регистра 13 этого корректора очередной разр д будет выдан на выход устройства. За А тактов работы устройства будут прин ты А информационных

0 разр дов.по одному в каждый корректор 4, и со всех корректоров 4 будет на выход выда: но А информационных разр дов предыдущего слова. После этого первые счетчик 19 и дешифратор 20 сигналом с выхода второго

5 элемента И 11 последнего корректора устанавливаютс  в исходное состо ние. Этот же сигнал измен ет состо ние вторых счетчика 21 и дешифратора 22. После поступлени  (n+ mi) А синхроимпульсов в реги0 стры 13 всех А корректоров 4 будет прин ты все (n+ mi) разр дов, в том числе п информационных и mi контрольных, и выданы на выход устройства (п+гщ) А разр дов исправленного предыдущего слова. При

5 этом после приема (п+ггм)-го разр да каждого подслова на выходе второго дешифратора , соответствующему коду (n+ mi), по вл етс  сигнал, поступающий на входы 9 управлени  коррекцией всех коррек0 торов 4. Этот сигнал, воздейству  на второй вход третьего элемента И 12, разрешает прохождение синхросигнала с выхода второго элемента И 11 через элемент задержки 15 на блок 14 пам ти в

5 качестве сигнала Чтение. Так как сигнал Чтение с первого выхода элемента 15 задержки дл  блока 13 пам ти задержан относительно сигнала сдвига регистра 13, то за это врем  в регистре

0 завершитс  процесс приема (n+ mi)-ro разр да информации и на его выходах будет находитьс  (п+ гщ)-разр дный код подслова, подлежащий декодированию.

5 при этом в блоке 14 пам ти по адресу, образованному (n+mi) разр дами с обоих выходов регистра 13 и входом 5 корректора 4, производитс  считывание скорректированного (п+ |щ)-разр дного кода, который

поступает на входы параллельного приема регистра 13. Сигнал с второго выхода элемента 15 задержки разрешает этот прием.

После приема последнего разр да Я-го подслова на выходе третьего элемента И 12 последнего А-го корректора 4 формируетс  сигнал, устанавливающий вторые счетчик 21 и дешифратор 22 через второй элемент ИЛИ 23 в нулевое состо ние. Устройство готово к дальнейшей работе.

Таким образом, к моменту окончани  приема текущего слова на выход устройства будет выдано предыдущее скорректированное слово и во всех корректорах будет выполн тьс  операци  декодировани . С приходом первого информационного разр да очередного слова на выход устройства поступит первый разр д скорректированного текущего слова.

Режим Кодер отличаетс  от режима Декодер тем, что на вход 2 выбора режима работы подаетс  сигнал, инверсный по отношению к сигналу декодировани  и соответствующий , например, нулевому уровню. Этим сигналом обеспечиваетс  задание блокам 14 пам ти всех корректоров 4 режима чтени  из кодировочных половин хран щихс  в них таблиц. На вход 1 информации должна поступать информаци , содержаща  п Я информационных символов, подле- жащих кодированию, и гщЯсимволов, имеющих нулевой уровень, На место этих ггиЯ символов после кодировани  будут записаны символы контрольного признака, В остальном работа устройства осуществл етс  так же, как и в режиме декодировани , за исключением того, что из блоков 14 пам ти будет считыватьс  (п+ гтц)-разр дный код, содержащий п исходных разр дов и m 1 разр дов их контрольного признака.

Предлагаемое устройство позвол ет осуществл ть исправление любых пакетов ошибок кратностью Я разр дов при меньших аппаратурных затратах, чем у прототипа. По сравнению с прототипом в устройстве исключены семь элементов И, семь элементов ИЛИ, один счетчик, один дешифратор, группа формирователей сигналов, четыре коммутатора , триггер, умножитель и блок сравнени .

Claims (1)

1. Формула изобретени 

   Устройство кодировани  и декодировани  информации, содержащее первый счетчик импульсов, выходы которого подключены к входам первого дешифратора , первый элемент ИЛИ, выход которого

   соединен с входом сброса второго счетчика импульсов, выходы которого подключены к входам второго дешифратора, второй элемент ИЛИ, выход которого  вл етс  выходом устройства, и группу корректоров, каждый из которых включает в себ  регистр , отличающеес  тем, что, с целью упрощени  устройства, информационные входы всех корректоров объединены и  вл 0 ютс  информационным входом устройства, входы синхронизации всех корректоров объединены, соединены со счетным входом первого счетчика импульсов и  вл ютс  входом синхронизации устройства, выходы

   5 первого дешифратора соединены с первыми управл ющими входами соответствующих корректоров, первый вход первого элемента ИЛИ  вл етс  входом начальной установки устройства, выход второго де0 шифратора подключен к вторым управл ющим входам всех корректоров, входы выбора режима всех корректоров объединены и  вл ютс  входом выбора режима устройства , информационные вьходы

   5 корректоров подключены к соответствующим входам второго элемента ИЛИ, первый и второй управл ющие выходы последнего корректора группы подключены соответственно к входу сброса первого счетчика УМ0 пульсов, счетному входу второго счетчм.о импульсов и второму входу первого элемента ИЛИ, в каждый корректор введены первый , второй, третий и четвертый элементы И, элемент задержки и блок пам ти, первые

   5 входы первого и второго элементов И  вл ютс  соответственно информационным входом и входом синхронизации корректора, вторые входы первого и второго элементов И объединены и  вл ютс  первым управл 0 ющим входом корректора, выход первого элемента И соединен с входом последовательного приема информации регистра, первый вход третьего элемента И  вл етс  вторым управл ющим входом корректора,

   5 выход второго элемента И соединен с вторым входом третьего элемента И, первым входом четвертого элемента И и входом сдвига информации регистра, выход третьего элемента И соединен с входом элемента

   0 задержки, первый выход которого соединен с входом Чтение блока пам ти, второй выход - с входом Запись3 регистра, выходы которого соединены с первыми адресными входами блока пам ти, выход старшего раз5 р да регистра соединен с вторым входом четвертого элемента И, второй адресный вход блока пам ти  вл етс  входом выбора режима корректоров, выходы блока пам ти соединены с входами параллельного приема информации регистра, выходы второго

   17178362818

   и третьего элементов И последнего коррек- вторым управл ющими выходами последне- тора  вл ютс  соответственно первым и го корректора.