RU1807488C - Device for majority sampling signals - Google Patents
Device for majority sampling signalsInfo
- Publication number
- RU1807488C RU1807488C SU4925633A RU1807488C RU 1807488 C RU1807488 C RU 1807488C SU 4925633 A SU4925633 A SU 4925633A RU 1807488 C RU1807488 C RU 1807488C
- Authority
- RU
- Russia
- Prior art keywords
- output
- input
- signal
- inputs
- elements
- Prior art date
Links
Landscapes
- Hardware Redundancy (AREA)
Abstract
Сущность изобретени : устройство содержит два триггера , один однов.ибратор с задержкой по входу, один мажоритарный элемент..шесть элементов ИЛИ. одиннадцать элементов И. один одновибратор, три счетчика и три схемы сравнени . 3 ил.SUMMARY OF THE INVENTION: the device comprises two triggers, one one. Input delayed oscillator, one majority element .. six OR elements. eleven elements I. one single vibrator, three counters and three comparison schemes. 3 ill.
Description
Изобретение относитс к автоматике и вычислительной технике и может быть использовано в резервируемых управл ющих, вычислительных или телеметрических системах .The invention relates to automation and computer technology and can be used in redundant control, computing or telemetry systems.
Задача, решаема изобретением, заключаетс в том, чтобы расширить область применени устройства за счет обеспечени возможности обработки импульсов различной длительности и синхронизации выдаваемой информации.The problem solved by the invention is to expand the scope of the device by providing the ability to process pulses of different durations and synchronize the output information.
Возможность обрабатывать сигналы различной длительности возникает, если ввести в устройство высокочастотную последовательность импульсов, а в каждый канал - счетчик, который бы подсчитывал число импульсов за врем длительности сигнала на соответствующем входе. Вводима высокочастотна последовательность импульсов должна быть кратной по частоте последовательности импульсов, синхронизирующей работу системы, вл ющейс потребителем информации, за вл емого устройства. Кроме того, така организаци The ability to process signals of various durations arises if a high-frequency pulse train is introduced into the device, and a counter is added to each channel that counts the number of pulses during the signal duration at the corresponding input. The input high-frequency pulse sequence must be a multiple of the frequency of the pulse sequence, synchronizing the operation of the system that is the consumer of the information of the claimed device. In addition, such an organization
устройства .позвол ет выбирать сигналы по длительности. Другими словами, если на входы устройства в одном также поступают сигналы трех различных длительностей, то на выход выдаетс сигнал средней длительности . Если на два входа устройства поступают сигналы различной длительности, а на третий вход сигнал не поступает в данном такте, то на выходе устройства сигнал не выдаетс .devices. Allows you to select signals by duration. In other words, if the inputs of the device in one also receive signals of three different durations, then the output is a signal of medium duration. If signals of various durations are received at two inputs of the device, but the signal is not supplied to the third input in this cycle, then the signal is not output at the device output.
Таким образом, анализ известного уровн техники по данному виду устройств показывает, что в насто щее врем не известны устройстве идентичного с за вл емым выполнени и решающие такую же задачу.Thus, an analysis of the prior art for this type of device shows that at present no device is known that is identical to the claimed embodiment and solves the same problem.
На фиг. 1 приведена функциональна схема устройства, на фиг. 2 и 3 - временные диаграммы работы устройства.In FIG. 1 is a functional diagram of the device; FIG. 2 and 3 are timing diagrams of the operation of the device.
Устройство мажоритарного выбора содержит второй 1 и первый 2 триггеры, одно- вибратор 3 с .задержкой по входу, мажоритарный элемент 4 шестой 5, первый 6. второй 7 элементы ИЛИ, восьмой 8, первый 9 элементы И,одновибратор10,первыйThe majority choice device contains second 1 and first 2 triggers, one vibrator 3 with input delay, major element 4 sixth 5, first 6. second 7 elements OR, eighth 8, first 9 elements AND, one-shot 10, first
СОWith
сwith
0000
о VJabout vj
4 00 004 00 00
11.1, второй 11.2, третий 11,3 счетчики, первый 12.1, второй 12.2, третий 12,3 элементы сравнени , дев тый 13.1. дес тый 13.2, одиннадцатый 13.3 элементы И, третий 1.4.1, ч&твертый 14.2, п тый 14.3 элементы ИЛИ. п тый 15.1, шестой 15.2, седьмой 15.3, второй 16.1, третий 16.3, четвертый 16.3 элементы И, первый 17 и второй 18 входы синхронизации, первый 19.1, второй 19,2, третий 19.3 информационные входы устрой-. ства и информационный выход 20 устройства .11.1, second 11.2, third 11.3 counters, first 12.1, second 12.2, third 12.3 comparison elements, ninth 13.1. tenth 13.2, eleventh 13.3 elements AND, third 1.4.1, hours & solid 14.2, fifth 14.3 elements OR. fifth 15.1, sixth 15.2, seventh 15.3, second 16.1, third 16.3, fourth 16.3 elements And, the first 17 and second 18 synchronization inputs, the first 19.1, second 19.2, third 19.3 information inputs of the device. and information output 20 of the device.
Устройство работает следующим образом .The device operates as follows.
В начальный момент времени счетчики 11.1-11.3, триггеры 1 и 2 обнулены. На выходах элементов сравнени 12.1-12.3 единичные сигналы, но на выходах элементов И 13.1-13.3 нулевые сигналы, так как на выходе мажоритарного элемента 4 нулевой потенциал . Поэтому на входе установки в единицу триггера 1 нулевой сигнал.At the initial time, the counters 11.1-11.3, triggers 1 and 2 are reset. The outputs of the comparison elements 12.1-12.3 are single signals, but the outputs of the elements AND 13.1-13.3 are zero signals, since the output of the majority element 4 has zero potential. Therefore, at the input of the installation to the trigger unit 1, the signal is zero.
Сигналы от источников информации поступают на информационные входы 19.1-. 19.3. В устройстве допускаетс рассогласование во времени прихода сигналов , определ емое временем задержки од- новибраторз с задержкой по входу 3.Signals from information sources are fed to the information inputs 19.1-. 19.3. The device allows a mismatch in the time of arrival of the signals, determined by the delay time of single-oscillators with a delay of input 3.
Рассмотрим различные варианты работы устройства.Consider the various options for the operation of the device.
Первый. На входы устройства поступают три сигнала различной длительности, причем на вход 19.1 - сигнал средней длительности , на вход 19.-2 - сигнал большой длительности,-на вход 19.3 - сигнал малой длительности. Врем прихода сигналов изображено на временной диаграмма (фиг. 2, а).The first. Three signals of various durations are received at the device inputs, and input 19.1 is a signal of medium duration, input 19-2 is a signal of long duration, input 19.3 is a signal of short duration. The arrival time of the signals is shown in the time diagram (Fig. 2, a).
Сигнал с входа 19.1 открывает элемент И 15.1, и счетчик 11.1 переводитс в режим подсчета импульсов с входа 17. Одновременно с этим сигнал с входа 19.1, пройд через элемент ИЛИ 6, своим передним фронтом запускает одновибратор с задержкой по. фронту3.The signal from input 19.1 opens the AND element 15.1, and the counter 11.1 is switched to the pulse counting mode from input 17. At the same time, the signal from input 19.1, passing through the OR element 6, starts the one-shot oscillator with its delay by the leading edge. front 3.
После прихода сигнала на вход 19.1 поступает сигнал на вход 19.2, который открывает элемент И 15.2 и разрешает счётчику 11.2 подсчет импульсов с входа 17. На выходе мажоритарного элемента 4 по витс единичный сигнал, который поступит на входы элементов И 13.1-13.3, но они будут закрыты сигналом с выхода элемента ИЛИ 6. Когда на входе 19.1 и 19.2 закончатс сигналы, пропадет сигнал и на выходе элемента ИЛИ 6. Элемент И 13.2 будет закрыт нулевым сигналом с выхода элемента сравнени 12.2, так как длительность сигналов на входах 19,1 и 19,2 различна .After the signal arrives at input 19.1, a signal arrives at input 19.2, which opens the And 15.2 element and allows the counter 11.2 to count the pulses from input 17. At the output of the majority element 4, there is a single signal that will go to the inputs of And 13.1-13.3 elements, but they will are closed by the signal from the output of the OR element 6. When the signals end at the input 19.1 and 19.2, the signal disappears and the output of the OR element 6. The And 13.2 element will be closed by the zero signal from the output of the comparison element 12.2, since the duration of the signals at the inputs 19.1 and 19 , 2 different.
Сигнал с входа 19.3 переведет счетчик 11.3 в счетный режим, в результате чегоThe signal from input 19.3 will transfer the counter 11.3 to the counting mode, as a result of which
по витс сигнал на выходе элемента ИЛИ 14,3 и на выходе элемента И 8. Единичный сигнал с выхода элемента И 8, пройд через элемент ИЛИ 5, поступит на вход установкиthe signal at the output of the OR element 14.3 and at the output of the And 8 element is visible. A single signal from the output of the And 8 element, pass through the OR element 5, will go to the input of the installation
в единицу триггера 1. По очередному импульсу с входа 1.8 триггер 1 установитс в единичное состо ние. Сигнал с его пр мого выхода поступит на вход устройства в качестве информационного и одновременно сper trigger unit 1. At the next pulse from input 1.8, trigger 1 will be set to a single state. The signal from its direct output will go to the input of the device as an information and simultaneously
этим откроет элементы 16.1-16.3. Счетчики 11.1-11.3 начинают вычитать импульсы, поступающие с входа 18.this will open elements 16.1-16.3. Counters 11.1-11.3 begin to subtract the pulses from input 18.
Необходимо отметить, что на входы 17 и 18 поступают две последовательности им5 пульсов одинаковые по частоте, но сдвинутые по фазе.It should be noted that two sequences of 5 pulses are received at inputs 17 and 18, which are identical in frequency but shifted in phase.
Когда два из трех счетчиков 11.3 и 11.1 достигнут нулевого состо ни , на выходе мажоритарного элемента 4 сформируетс When two of the three counters 11.3 and 11.1 reach the zero state, the output of the majority element 4 will be formed
0 задний фронт единичного сигнала, который запустит одновибратор 10. Импульс с выхода одновибратора 10 установит триггер 1 и счетчики 11.1-11,3 в нулевое состо ние. Сигнал на выходе 20, в этом случае будет0 is the trailing edge of a single signal, which will be triggered by the one-shot 10. The pulse from the output of the one-shot 10 will set trigger 1 and counters 11.1-11.3 to the zero state. The signal at the output 20, in this case will be
5 соответствовать длительности сигнала, поступившего на вход 19.1 (средней длительности ). Через врем , максимально допустимого рассогласовани на выходе одновибратора 3 по витс импульс, который5 correspond to the duration of the signal received at the input 19.1 (average duration). After a time, the maximum allowable mismatch at the output of the one-shot 3, a pulse that
0 по длительности превышает период следовани импульсов к входу 18. Триггер 2 уста- но.витс в единичное состо ние. Сигнал с его пр мого выхода подтвердит нулевое состо ние триггера 1 и счетчиков 11.1-11.3.0 in duration exceeds the pulse repetition period to input 18. Trigger 2 is set to one state. The signal from its direct output will confirm the zero state of trigger 1 and counters 11.1-11.3.
5 Рассмотрим случай, когда на два входа 19.1 и 19.2 поступают сигна/гы одинаковой длительности и поступление сигналов пересекаетс во времени (фиг. 2. б).5 Consider the case when two inputs 19.1 and 19.2 receive signals of the same duration and the arrival of signals intersects in time (Fig. 2. b).
После того, как счетчики 11.1-11.3 вой0 дут в счетный режим, на выходе элемента И 8 по витс единичный сигнал, который, как и в описанном выше случае. установит триггер 1 в единичное состо ние. Некоторое врем : (до окончани сигналов на входахAfter the counters 11.1-11.3 howl enter the counting mode, at the output of the And 8 element, a single signal appears, which, as in the case described above. sets trigger 1 to a single state. Some time: (until the end of the signals at the inputs
5 19.1, 10.2) счетчики 11..1-11.3 будут подсчитывать импульсы с входа 17 и вычитать импульсы с входа 18. Тем самым сокращаетс задержка во времени выдачи информационного сигнала на выход 20. Когда счетчики5 19.1, 10.2) the counters 11..1-11.3 will count the pulses from the input 17 and subtract the pulses from the input 18. This reduces the time delay of the output of the information signal to output 20. When the counters
0 11.1 и 11.2 установ тс в нулевое состо ние, устройство аналогично случаю а, изображенному на фиг. 2. установитс в исходное состо ние.. . . На фиг. 3, в изображен вариант, когда0 11.1 and 11.2 are set to the zero state, the device is similar to case a shown in FIG. 2. will be reset. . In FIG. 3, the option is shown when
5 на два входа 19.1 и 19.2 поступают сигналы различной длительности, а на вход 19.3 сигнал вообще не поступает. В этом случае по окончании импульса с входа 19.2 на выходе элемента И 8 единичный сигнал не по витс , i-ie будет сигнала и на выходе элемента5, two inputs 19.1 and 19.2 receive signals of various durations, but no signal is received at input 19.3. In this case, at the end of the pulse from input 19.2 at the output of element And 8, the unit signal does not exist, i-ie will be the signal at the output of
И 13,2, так как в счетчиках 11.1 и 11.2 записаны различные значени . По окончании времени максимально возможного рассогласовани на выходе одновибратора 3 по витс единичный сигнал, триггер 2 5 установитс в единичное состо ние. Сигнал с его пр мого выхода установит схему в исходное состо ние, так как в этом случае непон тно, сигнал какой длительности необходимо- выдавать на выход и вообще не- 10 обходимо ли его выдавать.And 13.2, since different values are recorded in the counters 11.1 and 11.2. At the end of the time of the maximum possible mismatch at the output of the one-shot 3, a single signal will appear, trigger 2 5 will be set to a single state. The signal from its direct output will set the circuit to its original state, since in this case it is not clear what signal duration it is necessary to output, and whether it is necessary to issue it at all.
Последний вариант (фиг. 3, г)-это работа устройств в случае, когда на его два входа 19,1 и 19.2 приход т сигналы одинаковой длительности, а на третий вход сигнал не 15 приходит.The last option (Fig. 3d) is the operation of the devices in the case when signals of the same duration arrive at its two inputs 19.1 and 19.2, but the signal does not arrive at the third input.
После окончани следовани сигналов . на входах 19.1 и 19.2 по витс нулевой сигнал на выходе элемента ИЛИ б, который откроет элементы И 13.1-13.3. На выходе 20 элемента И 13.2 по витс единичный сигнал , так как в счетчиках 11.1 и 11.2 записаны одинаковые значени и, следовательно, на выходе элемента сравнени 12.2 будет единичный сигнал. Единичный сигнал с выхода 25 элемента И 13.2 пройдет через элемент ИЛ И 5 на вход установки в единицу триггераAfter termination of signals. at inputs 19.1 and 19.2, a zero signal is output at the output of the OR element b, which will open the And elements 13.1-13.3. At the output 20 of the AND element 13.2, a single signal is detected, since the same values are recorded in the counters 11.1 and 11.2 and, therefore, at the output of the comparison element 12.2 there will be a single signal. A single signal from the output of the 25 AND 13.2 element will pass through the IL AND 5 element to the installation input to the trigger unit
I, который переведетс в единичное состо ние , и счетчики 11.1 и 11.2 перейдут в режим вычитани . Когда в счетчиках 11.1 и 30I, which will be in the unit state, and counters 11.1 and 11.2 will go into subtraction mode. When in the counters 11.1 and 30
II.2 будут нулевые значени , на выходе мажоритарного элемента 4 сформируетс задний фронт, единичного сигнала, который .запустит одновибратор 10. Устройство установитс в исходное состо ние.35II.2 there will be zero values, at the output of the majority element 4 a trailing edge will be formed, of a single signal, which will be triggered by the one-shot 10. The device will be restored to its initial state.
Ф о р м у л а и з о б р е т е н и FORMULA AND SECTION
Устройство дл .мажоритарного выбора сигналов, содержащее первый и второй триггеры, первый-третий элементы ИЛИ, 40 первый-шестой элементы И и мажоритарный элемент, первый-третий информацион- ные входы устройства подключены к первым входам одноименных элементов И их соответствующим входам первого эле- 45 мента ИЛИ, а пр мой выход первого триггера соединен с инверсным входом четвертого элемента И, о т л и ч а ю щ е е- с тем, что, с целью расширени области применени устройства, в него введены 50A device for majoritarian selection of signals, containing the first and second triggers, the first to third OR elements, 40 the first to sixth AND elements, and the major element, the first to third information inputs of the device are connected to the first inputs of the same elements And their corresponding inputs of the first electronic 45 ment OR, and the direct output of the first trigger is connected to the inverse input of the fourth AND element, which means that, in order to expand the scope of the device, 50
первый-третий счетчики, перва -треть схемы сравнени , седьмрй-одиннадцатый элементы И, четвертый-шестой элем.енты ИЛИ, одновибратор и одновибратор с задержкой по входу, выход которого подключен к информационному входу второго триггера, пр мой выход которого подключен к пр мому входу четвертого элемента И, подсоединенного выходом к первому входу второго элемента ИЛИ, выход мажоритарного элемента подключен к первым пр мым входам дев того-одиннадцатого элементов И и через одновибратор - к входу сброса первого триггера и второму входу второго элемента ИЛИ. соединенного выходом с входами сброса первого-третьего счетчиков , выходы-разр дов которых св заны с входами четвертого-шестого элементов ИЛИ соответственно, выходы разр дов первого счетчика соединены с первыми группами входов первой и второй схем сравнени , выходы разр дов второго счетчика соединены с второй группой входов второй и первой группой входов третьей схем сравнени , а выходы разр дов третьего счётчика св заны с вторыми группами входов первой и третьей схем сравнени , вторые пр мые входы дев того-одиннадцатого элементов И подключены к выходам первой-третьей схем сравнени соответственно, инверсные входы - к выходу первого, элемента ИЛИ, а выходы - к первому-третьему входам соответственно третьего элемента ИЛИ. четвертый вход которого соединен с выходом п того элемента И, э выход - с (-входом первого триггера, соединенного синхровхо- дом с вторыми входами первого-третьего элементов И и первым синхровходом устройства , а пр мым выходом -с информационным выходом устройства и первыми входами шестого-восьмого элементов И, вторые входы которых подключены к второму синхровходу устройства и синхровходу второго триггера, а третьи входы - к выходам четвертого-шестого элементов ИЛИ соответственно и соответствующим входам п того элемента И и мажоритарного эле мента, причем выход первого элемента ИЛИ соединен с входом одновибратора с задержкой по входу.first to third counters, first to third comparison circuits, seventh to eleventh AND elements, fourth to sixth OR elements, one-shot and one-shot delayed inputs, the output of which is connected to the information input of the second trigger, the direct output of which is connected to direct the input of the fourth AND element connected by the output to the first input of the second OR element, the output of the majority element is connected to the first direct inputs of the ninth to eleventh elements AND and through the one-shot to the reset input of the first trigger and the second input to element OR. connected by the output to the reset inputs of the first to third counters, the output-bits of which are connected to the inputs of the fourth to sixth elements OR, respectively, the outputs of the bits of the first counter are connected to the first groups of inputs of the first and second comparison circuits, the outputs of the bits of the second counter are connected to the second group of inputs of the second and first group of inputs of the third comparison circuits, and the outputs of the bits of the third counter are connected to the second groups of inputs of the first and third comparison circuits, the second direct inputs of the ninth to eleventh elements And connected to the outputs of the first to third comparison circuits, respectively, the inverse inputs are to the output of the first, OR element, and the outputs are connected to the first and third inputs, respectively, of the third OR element. the fourth input of which is connected to the output of the fifth element AND, the output is with (the input of the first trigger connected by the sync input to the second inputs of the first and third AND elements and the first sync input of the device, and the direct output with the information output of the device and the first inputs of the sixth-eighth AND elements, the second inputs of which are connected to the second sync input of the device and the sync input of the second trigger, and the third inputs - to the outputs of the fourth-sixth OR elements, respectively, and the corresponding inputs of the fifth AND element and majority element, wherein the output of the first OR element is connected to the input of the single-shot with input delay.
. :. -. . №( . : . :. -. . No. (.:
;i .Ш-А; i .Sh-A
15 -JLAA-..VALUA/- ь.Л..Л А АА)А Л-:Л A 15 -JLAA - .. VALUA / - b.L..L A AA) A L-: L A
Ш ;р--------; . .. ; -.W; p --------; . ..; -.
5 V 65 V 6
VIVI
...... ......
|г т/гл--;-/тагул 1 RYTCTTCTI | g t / hl -; - / tagul 1 RYTCTTCTI
«г .-.--I(Ixn:i iXML"Mr. - .-- I (Ixn: i iXML
1010
Uм ИUm And
П IP I
пP
ГУТШГОутGUTSHGOUT
....J.... J
лl
иand
fc.2fc.2
7 i7 i
LiJUJLAAA-A .A A. A. -V A A f Л Л А А Л- Л Л Л Л Л А А Л ХА ЛАЛ- -ААУ- .А д Л А/. А А А Д А А ДАЛ АЛ Л Л ЛLiJUJLAAA-A .A A. A. -V A A f L L A A L- L L L L A L HA LAL- -AAU- .A d L A /. A A A D A A DAL AL L L L
U . U.
ZZ1,ZZ1,
. а. and
1IJ j jEi®6Hi±:1IJ j jEi®6Hi ±:
(U FVtXSX Xiyr--I FMTYiyri(U FVtXSX Xiyr - I FMTYiyri
H.SH.S
1010
:. fc.3 :. fc.3
тиtee
пP
nn
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU4925633 RU1807488C (en) | 1991-04-05 | 1991-04-05 | Device for majority sampling signals |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU4925633 RU1807488C (en) | 1991-04-05 | 1991-04-05 | Device for majority sampling signals |
Publications (1)
Publication Number | Publication Date |
---|---|
RU1807488C true RU1807488C (en) | 1993-04-07 |
Family
ID=21568705
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU4925633 RU1807488C (en) | 1991-04-05 | 1991-04-05 | Device for majority sampling signals |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU1807488C (en) |
-
1991
- 1991-04-05 RU SU4925633 patent/RU1807488C/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР №62210. кл.С 06 F11/00, 1977. Авторское свидетельство СССР № 834703, кл, G 06 F 11 /20, 1979. Авторское свидетельство СССР № 1522211. кл. G 06 F.11/18. 1989. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4694291A (en) | Device for transmitting a clock signal accompanied by a synchronization signal | |
RU1807488C (en) | Device for majority sampling signals | |
SU1510105A1 (en) | Data transceiver | |
SU739510A1 (en) | Channel timing device | |
SU1193788A1 (en) | Device for synchronizing clock sequence signals | |
SU1554071A1 (en) | Device for measuring synchronizer lead time | |
SU855981A1 (en) | Device for sunchronization and normalization of pulse train | |
SU1476453A1 (en) | Asynchronous signal reception synchronizer | |
SU1034162A1 (en) | Device for shaping pulse train | |
SU1617649A1 (en) | Device for transmitting signals of initial clocking | |
SU1660204A1 (en) | Sync pulse separator | |
SU1285581A2 (en) | Device for synchronizing pulses | |
SU746887A1 (en) | Shaper of single pulses synchronized by clock frequency | |
CA1079368A (en) | Tone detection synchronizer | |
SU1075413A1 (en) | Frequency divider with variable division ratio | |
SU1695389A1 (en) | Device for shifting pulses | |
SU843301A1 (en) | Device for shaping frame synchronization signal | |
SU1614125A1 (en) | Device for receiving bi-pulse signals | |
SU1432751A1 (en) | Phase synchronizer | |
JP2532623B2 (en) | Pilot burst gate pulse generator | |
SU1128376A1 (en) | Device for synchronizing pulses | |
SU911526A1 (en) | Device for multiplying unit-counting codes | |
SU684731A1 (en) | Pulse synchronizing device | |
SU1720164A1 (en) | Device for sequential data exchange with handshaking | |
SU1765812A1 (en) | Computing system synchronizing device |