RU1784840C - Устройство дл сопр жени ЦВМ с внешними устройствами - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике, в частности к техническим средствам сбора и обработки информации , и может быть использовано дл  организации диалогового режима обмена информацией в системах коллективного пользовани  вычислительными ресурсами, мультипрограммных вычислительных системах , системах и классах дл  автоматизированного обучени  и контрол  знаний. Целью изобретени   вл етс  повышение быстродействи . Устройство содержит блок управлени , блок св зи с ЦВМ, входной блок св зи с внешними устройствами, выходной блок св зи с внешними устройствами, шесть элементов ИЛИ, два дешифратора, регистр, маркерный регистр, регистр адреса, два сдвиговых регистра, два триггера, два генератора импульсов, три группы элементов И, элемент запрета, два элемента И. шесть элементов задержки. 3 з.п.ф-лы, 5 ил.

Description

I

сл

с

Изобретение относитс  к области автоматики и вычислительной техники, в частности к техническим средствам сбора и обработки информации, и может быть использовано дл  организации диалогового режима обмена информацией в системах коллективного пользовани  вычислительными ресурсами, мультипрограммных вычислительных системах, системах и классах дл  автоматизированного обучени  и контрол  знаний.

Целью изобретени   вл етс  повышение быстродействи .

На фиг.1 представлена структурна  схема устройства; на фиг.2 - структурна  схема входного блока св зи с внешними устройствами на фиг.З - структурна  схема блика св зи с ЦВМ, на фиг.4 - структурна  схема выходного блока св зи с внешними устройствами , на фиг.5 - структурна  схема блока управлени .

Устройство содержит (фиг.1) входной блок св зи с внешними устройствами, адрес группы адресных входов 2, группу информационных входов 3, дешифратор 4, регистр 5, триггер 6, элемент задержки 7 элемент ИЛИ 8, группу элементов И 9.1 ( ,п), где п - число подключаемых ВУ, группу выходов 10, группу входов 11, сдвиговый регистр 12, элемент запрета 13, блок 14 управлени , элемент И 15, генератор 16 импульсов, элемент ИЛИ 17, элемент задержки 18, вход 19, элемент ИЛИ 20, маркерный регистр 21, элемент задержки 22, блок св зи 23 с ЦВМ, группу адресных входов 24, группу управл ющих входов 25, группу информационных входов 26 информационный выход 27, управл ющий вход 28, выходной блок св зи с внешXJ 00

.N

00

N о

ет

ними устройствами 29, группу элементов И 30.i () элемент задержки 31, дешифратор 32, элемент задержки 33, элемент ИЛИ 34, триггер 35, элемент ИЛИ 36, элемент ИЛ И 37, элемент И 38, генератор 39 импульсов , сдвиговый регистр 40, группу элементов И 41.1 (,п), группу управл ющих входов 42, группу управл ющих выходов 43, элемент задержки 44, регистр адреса 45, группу информационных входов 46, информационный выход 47 устройства и адресный выход 48 устройства. Позицией 49 обозначена ЦВМ.

Входной блок 1 св зи с внешними устройствами (фиг.2) содержит группу элементов И 50.i (.п),вход 51, группу входов 52, регистры бЗг1 ( ,k, ), где к - максимальное число байтов, составл ющих одно сообщение от ВУ, элементы И 54|J (,k, ,n), группу входов 55, информационный выход 56, входной регистр 57, информационный вход 58, входной регистр 59, элемент задержки 60, вход 61, элемент задержки 62, вход 63 блока, регистр признаков 64. ( ,п), элементы совпадени  65.i (,n), выход 66 регистра 59.

Блок св зи с ЦВМ (фиг.З) содержит коммутатор 67, вход 68, информационный выход 69 блока, группу информационных входов 70, группу элементов ИЛИ 71, блок регистров 72.i (,р, п), информационный вход 73, группу элементов ИЛИ 74.i ( ,p, п) дешифратор адреса 75, группу адресных входов 76, вход 77, вход 78 дешифратор команд 79, группу входов 80, блок регистров 81.1 ,т, -I, где I - максимальное число байтов сообщени  от ЦВМ к ВУ), группу элементов ИЛИ 82.i (,m), элемент задержки 83, выход 84, группу информационных входов 85 информационный выход 86.

Выходной блок св зи с внешними уст- ройствами (фиг.4) содержит элементы И 87.г1, где ,l, n элементов совладени  88.1, регистров 89 ( ,n; ,l), вход 90 информационный вход 91,информационный выход 92, элемент И 93, выход 94 блока, выход 95 блока, элемент задержки 96, элемент ИЛИ 97, группу элемен гов задержки 98.I.( ,п), коммутатор 99, адресный выход 100 блока, регистр признаков 101.1 (,п) информационный вход 102 блока.

Блок управлени  (фиг.5) содержит регистр 103, группу входов 104, группу элементов И 105.1 (,п), элемент И 106, вход 107, выходы 108, 109, 110, триггер 111, элемент ИЛИ 112, сдвиговый регистр 113, счетчик 114, узел пам ти 115, группу выходов 116, элемент задержки 117, элемент ИЛИ 118, элемент ИЛИ 119, элемент задержки

120, элемент И 121, генератор импульсов 122, элемент И 123, элемент задержки 124, элемент ИЛИ 125, элемент И 126, триггер 127, элемент И 128, вход 129 блока, элемент

задержки 130, элемент задержки 131, выходы 132, 133, элемент И 134, триггер 135, выход 136 блока, элемент ИЛИ 137, элементы ИЛИ 138,139, вход 140, вход 141, триггер 142, элемент ИЛИ 143, элемент И 144, счет0 чик 145, элемент И 146, генератор импульсов 147, триггер 148.

Техническа  реализаци  устройства может быть выполнена в рамках серий К 155 и К 133, а генераторы импульсов за счет при5 менени  стандартного кварцевого генератора и делител  частоты,

Устройство работает следующим образом . В процессе работы устройства (обмен в направлении 1) циклически опрашиваютс 

0 внешние устройства и последовательно анализируетс  готовность ВУ к передаче информации в ЦВМ. В последнем случае ВУ предоставл етс  сеанс обслуживани  его устройством, в процессе которого i-й байт

5 (,k) информационного сообщени , подлежащего передаче в ЦВМ, записываетс  в один из регистров соответствующей подключенному ВУ зоны локальной пам ти (Л П) входного блока 1. После этого устройство

0 анализирует готовность следующего ВУ. Законченное сообщение от i-ro ВУ побайтно формируетс  в соответствующей зоне в течение цикла обслуживани  i-ro ВУ устройством , Последний байт сообщени  от каждого

5 ВУ содержит код конец сообщени  от ВУ. Когда законченное сообщение от i-ro ВУ сформировано в соответствущей зоне. 1-й разр д маркерного регистра устанавливаетс  в 1.

0Когда все ВУ сформируют сообщени 

дл  передачи в ЦВМ в соответствующих зонах ЛП входного блока 1, либо по истечении определенного интервала времени, отводимого дл  опроса внешних устройств, блок 14

5 управлени  формирует на своих выходах управл ющие сигналы, которые блокируют работу блока 1 и инициируют запись переданной ВУ информации в соответствующие зоны чтени  ЛП блока 23, если она

0 свободна, о чем свидетельствует сигнал, формируемый блоком 23, причем передаютс  лишь полностью сформированные сообщени , признаком которых служит установленный в 1 соответствующий разр д

5 маркерного регистра. В случае зан тости пам ти блока 23 передача информации задерживаетс  до ее освобождени . Вслед за этим устройство возобновл ет процесс формировани  сообщений от внешних уст- ройств, причем маркерный регистр

обнул етс , и одновременно информаци , поступивша  в зоны чтени  ЛП блока 23, передаетс  в ЦВМ, а в зонах записи ЛП блока 23 побайтно формируютс  сообщени , подлежащие передаче от ЦВМ к ВУ. Дл  этого в ЦВМ перед началом считывани  информации от какого-либо ВУ передаютс  адреса соответствующих зон чтени  и записи . Эти адреса зафиксированы в узле пам ти , вход щем в состав блока 14 управлени . По окончании обработки всей информации, поступившей в зоны чтени  ЛП блока 23 когда устройством в соответствующих зонах записи сформированы сообщени  от ЦВМ, подлежащие передаче соответствующим ВУ, о чем свидетельствуют управл ющий сигнал конец обработки, формируемый ЦВМ, блок 14 управлени  формирует управл ющие сигналы, блокирующие работу блока 23. и инициирующие передачу информации из зон чтени  локальной пам ти блока 23 в соответствующие зоны локальной пам ти выходного блока 29, при условии, что локальна  пам ть последнего свободна, о чем свидетельствует формируемый блоком управл ющий сигнал. В противном случае передача задерживаетс  до освобождени  этой пам ти. Затем обнул етс  локальна  пам ть блока 23, и в нее может быть записана информаци , подлежаща  передаче в ЦВМ из локальной пам ти входного блока 1 В этом врем  устройством организуетс  опрос ВУ на готовность к чтению информации, поступившей из ЦВМ (к обмену в направлении П). ВУ циклически опрашиваютс , и в случае готовности 1-го ВУ к приему этому ВУ предоставл етс  сеанс обслуживани  устройством, в течение которого j-й байт ) сообщени  от ЦВМ к этому ВУ передаетс  обслуживаемому внешнему устройству. В процессе побайтного чтени  устанавливаютс  в $ младшие маркерные разр ды регистров локальной пам ти блока 29, единичное состо ние которых свидетельствует о наличии информации в соответствующем регистре. Маркерные разр ды регистров локальной пам ти выходного блока 29 устанавливаютс  в 1 в момент поступлени  на эти регистры информации из регистров локальной пам ти блока 23, Дл  этого последние имеют дополнительный младший разр д, устанавливаемый из 1 дополнительным младшим разр дом кодов, записываемых на указанные регистры в процессе побайтного формировани  устройством сообщений от ЦВМ к ВУ в ЛП блока 23. ЛП выходного блока 29 считаетс  свободной, если все маркерные разр ды образующих ее регистров имеют нулевое значение, о чем свидетельствует

формируемый блоком выходной управл ющий сигнал.

После того, как вс  информаци  из ЛП выходного блока 29 передана соответствую- 5 щим ВУ, в нее может быть записана подлежаща  передаче от ЦВМ к ВУ информаци  из блока 23 и описанные процессы повтор ютс .

Таким образом, устройство реализует

0 одновременный процесс записи информации от ВУ, передачи ее в ЦВМ, формировани  сообщений от ЦВМ к ВУ и передачу их соответствующим ВУ,

По входу 19 устройства поступает сиг5 нал начало работы. Этот сигнал, поступа  на вход маркерного регистра 21 устанавливает его в состо ние 111... 11. Сигналами с соответствующих единичных выходов р з- р дов регистра 21 открываютс  элементы И

0 50.i (,п). Через элемент ИЛИ 20 сигнал с входа 19 поступает на вход 51 блока 1, и далее через элементы И 50.i на входы регистров 53i, устанавлива  их в исходное состо ние 000 ..01. Устанавливаемый в ходе

5 описанных выше процессов в единичное состо ние младший разр д регистров 53  вл етс  маркерным и служит дл  управлени, записью информации в соответствующий регистр 53м как описано ниже.

0 Одновременно с установкой в исходное состо ние регистров 53 сигнал с выхода элемента ИЛИ 20 поступает на вход элемента задержки 22 и по истечении времени, необходимого дл  описанных процессов через

5 элемент 22 поступает на вход регистра 21, устанавлива  его в состо ние 000..,00.

Вслед за этим единичный сигнал по вл етс  на выходе элемента задержки 18 и через элемент ИЛИ 17 поступает на единич0 ный вход триггера 6, устанавлива  его в 1. Элемент И 15 открываетс  и через него на вход элемента запрета 13 поступает импульс с генератора 16. Сигнал с выхода элемента задержки 18 поступает

5 одновременно и на вход 140 блока 14 управлени , и т.о., через элемент ИЛИ 137 устанавливает в исходное состо ние счетчик 145, через элемент ИЛИ 139 в состо ние 1 триггер 142, в исходном состо нии установ0 ленный в 0, открыва  тем самым элемент И 134, и через элемент ИЛИ 138 на нулевой вход триггера 135, который в исходном состо нии установлен в 1. Через открытый элемент И 146 на вход счетчика 145 посту5 пают импульсы с генератора 147, вызыва  уменьшение его содержимого на единицу по поступлении аждого очередного импульса . Состо ние 000...00 счетчика 145 индицируетс  единичным сигналом на его управл ющем выходе, причем счетчик 145

сохран ет это состо ние до поступлени  управл ющего сигнала установки в исходное состо ние по своему входу.

Так как триггер 135 находитс  в нулевом состо нии, а значит, выход 136 блока 14 находитс  в состо нии О, то, следовательно , элемент запрета 13 открыт и через этот элемент на вход первого сдвигового регистра 12 поступает управл ющий импульс, формируемый генератором 16. При помощи сдвигового регистра 12 и группы элементов И 9. производитс  опрос готовности внешних устройств (ВУ) к передаче информации в ЦВМ (обмен в направлении 1). ВУ выставл ют сигналы готовности к обмену в направлении 1 на шине 11,  вл ющейс  группой входов устройства, причем каждому ВУ соответствует определенный разр д шины 11. Каждый разр д шины 11 св зан с входом соответствующего элемента И 9.I и, т.о. этот элемент открываетс  выставленным единичным сигналом готовности последнего к обмену в направлении 1. В случае совпадени  сигнала готовности i-ro ВУ и сигнала установившегос  (после очередного сдвига содержимого кольцевого сдвигающего регистра 12) в единичное состо ние 1-го разр да регистра 12 на выходе элемента И 9 формируетс  единичный сигнал, который через элемент ИЛИ 8 устанавливает триггер 6 в 0. Элемент И 15 закрываетс , и т.о. блокируетс  поступление управл ющих импульсов на вход регистра 12. Одновременно сигнал с выхода элемента ИЛИ 8 поступает на вход элемента задержки 7.

В результате по влени  единичного сигнала на выходе элемента И 9.1 соответствующий i-й разр д шины 10,  вл ющейс  группой выходов устройства, устанавливаетс  в 1, и этот единичный сигнал инициирует процесс обмена i-ro ВУ в направлении 1.

По поступлении управл ющего сигнала по шине 10 i-e ВУ снимает сигнал готовности на соответствующем i-м разр де шины 11. Одно временно 1-е ВУ устанавливает код адреса этого ВУ на адресном входе 2 устройства (а, значит, на адресном входе 63 блока 1) и байт информационного сообщени , подлежащего передаче в ЦВМ на информационном входе 3 устройства (а, значит на информационном входе 58 блока 1). Код конец сообщени  от ВУ  вл ющийс  управл ющим кодом, свидетельствующим об окончании текущего информационного сообщени  подлежащего передаче от 1-го ВУ в ЦВМ, внешние устройства также устанавливают на информационном входе 3 устройства. Т.о. каждое ВУ обмениваетс  с устройством в наТТравлении 1 информацией в следующем формате:

АВУ БИ , или АВУ КС , где АВУ - адрес 1-го ВУ,

БИ - байт информационного сообщени , передаваемого в ЦВМ,

КС - код конец сообщени  от ВУ/. Сн тие сигнала готовности 1-го ВУ на шине 11 приводит к изменению сигнала на выходе элемента И 9.I и далее на выходе

0 элемента ИЛИ 8 из 1 в О. На входах дешифратора 4 и регистра 5 управл емых отрицательным перепадом управл ющего сигнала по управл ющему входу, установлены коды соответственно байта сообщени 

5 от i-ro ВУ и адреса 1-го ВУ, поступившие по входам 3 и 4 устройства. Адрес ВУ записываетс  на регистр 5. В случае поступлени  по входу 3 кода конец сообщени  от ВУ/, дешифратор формирует на своем выходе уп0 равл ющий сигнал, поступающий на вход регистра 5, и разрешающий выдачу кода адреса ВУ с регистра 5 на входы дешифратора 32, формирующего на соответствующем выходе единичный сигнал,

5 устанавливающий в 1 соответствующий 1-й разр д маркерного регистра 21. Единица в -м разр де маркерного регистра 21 свидетельствует о том, что i-e ВУ полностью сфор- мировало сообщение, подлежащее

0 передаче в ЦВМ и закончило очередной цикл обмена в направлении 1.

Одновременно с этими действи ми сигнал с выхода элемента ИЛИ 8 (отрицательный перепад) поступает на вход 61 блока 1

5 и далее на входы регистров 57 и 59, а также на вход элемента задержки 60. Коды адреса ВУ и байта сообщени  от ВУ (информационный байт сообщени  от ВУ или код конец сообщени  от ВУ/) записываютс  соответ0 ственно на регистр 59 и старшие разр ды регистра 57. Младший (9-й) разр д регистра 57  вл етс  управл ющим и посто нно сохран ет значение О. По окончании процесса анализа байта сообщени  от ВУ на

5 идентичность с кодом конец сообщени  от ВУ управл ющий сигнал (отрицательный перепад) по вл етс  на выходе элемента задержки 60, поступа  на вход элемента задержки 62 и вход р егистра 59, а также входы

0 регистров 64. ( ,п) и коды, зафиксирован- этих регистрах выдаютс  на соответствующие группы входов соответствующих элементов совпадени  65.i (,n).

На регистрах признаков 64 i зафиксиро5 ваны коды адресов ВУ, обменивающихс  информацией с ЦВМ. При совпадении кода, поступающего на группы входов всех элементов совпадени  65 i с регистра 59 и кода, поступающего на группу входов элементов совпадени  65.1 с регистра 64.1 соответствующий элемент совпадени  формирует на своем выходе единичный сигнал. Одновременно с по влением сигнала на выходе одного из элементов совпадени  65.1 с выхода элемента задержки 62 на вход регистра 57 подаетс  отрицательный перепад управл ющего сигнала, чем инициируетс  выдача кода с этого регистра на информационные входы все регистров (,k, ,n).

„Следует отметить, что регистры 53. i (,k) представл ют собой зону локальной пам ти блока, под которой понимаетс  совокупность регистров 53. i (,k, ,n), достаточную дл  записи сообщени  от j-ro ВУ максимально допустимой длины (k байт, где k e N, k 0). Код с регистра 57 записываетс  в первый свободный регистр 53.i j-й зоны , соответствующей j-му ВУ, которое в текущий момент обслуживаетс  устройством . Первый свободный регистр зоны определ етс  следующим обоазом. Прием кода на каждый регистр 53. i разрешаетс  управл ющим сигналом, поступающим на вход каждого из указанных регистров с выхода соответствующего элемента И 54 Ji (,k, ,n). Сигнал на выходе элемента 54.JI формируетс  при одновременном наличии единичных сигналов ча всех его входах, т.е. при наличии сигналов на:

1)выходе соответствующего элемента совпадени  65.1,

2)единичном выходе младшего разр да соответствующего регистра 53

3)нулевом выходе младше гр разр да регистра 53 н (в случае, если ,k).

В том случае, если , т.е. рассматриваетс  первый регистр 53 i j-й зоны, то управл ющий сигнал на выходе элемента 53Л формируетс  при наличии сигналов на выходе элемента совпадени  65,1 и единичном выходе младшего разр да регистра 53.V Как указывалось выше, младшие разр ды регистров 53 i  вл ющиес  маркерными, устанавливаютс  в 1 перед началом работы устройства, а также в случае очистки зоны как это Описано ниже.

Описанные услови  формировани  разрешающего прием кода управл ющего сигнала на входе регистра 53. i обеспечивают запись очередного байта сообщени  j-ro ВУ в каждом сеансе обслуживани  его устройством в очередной регистр зоны. Пусть зо- на осто ща  из группы регистров 53. ,п) пуста, Тогда требуемые сигналы при записи первого байта сообщени  от j-ro ВУ формируютс  на входах элемента И 53. При записи байта информационного сообщени , поступающего по информационным входам регистра 53Л младший маркерный разр д этого регистра устанавливаетс  в О

сигналом с младшего разр да регистра 57.  вл ющегос  управл ющим разр дом записи . Т.о. в следующем (втором) сеансе обслуживани  J-ro ВУ устройством требуемые 5 сигналы сформируютс  на входах элемента И 53 J2 и следующий (второй) байт сообщени  от j-гэ ВУ будет записан на регистр 53. 2 и т.д. в последующих сеансах.

По истечении временного интервала,

0 необходимого дл  записи байта информационного сообщени  от ВУ в соответствующий регистр локальной пам ти блока 1 сигнал по вл етс  на выходе элемента задержки 7, триггер 6 через элемент ИЛИ 17

5 устанавливаетс  в 1 и через элемент И 15 и элемент запрета 13 с генератора 16 на вход регистра 12 подаетс  управл ющий импульс, в 1 устанавливаетс  следующий разр д регистра 12, в результате чего оргэ0 низуетс  опрос следующего ВУ на готовность к обмену в направлении 1 и описанные процессы повтор ютс . В случае , если очередное ВУ не готово к обмену в направлении 1, т.е. управл ющий сигнал

5 на соответствующем разр де шины 11 отсутствует , то описанные процесссы, в результате которых происходит запись байта сообщени  от ВУ в локальную пам ть блока 1 не инициируютс , и на управл ющий вход

0 регистра 12 с выхода генератора 16 через указанные элементы поступает очередной управл ющий сигнал, в результате чего опрашиваетс  следующее ВУ.

Временной интервал, отводимый дл 

5 опроса ВУ и записи информации, готовой к передаче в ЦВМ в локальную пам ть блокз 1, задаетс  временем, которое необходимо дл  изменени  состо ни  счетчика 145 из исходного в состо ние 000...00 под воз0 действием управл ющих сигналов, поступающих на вход счетчика 145 и генератора 147. Внешние устройства могут сформировать законченные информационные сообщени  в соответствующих зонах локальной

5 пам ти блока 1 до истечени  этого временного интервала. Такое событие индицирует- с  состо нием 111...11 маркерного регистра 21. В этом случае происходит следующее . Единичные сигналы с выходоа ре0 гистра 21 поступают по группе управл ющих входов 104 блока 14 управлени  на входы элемента И 144, и на его выходе по вл етс  единичный потенциал, в результате чего через элемент ИЛИ 143 и

5 открытый сигналом с единичного выхода триггера 142 элемент И 134 устанавливаетс  в 1 триггер 135. Нулевым сигналом с нулевого выхода триггера 135 закрываетс  элемент И 146, преп тству  тем самым поступлению импульсов с генератора 147 не

вход счетчика 145. Единичный потенциал с единичного выхода триггера 135 через элемент ИЛИ 137 поступает нэ вход счетчика 145, устанавлива  его в исходное состо ние. Одновременно сигнал с единичного выхода триггера 135 приводит к по влению единичного сигнала на выходе блока 14, закрывающего элемент Запрета 13, в результате чего блокируетс  поступление управл ющих импульсов на вход регистра 12с гене- ратора 16 и тем самым, опрос ВУ на готовность к обмену в направлении 1. Одновременно единичный сигнал с выхода элемента И 134 поступает на вход элемента И 126, открытый сигналом с единичного в ыхо- да триггера 148, установленного в исходном состо нии в 1. На выходе элемента и 126 по вл етс  единичный сигнал, устанавливающий триггер 148 в 0 и поступающий на вход элемента задержки 131, на выходе ко- торого по истечении времени, необходимого на описанные действи , по вл етс  сигнал, в результате чего единичный сигнал по вл етс  на выходе 133 блока 14 управлени . Одновременно сигнал с выхода эле- мента 131 поступает на вход регистра 103, разреша  прием на этот регистр кода с группы управл ющих входов 104 блока 14. Сигнал с выхода 133 блока 14 поступает на входы группы элементов И ЗОЛ открытые единичными сигналами по своим вторым входам с выходов соответствующих разр дов регистра 21, и на выходах этих элементов И 30.1 формируютс  единичные сигналы, поступающие на группу входов 55 блока 1 и далее на входы регистров 53.V иницииру  выдачу информации с этих регистров на их информационные выходы, образующие информационный выход 56 блока 1. С в ыхода 56 блока 1 информаци  поступает на инфор- мационный вход 73 блока 23, образуемый информационными входами регистров 72.1.

Одновремено с формированием еди- ничного сигнала на выходе 133 блока 14 единичный сигнал формируетс  также и на выходе 132 блока 14. Сигнал с этого выхода поступает на вход 78 блока 23 обмена и далее на входы элементов ИЛИ 74.1 (НТТр, где п) и далее на еходы регистров 72.1,  вл ющиес  синхровходами этих регист- ров, а также входы регистров 72.1 (М.р),  вл ющиес  входами разрешени  записи этих регистров. В результате описанных действий информаци  с регистров 53А записываетс  в соответствующие регистры 72.1, В случае, если элемент И 126 закрыт, описанные процессы задерживаютс  до формировани  ЦВМ сигнала конец обработки на входе 28 устройства.

Регистры 72.1 образуют первый блок регистров локальной пам ти блока 23 обмена. В целом под локальной пам тью блока 23 понимаетс  совокупность регистров 72.1 и 81.j, ,rn; , причем регистры 81 ,j образуют второй блок регистров локальной пам ти блока 23.

Логически первый и второй блоки регистров разбиты на зоны, в которые помещаетс  информаци , передаваема  соответствующим ВУ в ЦВМ или подлежаща  передаче из ЦВМ в соответствующее внешнее устройство. Так, в зоны первого блока регистров 72.1 локальной пам ти блока 23 поступает информаци  из соответствующих зон локальной пам ти входного блока 1. Информаци  же, подлежаща  передаче к ВУ, размещаетс  в соответствующие зоны второго блока регистров 81.j локальной пам ти блока 23, а по окончании формировани  сообщений or ЦВМ передаетс  в соответствующие зоны локальной пам ти блока 29, и оттуда побайтно считываетс  соответствующими ВУ. В результате работы устройства оно перед началом передачи информации , поступившей от какого-либо j-ro ВУ ,п), а значит, зафиксированной в соответствующей j-й зоне локальной пам ти блока 23, передает в ЦВМ адрес этой соответствующей зоны первого блока регистров 72, (номер регистра 72.1, в котором записан первый байт сообщени  от j-ro ВУ), а также адрес соответствующей зоны из второго блока регистров локальной пам ти блока 23 (номер регистра 81.1, в который ЦВМ запишет первый байт своего сообщени  этому j-му В У). Эти адреса записаны в блоке пам ти 115 и выдаютс  последовательно на информационный выход 27 устройства как описано ниже. Далее ЦВМ генерирует адреса регистров 72. и 81,1, откуда считываютс  и куда записываютс  байта сообщенный соответственно от ВУ и ЦВМ. Сгенерированный ЦВМ адрес, поступающий с группы адресных входов 25 устройства на группу адресных входов 76 блока 23 и далее на входы дешифратора 75 при преобразуетс  в единичный сигнал на соответствующем выходе дешифратора 75 и совместно с сигналом с одного из выходов дешифратора 79, на входы которого поступает генерируемый ЦВМ код запись, или код чтение, поступающий на группе входов 25 устройства на группу входов 80 блока 23, инициирует процесс записи или считывани  байта информации с регистра 81,1 или 72.. Т.о. ЦВМ обмениваетс  с устройством данными в следу ю щем фр те

Адрес| КОД Чтение | при считывании

информации

Адрес код Запись байт И

1)при записи - информации

Следует отметить, что при записи байта информации от ЦВМ в регистр 81.1 в младший дополнительный разр д регистра 81.1 записываетс  маркер 1, формируемый ЦВМ и используемый в дальнейшем как признак наличи  информации в регистре 89. i куда передаетс  коде регистра 81.1 дл  дальнейшей его передачи к соответствующему ВУ как описано ниже.

Сигнал с выхода 133 блока 14 поступает на вход элемента задержки 31. и по истечении времени, необходимого дл  записи информации с регистров 53Л на регистры 72.1 поступает на вход элемента ИЛИ 20 и далее на вход блока 1, а также на вход элемента задержки 22, В результате единичный потенциал поступает на входы всех элементов И 50.J и на выходах элементов открытых единичным потенциалом по соответствующему входу из второй группы управл ющих входов 52 блока 1, формируетс  единичный сигнал, устанавливающий в исходное состо ние 000...01 все регистры 53. i соответствующих зон. Вслед за этим единичный потенциал по вл етс  на выходе элемента задержки 22 и поступает на вход регистра 21, устанавлива  его в 000...00.

В этот момент единичный сигнал по вл етс  на выходе элемента задержки 130, т.к. на его вход ранее поступил единичный сигнал с выхода элемента задержки 131. Триггер 142 устанавливаетс  в О, закрыва  элемент И 134, и через элемент ИЛИ 138 триггер 135 устанавливаетс  в О. Т.о. блокируетс  возможность передачи информации из локальной пам ти блока 1 в блок 23. Открываетс  элемент И 146 и начинает уменьшатьс  значение счетчика 145. Одновременно снимаетс  запрещающий потенциал с входа элемента запрета 13, и возобновл етс  процесс опроса ВУ и записи информации от них в локальную пам ть блока 1.

В случае, если не все подключаемые ВУ сформировали законченное сообщение в соответствующих зонах локальной пам ти блока 1, то передаватьс  в локальную пам ть будут только полностью сформированные сообщени  из соответствующих зон, т.к. управл ющие сигналы, инициирующие процесс передачи этой информации, описанные выше, будут формироватьс  лишь дл  тех j-x зон, которым соответствует единичное состо ние j-ro разр да маркерного регистра 21. С учетом сказанного, процесс передачи информации из локальной пам ти блока 1 в локальную пам ть блока 23 происходит идентично описанному выше с той лишь разницей, что сигнал на выходе элемента ИЛИ 143 формируетс  вследствие поступающего на вход этого элемента единичного сигнала с выхода счетчика 145. Одновременно с формированием управл ющих сигналов на управл ющих выходах 132 и 133 блока 14 управлени  сигнал с выхода элемента задержки 131 поступает

0 также и на единичный вход триггера 111, установленного в исходном состо нии в 0, и переводит его в состо ние 1. Когда ЦВМ не находитс  в состо нии обмена с устройством , как это имеет место в данном случае,

5 она формирует на входе 28 устройства, а значит и на входе 129 блока 14 единичный управл ющий CHI нал. Т.о. элемент И 128 открыт, и единичный сигнал с единичного выхода триггера 111 поступает через этот

0 элемент на единичный вход триггера 127, установленного в исходном состо нии в 0, и переводит его в состо ние 1. Элемент И 121 открываетс , и на вход сдвигового регистра 113, установленного в исходном состо нии

5 в 000,..00 поступает единичный сигнал с выхода генератора 122. Первый разр д регистра 113 устанавливаетс  в 1 и единичный потенциал поступает на вход первого элемента И из группы элементов И 105-i. На

0 входы элементов 105.1 поступают сигналы с единичных выходов соответствующих разр дов регистра 103, причем в Г установлены те разр ды, которые соответствуют зонам локальной пам ти блока 1, информа5 ци  из которых поступила в зоны блока 23. Т.о. наличие единичного потенциала на выходе j-ro разр да регистра 103 означает, что информаци  из соответствующей зоны локальной пам ти блока 23 должна быть пере0 дана в ЦВМ.

Т.о., в том случае, если на входе элемента И 105.1 также имеетс  единичный потенциал , то единичный сигнал формируетс  на его выходе и через элемент ИЛИ 125 посту5 пает на вход элемента задержки 124 и вход элемента И 123. Элемент И 123 открыт единичным потенциалом с выхода элемента И 121 через элемент ИЛИ 129, Т.о., на третий управл ющий вход счетчика 114, установ0 ленного в исходное состо ние, поступает сигнал выдать код, и код с информационных выходов счетчика 114 поступает на адресные входы блока посто нной пам ти 115. Вследствие этого на информационных

5 выходах блока пам ти 115, а значит, и на группе информационных входов блока 14 управлени  по вл етс  код, представл ющий собой адрес первого регистра зоны (в данном случае первой) локальной пам ти блока 23, информаци  из которой должна

блока 23, информаци  из которой должна быть передана в ЦВМ. Этот код поступает на группу информационных входов 70 блока 23 и далее на группу вхоДов коммутатора 67, который вследствие наличи  единичного сигнала на своем управл ющем входе, поступающем с входа 68 блока 23, коммутирует поступивший код на свои выходы и далее на информационный выход 69 блока 23, а значит, на информационный выход 27 устройства . Т.о. адрес первого регистра 5SJi зоны локальной пам ти блока 23, информаци  из которой подлежит переда че в ЦВМ, передаетс  в ЦВМ.

Одновременно сигнал с выхода элемента И 121 поступает на вход элемента задержки 120, а также на вход элемента ИЛИ 128 и далее на вход элемента задержки 117. По истечении времени необходимого на выдачу кода со счетчика 114, на выходе элемента 117 по вл етс  единичный потенциал, поступающий на вход счетчика 114 и его содержимое увеличиваетс  на единицу. Далее сигнал по вл етс  на выходе элемента задержки 120 и поступает на вход элемента ИЛИ 118 и далее на вход элемента задержки 117, а также через элемент ИЛИ 119 на вход элемента И 123. Этот элемент И 123 открыт единичным потенциалом с выхода элемента ИЛИ 125, и т.о., на вход счетчика 114 поступает управл ющий сигнал и происходит выдача кода с этого счетчика на адресные входы узла пам ти 115, и код из следующей  чейки (в данном случае второй) по вл етс  на информационных выходах узла 115, Этот код представл ет собой адрес первого регистра зоны (в данном случаэ первой) локальной пам ти блока 23, куда ЦВМ должна записывать информацию, подлежащую передаче соответствующему (в данном случае первому) ВУ. Аналогично адресу зоны чтени  код адреса зоны записи передаетс  в ЦВМ. ЦВМ снимает единичный сигнал по входу 28 устройства. Коммутатор 67 переключаетс  в режим коммутации на свои выходы информации с выходов группы элементов ИЛИ 71. Далее сигнал по вл етс  на выходе элемента задержки 117, к содержимому счетчика прибавл етс  единица, и т.о., на нем сформирован код адреса третьей  чейки узла 115, в которой записан адрес следующей зоны чтени  (второй ) локальной пам ти блока 23. Структура информации, размещаемой в узле пам ти 115 приведена на рис.1.Далее сигнал по вл етс  на выходе элемента задержки 124, и через элемент ИЛИ 112 триггер 127 устанавливаетс  в 0. Элемент И 121 закрываетс , блокиру  поступление на вход регистра 113

импульсов с генератора 122. Далее организуетс  процесс обмена устройства с ЦВМ.

Следует отметить, что в случае наличи  О в первом разр де регистра 103 в рассматриваемом в качестве примера случае, элемент И 123 закрыт сигналом 0 с выхода элемента ИЛИ 125 и выдача кода с выходов счетчика 114 блокирована. Происходит последовательное увеличение содержимого

счетчика на три единицы как описано выше, однако в ЦВМ никака  информаци  не передаетс . После увеличени  содержимого счетчика 114 на три единицы его значени  будут представл ть собой адрес  чейки узла

пам ти 115, в которой записан адрес первого регистра 72, зоны чтени  локальной пам ти блока 23, соответствующей следующему ВУ. Сигнал со входа 28 устройства не снимаетс , т.к. никака  информаци  в ЦВМ не

передавалась. Дапее через элемент И 121 с генератора 122 поступает следующий импульс и содержимое регистра 113 сдвигаетс  на 1 разр д. Т.о. анализируетс  следующий разр д регистра 103, т.е. наличие информации в следующей зоне чтени  локальной пам ти блока 23 и описанные процессы повтор ютс .

Процесс обмена информацией между устройством и ЦВМ рассмотрим на примере

передачи байта информации из оргистра 72,1 зоны чтени  локальной пам ти блока 23, Адрес этого регистра передачи устройством в ЦВМ как описано выше. При считывании байта информации ЦВМ выставл ет

адрес регистра 72.1 на группе адресных входов 24 устройства, а, значит на группе адресных входов 76 блока 23, и код команды чтение на группе входов 25 устройства, а значит, на группу входов 80 блока 23. Дешифратор 79 формирует на своем выходе единичный сигнал, который подаетс  на входы всех регистров 72.1, разреша  выдачу кода с этих регистров. Однако код выдаетс  с единственного регистра 72.1, а именно с

того, на входе которого (входе выбора кристалла ) сформирован через элемент ИЛИ 74.i единичный сигнал с соответствующего выхода дешифратора 75, что определ етс  адресом регистра 72.i поступающим от ЦВМ

на входы дешифратора 75 с группы адресных входов блока 23. Код с соответствующего регистра 72.1 через группу элементов ИЛИ 71 и коммутатор 67 поступает на информационный выход 69 блока 23, а значит,

на информационный выход 27 устройства, и т.о. передаетс  в ЦВМ.

Запись байта сообщени  от ЦВМ в соответствующий регистр 81.1 осуществл етс  аналогично с той разницей, что дешифратор

7J) формирует сигнал на своем выходе, разреша  прием кода на регистры 81.1. Конкретный регистр 81.1 выбираетс  сигналом с одного из выходов дешифратора 75 через элемент ИЛИ 82,1 в соответствии с адресом, сгенерированным ЦВМ. Код, записываемый в регистр выставл етс  ЦВМ одновременно с кодами адреса и команды запись на первой группе информационных входов 26 устройства , а значит, на группе информационных входов 85 блока 23, к ко- торому подключены информационные входы всех регистров 81.1.

После того, как вс  информаци  считана ЦВМ из обрабатываемой зоны чтени  и в соответствующей зоне записи локальной пам ти сформировано сообщение от ЦВМ соответствующему ВУ ЦВМ формирует на входе 28 устройства сигнал конец обработки .

По окончании процесса последователь- ного анализа наличи  информации в зонах чтени  локальной пам ти блока 23 и выдачи ее в ЦВМ и формировани  в соответствующих зонах записи сообщени  дл  БУ счетчик 114 находитс  в конечном состо нии, и на его выходе по вл етс  управл ющий сигнал , через элемент ИЛИ 112 устанавливающий в 0 триггер 127. Также устанавливаетс  в 0 триггер 111. Тем самым закрываетс  элемент И 128 и блокируетс  цепь управле- ни  сдвиговым резистором 113, т.к. элемент И 121 закрываетс  и импульсы с генератора 122 на вход регистра 113 не поступают. Сигналом с выхода счетчика 114 регистр 1.13 устанавлива-тс  в исходное состо ние 000.,.00. Одновременно сигналом с выхода счетчика 114 устанавливаетс  в 000...00 регистр 103. Этим же сигналом, поступающим на вход счетчика 114, этот счетчик устанавливаетс  в 000..00. Единичным сигналом с нулевого выхода триггера 111 открываетс  элемент И 106.

Далее, информаци , подлежаща  передаче к ВУ должна быть передана из зон записи локальной пам ти блока 23 в соот- ветствующие зоны локальной пам ти выходного блока 29.

Элемент И 106 открыт единичным потенциалом с выхода триггера 111 В случае, если локальна  пам ть выходного блока 29, под которой понимаетс  совокупность, регистров 89Л ,1; ) свободна, о чем свидетельствует нулевое состо ние маркерных младших разр дов этих регистров, а, значит , и единичное состо ние выхода элемен- та И 93, информаци  из регистров 81.1 зон записи блока 23 передаетс  е соответствующие регистры 89.| блока 29. Впоследнем случае сигнал с выхода 94 блока 29 поступает на вход 107 блока 14. Т.о., на выходе

элемента И 106 по вл етс  единичный сигнал , что определ ет переход в единичное состо ние выходов 108, 109 и 110 блока 14 Сигнал с выхода 108 блока 14 поступает на вход блока 23, и т.о, на:

-входы регистров 72.1 и входы элементов ИЛИ 74.1 в результате чего все регистры 72.1 устанавливаютс  в 000...00,

-на все входы регистров 81.1 и входы всех элементов ИЛИ 82.1, в результате чего коды, зафиксированные на этих регистрах, поступают на информационные выходы этих регистров, образующие информационный втыход 86 блока 23, и т.о. эта информаци  поступает на информационный вход 21 блока 29,

-на вход элемента задержки 83.

Сигнал на выходе 110 блока 23 поступает на управл ющий вход 90 блока 29, и т.о. на входы регистров 89.1. образующих локальную пам ть блока 29. Эти входы указанных регистров  вл ютс  разрешающими входами приема кода на эти регистры с их информационных входов. Т.о., коды с регистров 81.1 записываютс  на соответствующие регистры 89/j и. т.о., информационные сообщени , подлежащие передаче от ЦВМ к соответствующим ВУ оказываютс  размещенными в соответствующих зонах (образуемых регистрами 89., ,п) локальной пам ти блока 29. Сигнал на инверсном выходе 109 блока 14 поступает на вход регистра 40, устанавлива  его в исходное состо ние, и одновременно на вход элемента задержки 33,

По истечении времени, необходимого дл  передачи информации из локальной пам ти блока 23 в локальную пам ть блока 29 единичный сигнал по вл етс  на выходе элемента задержки 83 и поступает на входы регистров 81.i и через элементы ИЛИ 82. на входы этих регистров. Тем самым регистры 81.1 устанавливаютс  в 000,„00. Локальна  пам ть блока 23 свободна. Сигнал с выхода элемента задержки 83 вызывает по вление единичного сигнала на выходе 84 блока 23. поступающем на вход 141 блока 14, и через элемент ИЛИ 130 устанавливают триггер 142 в 1. т.к. триггер 148 установлен в 1 сигналом с выхода элемента И 106, т.е. элемент И 126 открыт по описанным выше правилам, информаци  из локальной пам ти блока 1 может быть передана в локальную пам ть блока 23 дл  передачи в ЦВМ.

Триггер 35 установлен в исходном состо нии в О, т.о. единичный сигнал на выходе элемента И 92, формируемый этим элементом в исходном состо нии, т.к. локальна  пам ть блока 29 свободна, не измен ет состойни  элементов устройства.

По истечении времени, необходимого л  записи информации с регистров 81.1 не оответствующие регистры 89, i, единичный игнал по вл етс  на выходе элемента заержки 33, и через элемент ИЛИ 34 поступает на единичный вход триггера 35, станавлива  его в 1. Элемент И 38 открываетс , и через него на вход кольцевого сдвигового регистра 40 поступает импульс с генератора 39. Регистр 40 устанавливаетс  в 100...00 и на первый вход элемента И 41,1 поступает единичный сигнал.

В соответствующей зоне локальной па- м та 29, состо щей из регистров 89ji (,i; ,n) размещаетс  информаци , поступивша  из соответствущей зоны записи локальной пам ти блока 23, состо щей из регистров 81.J J). Эта информаци  последовательно побайтно, начина  с первого байта.ередзетс  к соответствующему 1-му ВУ (1-1,п), причем в течение одного сеанса обслуживани  i-ro ВУ устройством передаетс  один байт сообщени , подлежащего передаче к этому ВУ, после чего устройство переходит к обслуживанию следующего Н-1- го ВУ. d сеансов обслуживани  1-го ВУ устройством , где d - число байтов сообщени , подлежащего передаче от ЦВМ к этому ВУ, d 1, составл ет цикл обслуживани  этого ВУ устройством.

ВУ выставл ют сигналы готовности к обмену в направлении П на шине 42,  вл ющейс  группой входов устройства, причем каждому ВУ соответствует разр д шины 42. Каждый разр д шины 42 св зан с первым входом соответствующего элемента И 41.1, и т.о. этот элемент открызаетс  выставленным единичным сигналом готовности i-ro ВУ в случае готовности последнего к обмену в направлении П. В случае совпадени  сигнала готовности i-ro ВУ и сигнала, установившегос  (после очередного сдвига содержимого кольцевого сдвигающего ре- гист ра 40) в единичное состо ние 1-го разр да регистра 40 на выходе элемента И 41.1, формируетс  единичный сигнал, который через элемент ИЛИ 37 и элемент ИЛИ 36 устанавливает триггер 35 в 0. Элемент И 38 закрываетс , и т.о. блокируетс  поступление управл ющих импульсов на вход регистра 40. Одновременно сигнал с выхода элемента ИЛИ 37 поступает на вход элемента задержки 44 и вход регистра 45.

В результате по влени  единичного сигнала на выходе элемента И 41.i соответствующей 1-й разр д шины 43,  вл ющейс  группой выходов устройства, устанавливаетс  в 1, и этот единичный сигнал инициирует процесс обмена 1-го ВУ в направлении П.

По поступлении управл ющего сигнала по шине 43 1-е ВУ снимает сигнал готовнов- сти на соответствующем i-м разр де шины 42. Одновременно 1-е ВУ устанавливает код

адреса этого ВУ на группу информационных входов 46 устройства (а, значит, на информационных входах регистра 45). Т.к. на входе этого регистра сформирован единичный сигнал, разрешающий прием кода на этот

0 регистр 45, то код с шины 46 записываетс  на указанный регистр.

Вслед эа этим единичный сигнал по вл етс  на выходе элемента задержки 44 и поступает на вход регистра 45, разреша 

5 выдачу кода с этого регистра на информационный вход 102 блока 29. Т.о. код адреса 1-го ВУ поступает на группьпзходов всех элементов совпадени  88.1 ( ,п), на группы входов которых подаютс  коды с соответствующих

0 регистров 101.1 (.n).

На регистрах признаков 101Л зафиксированы коды адресов ВУ, обменивающихс  информацией с ЦВМ. При совпадении кода, поступившего на группу входов элемента

5 совпадени  88. с регистра 45 и кода, поступающего на первую группу входов этого элемента с регистра 101.1 соответствующий элемент совпадени  88.1 формирует на своем выходе единичный сигнал.

0 К обслуживаемому ВУ должен бытц передан код с первого регистра 89.Ji соответствующей 1-й зоны, дополнительный младший маркерный разр д которого установлен в 1. После передачи кода с этого

5 регистра маркерный разр д устанавливаетс  в 0, и т.о. в следующем сеансе обслуживани  этому ВУ будет передан следующий байт сообщени , сформированного ЦВМ дл  этого ВУ,

0 Этот процесс организуетс  следующим образом. Выдача кода с регистра 89,ч разрешаетс  управл ющим сигналом, поступающим на первый управл ющий вход этого регистра с выхода соответствующего эле5 мен га И 87ji (,n; ,i). Сигнал на выходе элемента 54, j формируетс  при одновременном наличии единичных сигналов на всех его входах, т.е. при наличии сигналов на:

0 1) выходе соответствующего элемента совпадени  88.1,

2) единичном выходе младшего маркерного разр да соотзетствующего регистра 89ji

3) нулевом выходе младшего разр да регистра (в случае, если ).

В том случае, если , т.е. рассматриваетс  первый регистр 89,1i 1-й зоны, то управл ющий сигнал на выходе элемента И 871i

формируетс  при наличии сигналов на выходе элемента совпадени  88.1 и единичном выходе младшего разр да регистра 89. i.

Описанные услови  формировани  разрешающего выдачу кода управл ющего сигнала на входе регистра 89. обеспечивают выдачу очередного байта сообщени  i-му ВУ в каждом сеансе обслуживани  его устройством . Пусть зона, состо ща  из группы регистров 89. i, содержит информацию дл  передачи ее к 1-му ВУ. Тогда требуемые сигналы при выдаче первого байта сообщени  к i-му ВУ сформируютс  на входах элемента И 87. Y При считывании информации с регистра младший маркерный разр д его устанавливаетс  в 0 тем же сигналом с выхода элемента И 871i (в общем случае - элемента И ). Т.о. в следующем сеансе обслуживани  1-го ВУ устройством требуемые сигналы сформируютс  на входах элемента И 87. i и следующий байт сообщени  1-му ВУ будет выдан с регистра 89.2i и т.д. в последующих сеансах.

Информационные выходы регистров 89.1 образуют информационный выход 92 блока 29, и т.о., код с выбранного в данном сеансе обслуживани  ВУ устройством регистра 89. i поступает на информационный выход 47 устройства.

Одновременно сигнал по вл етс  на выходе соответствующего элемента задержки 98.1 (,п), и поступает на управл ющий вход соответствующего элемента совпадени  88.1 и на один из управл ющих входов коммутатора 99. Т.о., блокируетс  работа соответствующего элемента совпадени , а сигнал на соответствующем управл ющем входе коммутатора 99 определ ет коммутацию информационных выходов соответствующего регистра 101.1. Т.о. код адреса ВУ. обслуживаемого устройством, одновременно с байтом информационного сообщени  к этому ВУ (по выходу 47) поступает на адресный выход 100 блока 29, а значит, на адресный выход устройства 48. Т.о. устройство обмениваетс  с ВУ в направлении П сообщени ми следующего формата

Адрес ВУ . БИ, где

БИ - байт информационного сообщени  к ВУ. Сигнал с выхода элемента задержки 98.i также через элемент ИЛИ 97 поступает на вход элемента задержки 96, и через временной интервал, необходимый дл  считывани  информации на выходах 47 и 48 устройства внешним устройством, на выходе этого элемента 96 по вл етс  единичный сигнал, через элемент ИЛИ 34, устанавливающий триггер 35 в 1. С генератора 39, т.о. через

открытый элемент И 38 поступает следующий единичный импульс, и содержимое регистра 40 сдвигаетс  на 1 разр д. Т.о. единичный потенциал с выхода следующе5 го, установившегос  в 1 разр да регистра 40, поступает на вход следующего элемента И 41.1. Т.о., анализируетс  готовность следующего ВУ к обмену в направлении П, а если на входе элемента И 41.1 имеетс  единичный

0 сигнал, описанные процессы повтор ютс  с учетом выбора соответствующей зоны и регистра . Если же ВУ не сформировало сигнал готовности к чтению (обмену в направлении П) на входе соответствующего элемента И

5 41.1, то описанный процесс не инициируетс , а по истечении определенного промежутка времени с генератора 39 поступает следующий управл ющий импульс, и анализируетс  готовность к обмену следующего

0 i+1-ro ВУ.

Когда вс  информаци  передана соответствующим ВУ, о чем свидетельствует нулевое состо ние всех маркерных разр дов

5 регистров 89 на выходе элемента И 93 формируетс  единичный сигнал, и т.о. выход 94 блока 29 устанавливаетс  в 1, разреша  прием информации в локальную пам ть блока 29, из зон записи локальной пам ти блока

0 23. Процесс опроса готовности ВУ к обмену в направлении П блокируетс  сигналом с выхода 94 блока 29 через элемент ИЛИ 36, устанавливающим в 0 триггер 35.

Т.о., описанное устройство позвол ет

5 повысить быстродействие за счет организации параллельных процессов сбора информации от ВУ, передачи ранее поступившей информации к ЦВМ, сбора информации, подлежащей передаче от ЦВМ к ВУ и пере0 дачи ранее поступившей от ЦВМ информации внешним устройством.

Claims (4)

1. Формула изобретени  1. Устройство дл  сопр жени  ЦВМ с внешними устройствами, содержащее блок

   5 управлени , блок св зи с ЦВМ, первый генератор импульсов, два элемента ИЛИ. причем группа адресных входов блока св зи с ЦВМ образует группа входов устройства дл  подключени  к группе адресных выхо0 ДО8 ЦВМ, группа командных входов блока св зи с ЦВМ образует группу входов устройства дл  подключени  к группе выходов записи-чтени  ЦВМ, перва  группа информационных входов блока св зи с ЦВМ

   5 образует группу входов устройства дл  подключени  к группе информационных выходов ЦВМ, информационный выход блока св зи с ЦВМ  вл етс  выходом устройства дл  подключени  к информационному входу ЦВМ, вход выборки блока св зи с ЦВМ соединен с первым входом логического услови  блока управлени  и  вл етс  входом устройства дл  подключени  к разрешающему выходу ЦВМ, отличающеес  тем, что, с целью повышени  быстродействи , в устройство введены входной блок св зи с внешними устройствами, выходной блок св зи с внешними устройствами, два дешифратора , регистр, маркерный регистр, регистр адреса, два сдвиговых регистра, два триггера, второй генератор импульсов, три группы элементов И, элемент запрета, два элемента И, четыре элемента ИЛИ, шесть элементов задержки, причем группа адресных входов входного блока св зи с внешними устройствами соединена с группой информационных входов регистра и образует группу входов устройства дл  подключени  к первым адресным выходам внешних устройств, группа информационных входов входного блока св зи с внешними устройствами соединена с группой информационных входов первого дешифратора и образует группу входов устройства дл  подключений к информационным выходам внешних устройств , группа информационных входов регистра адреса образует группу входов устройства дл  подключени  к вторым адресным выходам внешних устройств, первые входы элементов И первой группы образуют группу входов устройства дл  подключени  к выходам готовности приема внешних устройств, первые входы элементов И второй группы образуют группу входов устройства дл  подключени  к выходам готовности передачи внешних устройств, группы информационных и адресных выходов выходного блока св зи с внешними устройствами образуют группы выходов устройства дл  подключени  соответственно к информационным и адресным входам внешних устройств, выходы элементов И первой группы соединены с группой входов первого элемента ИЛИ и образуют группу выходов устройства дл  подключени  к входам разрешени  приема внешних устройств , выходы элементов И второй группы соединены с группой входов второго элемента ИЛИ и образуют группу выходов устройства дл  подключени  к входам разрешени  передачи внешних устройств, вход первого элемента задержки соединен с первым входом третьего элемента ИЛИ, с установочным входом маркерного регистра и  вл етс  установочным входом устройства , при этом группа информационных выходов входного блока св зи с внешними устройствами соединена с второй группой информационных входов блока св зи с ЦВМ, группа информационных выходов которого соединена с группой информ ацион- ных входов выходного блока св зи с внешними устройствами, вход записи которого соединен с первым выходом блока управлени , второй вход логического услови  которого соединен с первым входом четвертого элемента ИЛИ и с первым управл ющим выходом выходного блока св зи с внешними устройствами, второй управл ющий вы0 ход которого соединен с первым входом п того элемента ИЛИ, выход которого соединен с единичным входом первого триггера , единичный выход которого соединен с первым входом первого элемента И, второй

   5 вход и выход которого соединены соответственно с выходом первого генератора импульсов и сдвиговым входом первого сдвигового регистра, группа выходов и вход сброса которого соединены соответственно

   0 с вторыми входами элементов И первой группы и с вторым выходом блока управлени , соединенного с входом второго элемента , задержки, выход которого соединен с вторым входом п того элемента ИЛИ, ну5 левой вход первого триггера соединен с выходом четвертого элемента ИЛИ, второй вход которого соединен с выходом первого элемента ИЛИ, с входом записи регистра адреса и с входом третьего элемента задер0 жки, выход которого соединен с вхолпм регистра адреса, выход которого соединен с информационным входом выходного блока сопр жени  с внешними устройствами, вход записи, установочный вход, треть 

   5 группа информационных входов и управл ющий выход блока св зи с ЦВМ соединены соответственно с третьим и четвертым выходами , с группой выходов и с третьим входом логического услови  блока управлени ,

   0 группа входов логического услови  которого соединена с группой разрешающих входов входного блока св зи и с внешними устройствами , с первыми входами элементов И третьей группы и с группой выходов маркер5 ного регистра, информационный вход которого соединен с выходом второго дешифратора, информационный вход которого соединен с выходом регистра, вход чтени  которого соединен с выходом первого

   0 дешифратора, разрешающий вход которого соединен с входом записи входного блока св зи с внешними устройствами, с выходом второго элемента ИЛИ, с нулевым входом второго триггера, с входом четвертого эле5 мента задержки, выход которого соединен с первым входом шестого элемента ИЛИ, выход которого соединен с единичным входом второго триггера, единичный выход которого соединен с первым входом второго элемента И, второй вход и выход которого

   соединены соответственно с выходом второго генератора импульсов и с первым входом элемента запрета, выход которого соединен со сдвиговым входом второго сдвигового регистра, группа выходов кото- рого соединена с вторыми входами элементов И второй группы, второй вход элемента запрета соединен с п тым выходом блока управлени , четвертый вход логического услови  которого соединен с вторым входом шестого элемента ИЛИ и с выходом первого элемента задержки, шестой выход блока управлени  соединен с вторыми входами элементов И третьей группы и с входом п того элемента задержки, выход которого соеди- нен с вторым входом третьего элемента ИЛИ, выход которого соединен с входом шестого элемента задержки и с разрешающим входом входного блока св зи с внешними устройствами, группа входов чтени  которого соединена с выходами элементов И третьей группы, выход шестого элемента задержки соединен с входом сброса маркерного регистра.
2. 2. Устройство по п.1, о т л и ч а ю щ е е- с   тем, что блок управлени  содержит регистр , сдвиговый регистр, два счетчика, узел пам ти, два генератора импул ьсов, п ть триггеров, восемь элементов И, восемь элементов ИЛИ, п ть элементов задержки, группу элементов И, причем первые входы первого и второго элементов И, первого элемента ИЛИ  вл ютс  соответственно первым , вторым и третьим входами логического услови  блока, первый вход второго элемен- та ИЛИ соединен с вторым входом первого элемента ИЛИ, с первым входом третьего элемента ИЛИ и  вл етс  четвертым входом логического услови  блока, группа входов третьего элемента И соединена с группой информационных входов регистра и образует группу входов логического услови  блока, выход второго элемента И соединен с единичным входом первого триггера и  вл етс  первым, вторым и третьим выходами блока, единичный выход второго триггера соединен с вторым входом третьего элемента ИЛИ и  вл етс  п тым выходом блока, выход первого элемента задержки соединен с входом второго элемента задержки, с еди- ничным входом третьего триггера, с входом сброса регистра и  вл етс  четвертым и шестым выходами блока, группа информационных выходов узла пам ти образует группу выходов блока, при этом в блоке управлени  выход первого генератора импульсов соеди- нен с первым входом четвертого элемента И, выход которого соединен со счетным входом первого счетчика, вход сброса и выход которого соединены соответственное выходом третьего элемента ИЛИ и с первым входом четвертого элемента ИЛИ, второй вход и выход которого соединены соответственно с выходом третьего элемента И и с первым входом п того элемента И, второй вход которого соединен с единичным выходом четвертого триггера, единичный и нулевой входы которого соединены соответственно с выходами первого элемента ИЛИ и второго элемента задержки, соединенного с вторым входом второго элемента ИЛИ, выход которого соединен с нулевым входом второго триггера, нулевой выход и единичный вход которого соединены соответственно с вторым входом четвертого элемента И и с выходом п того элемента И, соединенного с первым входом шестого элемента И, второй вход и выход которого соединены соответственно с единичным выходом первого триггера и с входом первого элемента задержки , соединенного с нулевым входом первого триггера, адресный вход узла пам ти соединен с выходом второго счетчика, выход переполнени  которого соединен с нулевым входом третьего триггера, с первым входом п того элемента ИЛИ. с входами сброса второго счетчика и сдвигового регистра и с входом записи регистра, группа выходов которого соединена с первыми входами элементов И группы, вторые входы и выходы которых соединены соответственно с группой выходов сдвигового регистра и с группой входов шестого элемента ИЛИ, выход которого соединен с первым входом седьмого элемента И и с входом третьего элемента задержки, выход которого соединен с вторым входом шестого элемента ИЛИ, выход которого соединен с нулевым входом п того триггера, единичный выход которого соединен с первым входом восьмого элемента И, второй вход и выход которого соединены соответственно с выходом второго генератора импульсов и со сдвиговым входом сдвигового регистра, соединенного с первыми входами седьмого и восьмого элементов ИЛИ и с входом четвертого элемента задержки, выход которого соединен с вторыми входами седьмого и восьмого элементов ИЛИ, выходы которых соединены соответственно с входом п того элемента задержки и с вторым входом седьмого элемента И, выходы которых соединены соответственно со счетным входом и с входом чтени  второго счетчика, единичный выход третьего триггера соединен с вторым входом первого элемента И, выход которого соединен с единичным входом п того триггера , нулевой выход третьего триггера - с вторым входом второго элемента И.
3. 3. Устройство поп.1,отличающее- с   тем, что входной блок св зи с внешними устройствами содержит два входных регистра , группу из п регистров признака, где п - число внешних устройств, группу из п эле- ментов совпадени , группу из п элементов И. К групп из п элементов И, где К - максимальное число байт, составл ющих одно сообщение от внешнего устройства, К групп из п регистров, два элемента задержки, при- чем группы информационных входов первого и второго входных регистров образуют соответственно группы адресных и информационных входов блока, вход первого элемента задержки соединен с входами записи первого и второго входных регистров и  вл етс  входом записи блока, первые входы п элементов И группы  вл ютс  разрешающим входом блока, вторые входы п элементов И групп образуют группу разрешающих входр.в блока, вход чтени  1-го регистра ( ,n) первой группы соединен Јвходом чтени  1-го регистра J-й группы ) и  вл етс  1-м входом чтени  из группы входов чтени  блока, выходы К групп из п регистров образуют группу информационных выходов блока, при этом во входном блоке св зи с внешними устройствами выходы первого входного регистра соединены с первыми входами элементов совпадени  группы, вто- рые входы которых соединены с выходами регистров признака группы, входы чтени  которых соединены с входом чтени  первого входного регистра, с выходом первого элемента задержки и с входом второго эле- мента задержки, выход которого соединен с входом чтени  второго входного регистра, выход 1-го элемента совпадени  соединен с первым входом 1-го элемента и 3-й группы (,К), выход 1-го элемента И группы соединен с установочным входом i-ro регистра S-й группы, вход записи которого соединен с выходом 1-го элемента И S-й группы, второй вход которого соединен с единичным выходом младшего разр да 1-го регистра 3-й группы, нулевой выход младшего р зр да 1-го регистра гп-й группы (,К-1) соединен с третьим входом 1-го элемента И (т-Н)-й группы, группа выходов второго входного

   5 о 5

   0

   5

   регистра соединена с информационными входами п регистров из К групп.
4. 4. Устройство поп.1,отличающее- с   тем, что выходной блок св зи с внешними устройствами содержит коммутатор, группу из п регистров признаков, где п - число внешних устройств, группу из п элементов совпадени , группу из п элементов задержки, элемент задержки, элемент ИЛИ, элемент И, п групп из I регистров, где I - максимальное число байт, составл ющих одно сообщение от ЦВМ, п групп из I элементов И, причем информационные входы 1-х регистров (,1) j-й группы ,п) образуют группу информационных входов блока, входы записи 1-х регистров j-й группы  вл ютс  входом записи блока, перве входы 1-х элементов совпадени   вл ютс  информационным входом блока, группа выходов коммутатора образует группу адресных выходов блока, выходы 1-х регистров j-й группы образуют группу информационных выходов блока, выходы элемента И и элемента задержки  вл ютс  соответственно первым и вторым управл ющими выходами блока, при этом в выходном блоке св зи с внешними устройствами выход j-ro регистра признака группы, соединен с вторым входом j-ro элемента совпадени  группы и с j-м информационным входом коммутатора, j-й управл ющий вход которого соединен с j-м входом элемента ИЛИ, с третьим входом j-ro элемента совпадени  группы, с выходом j-ro элемента задержки группы, вход которого соединен с выходом j-ro элемента совпадени  группы и с первым входом 1-го элемента И j-й группы, выход которого соединен с входом чтени  и с установочным входом младшего разр да 1-го регистра j-й группы, единичные выходы младшего разр да которого соединены с вторым входом i-ого эле- мента И j-й группы, нулевой выход младшего разр да i-ro регистра Р-й группы (,И-1) соединен с третьим входом i-ro элемента И Р-С группы, нулевые выходы 1-го регистра j-й группы соединены с соответствующими входами элемента И, выход элемента ИЛИ соединен с входом элемента задержки.

   itk Ы8ШЈ1 ЈZ /8 08 $L

   Q 4 0 /f fa /f fa fa fa

   PSL 59

   8Z

   WTtftrf

   LL

   8ШЈ1 /8 08 $L

   0 /f fa /f fa fa fa

   WTtftrf

   LL

   $z sz n

   OfSWAt

   / W

   6S

   оъши

   оьши