RU1783518C

RU1783518C - Двоичный полный сумматор

Info

Publication number: RU1783518C
Application number: SU914901823A
Authority: RU
Inventors: Владимир Николаевич Ельцов
Original assignee: Научно-исследовательский институт автоматики
Priority date: 1991-01-11
Filing date: 1991-01-11
Publication date: 1992-12-23

Abstract

Изобретение относитс к вычислитель-- ной технике и может быть использовано при проектировании интегральных комбинационных сумматоров и цифровых устройств обработки данных. Цель изобретени - повышение быстродействи . Двоичный полный сумматор содержит элементы И 1,2, 3, элементы ИЛИ 4. 5, 6, элементы ИЛИ-НЕ 7, 8, вход 9 переноса, информационные входы 10,11, выход 12 суммы и выход 13 переноса, соединенные между собой функционально. 1 ил., 1 табл.

Description

П

С

с

8

13

о

со со ел

00

Изобретение относитс к вычислительной технике и может быть использовано при проектировании интегральных комбинационных сумматоров и цифровых устройств обработки данных.

Известен одноразр дный двоичный сумматор вычислительной машины NAREC, содержащий четыре элемента И, четыре элемента ИЛИ и элемент НЕ, соединенные между собой функционально (1). Недостатком сумматора вл етс недостаточное быстродействием при суммировании входных операндов и переноса.

Наиболее близким по технической сущности вл етс двоичный полный сумматор, содержащий первый, второй, третий и четвертый элементы И, первый, второй, третий и четвертый элементы ИЛИ и элемент НЕ, причем первый и второй информационные входы сумматора соединены соответственно с первыми и вторыми входами первого элемента ИЛИ и первого элемента И, выход которого соединен с первыми входами второго элемента ИЛИ и второго элемента И, выход которого соединен с первым входом третьего элемента ИЛИ, выход которого соединен с выходом суммы сумматора, выход второго элемента ИЛИ соединен с выходом переноса сумматора, вход переноса сумматора соединен со вторым входом второго элемента И, первым входом третьего элемента И и первым входом четвертого элемента ИЛИ, второй вход которого соединен со вторым входом третьего элемента И и выходом первого элемента ИЛИ, выход третьего элемента И соединен со вторым входом второго элемента ИЛИ. выход которого соединен с входом элемента НЕ, выход которого соединен с первым входом четвертого элемента И, второй вход которого соединен с выходом четвертого элемента ИЛИ, выход четвертого элемента И соединен со вторым входом третьего элемента ИЛИ (2).

Недостатком сумматора вл етс недостаточное быстродействие по выходу результата суммы.

Цель изобретени - повышение быстродействи сумматора.

Поставленна цель достигаетс тем, что в двоичный полный сумматор, содержащий первый, второй и третий элементы И, первый , второй и третий элементы ИЛИ, первый и второй информационные входы, вход переноса, выход суммы и выход переноса, причем первый и второй информационные входы сумматора соединены соответственно с первыми и вторыми входами первого элемента ИЛИ и первого элемента И, выход которого соединен с первыми входами второго элемента ИЛИ и второго элемента И,

выход которого соединен с первым входом третьего элемента ИЛИ, выход которого соединен с выходом суммы сумматора, выход переноса которого соединен с выходом вто ,рого элемента ИЛИ, выход переноса сумматора соединен со вторым входом второго элемента И и с первым входом третьего элемента И, второй вход которого соединен с выходом первого элемента ИЛИ, выход

0 третьего элемента И соединен со вторым входом второго элемента ИЛИ, введены первый и второй элементы ИЛИ-НЕ, причем вход переноса сумматора соединен с первым входом первого элемента ИЛИ, выход

5 первого элемента ИЛИ-НЕ соединен с первым входом второго элемента ИЛИ-НЕ, второй и третий входы которого соединены соответственно с выходами первого и третьего элементов И, а выход второго элемента

0 ИЛИ-НЕ соединен со вторым входом третьего элемента ИЛИ.

На чертеже представлена функциональна схема двоичного полного сумматора. Двоичный полный сумматор содержит

5 первый, второй и третий элементы И 1, 2, 3, первый, второй и третий элементы ИЛИ 4,5, 6, первый и второй элементы ИЛИ-НЕ 7, 8, вход 9 переноса, первый и второй информационные входы 10 и 11, выход 12 суммы и

0 выход 13 переноса, соединенные между собой функционально.

Работа устройства представлена в таблице истинности.

Данное техническое решение по отно5 шению к известному позвол ет повысить быстродействие по выходу результата суммы . Результат суммы формируетс на выходе суммы по окончанию переходных процессов в цепи с максимальным количе0 ством включенных последовательно логических элементов от входа до выхода. В предложенном сумматоре этот тракт содержит на два элемента меньше, чем в известном .

Claims

5 Формула изобретени

Двоичный полный сумматор, содержащий первый, второй и третий элементы И. первый, второй и третий элементы ИЛИ, первый и второй информационные входы,

0 вход переноса, выход суммы и выход переноса , причем первый и второй информационные входы сумматора соединены соответственное первыми и вторыми входами первого элемента ИЛИ и первого эле5 мента И. выход которого соединен с первыми входами второго элемента ИЛИ и второго элемента И, выход которого соединен с первым входом третьего элемента ИЛИ, выход которого соединен с выходом суммы сумматора, выход переноса которого

соединен с выходом второго элемента ИЛИ. вход переноса сумматора соединен с вторым входом второго элемента И и с первым входом третьего элемента И, второй вход которого соединен с выходом первого элемента ИЛИ, выход третьего элемента И соединен с вторым входом второго элемента ИЛИ, отличающийс тем, что, с целью повышени быстродействи , в него введены первый и второй элементы ИЛИ-НЕ, при- 9-чем вход переноса сумматора соединен с

0

первым входом первого элемента ИЛИ- НЕ, второй вход которого соединен с выходом первого элемента ИЛИ, выход первого элемента ИЛИ-НЕ соединен с первым входом второго элемента ИЛИ-НЕ, второй и третий входы которого соединены соответственно с выходами первого и третьего элементов И, а выход второго элемента ИЛИ-НЕ соединен с вторым входом третьего элемента ИЛИ.