RU157938U1 - NATURAL BINARY CODE CONVERTER - Google Patents
NATURAL BINARY CODE CONVERTER Download PDFInfo
- Publication number
- RU157938U1 RU157938U1 RU2015119041/08U RU2015119041U RU157938U1 RU 157938 U1 RU157938 U1 RU 157938U1 RU 2015119041/08 U RU2015119041/08 U RU 2015119041/08U RU 2015119041 U RU2015119041 U RU 2015119041U RU 157938 U1 RU157938 U1 RU 157938U1
- Authority
- RU
- Russia
- Prior art keywords
- output
- input
- counter
- shift register
- code
- Prior art date
Links
Images
Abstract
Преобразователь естественного двоичного кода, содержащий двоичный счетчик импульсов, выходы которого соединены со входами логического элемента ИЛИ, генератор импульсов и регистр сдвига, логический элемент И, первый вход которого соединен с выходом генератора импульсов, а выход - со счетным входом счетчика и шиной управления регистром сдвига, логический элемент НЕ, вход которого соединен с выходом элемента ИЛИ, и ключевую схему, информационные входы которой соединены с выходами разрядов регистра, отличающийся тем, что второй вход элемента И соединен с выходом элемента ИЛИ, выход элемента НЕ соединен с управляющим входом ключевой схемы, при этом счетчик импульсов выполнен вычитающим, а в качестве регистра сдвига используют генератор линейной последовательности максимальной длины с логической обратной связью через сумматор по модулю два.A natural binary code converter containing a binary pulse counter, the outputs of which are connected to the inputs of the OR logic element, a pulse generator and a shift register, an AND logic element, the first input of which is connected to the output of the pulse generator, and the output - with the counter input of the counter and the shift register control bus , a logical element NOT whose input is connected to the output of the OR element, and a key circuit, information inputs of which are connected to the outputs of the register bits, characterized in that the second input is A and connected to the output of the OR gate, the output element is coupled to the control input of the gating circuit, the pulse counter is formed by the subtractor, and as a shift register using maximal length linear sequence generator with feedback through logical modulo two adder.
Description
Предлагаемая полезная модель относится к области автоматики и может быть использована в позиционных системах программного управления станками с кодовыми датчиками положения (абсолютными энкодерами), у которых кодовая шкала выполнена комбинаторной однодорожечной (см. Ю.С. Шарин, Я.Л. Либерман, В.А. Анахов. Комбинаторные шкалы в системах автоматики. - М.: Энергия, 1973). Системы программного управления с указанными датчиками обладают существенным достоинством: кодовая шкала в них может быть изготовлена с чрезвычайно малым моментом инерции, что позволяет получить быстродействующий привод подачи, имеющий весьма малое время реагирования на изменение управляющего сигнала. Вместе с тем, в таких системах управляющую программу приходится либо вводить в том же коде, который считывается с кодовой шкалы (их работа основана на проверке совпадения кодов программы и кодов, формируемых датчиком), либо в естественном двоичном коде. Первое неудобно, поскольку код, считываемый со шкалы, является комбинаторным и непригоден для арифметических операций, которые требуется выполнять при расчете программы функционирования системы, а второе удобно, но создает необходимость преобразования естественного двоичного кода в комбинаторный.The proposed utility model relates to the field of automation and can be used in positional software control systems for machines with code encoders (absolute encoders) for which the code scale is made combinatorial single-rail (see Yu.S. Sharin, Ya.L. Liberman, V. A. Anakhov, Combinatorial scales in automation systems. - M.: Energia, 1973). Program control systems with these sensors have a significant advantage: the code scale in them can be manufactured with an extremely low moment of inertia, which allows a fast-acting feed drive having a very short response time to a change in the control signal. At the same time, in such systems, the control program must either be entered in the same code that is read from the code scale (their work is based on checking the coincidence of the program codes and the codes generated by the sensor), or in a natural binary code. The first is inconvenient, since the code read from the scale is combinatorial and unsuitable for arithmetic operations that need to be performed when calculating the program of functioning of the system, and the second is convenient, but creates the need to convert the natural binary code to combinatorial.
Сегодня преобразователи естественного двоичного кода в некоторые другие известны. Они описаны в книге «М.М. Сухомлинов и В.И. Выхованец. Преобразователи кодов чисел. - Киев, изд. «Технiка», 1965». К их числу относится, в частности, преобразователь двоичного кода в десятичный с помощью счетчика импульсов, рассмотренный в этой книге на стр. 67-68. Он содержит двоичный и десятичный счетчики, работающие на суммирование, переключающий триггер и источник импульсов (генератор импульсов). Счетные входы счетчиков через триггер связаны с генератором импульсов, а последняя ячейка двоичного счетчика соединена с триггером. Преобразуемая кодовая комбинация естественного двоичного кода вводится в двоичный счетчик в дополнительном коде, генератор включается, счетчики начинают считать импульсы, и, когда двоичный счетчик переполнится, сигнал от его последней ячейки переключит триггер. Импульсы на счетчики перестанут поступать, и в десятичном счетчике зафиксируется число, являющееся результатом преобразования.Today, converters of natural binary code to some others are known. They are described in the book “M.M. Sukhomlinov and V.I. Vykhovanets. Number code converters. - Kiev, ed. "Technology", 1965. " These include, in particular, the binary to decimal converter using a pulse counter, discussed in this book on pages 67-68. It contains binary and decimal counters working on summation, switching a trigger and a pulse source (pulse generator). Counting inputs of the counters through the trigger are connected to the pulse generator, and the last cell of the binary counter is connected to the trigger. The converted combination of the natural binary code is entered into the binary counter in an additional code, the generator is turned on, the counters begin to count pulses, and when the binary counter overflows, the signal from its last cell will switch the trigger. The pulses to the counters will stop coming in, and the number resulting from the conversion will be fixed in the decimal counter.
Недостатками описанного преобразователя является, во-первых, необходимость предварительного представления преобразуемой двоичной кодовой комбинации в дополнительном коде, а во-вторых, получение на выходе преобразователя не комбинаторного, а десятичного кода. Для того, чтобы получить комбинаторный код, нужно применить еще один преобразователь: десятичного кода в комбинаторный, что схему преобразователя существенно усложнит.The disadvantages of the described Converter is, firstly, the need for a preliminary representation of the converted binary code combination in the additional code, and secondly, the output of the converter is not combinatorial, but decimal code. In order to get a combinatorial code, you need to use one more converter: a decimal to a combinatorial code, which will significantly complicate the converter circuit.
Отмеченных недостатков, в определенной степени, лишен преобразователь, защищенный Авторским свидетельством СССР №1285605 А1, кл. H03M 7/12, принятый нами за прототип. Он содержит реверсивный двоичный счетчик импульсов, выходы которого соединены со входами логического элемента ИЛИ, генератор импульсов, управляющий вход которого соединен с выходом элемента ИЛИ, и кольцевой регистр сдвига, логический элемент И, первый вход которого соединен с выходом генератора импульсов, а выход - со счетным входом счетчика и шиной управления регистром сдвига, логический элемент НЕ, вход которого соединен с выходом элемента ИЛИ, и ключевую схему, информационные входы которой соединены с выходами разрядов регистра. В нем имеются также дополнительные элементы И и триггеры, обеспечивающие реверсивную работу счетчика и регистра, что повышает быстродействие преобразователя и не требует предварительного представления преобразуемого кода в виде дополнительного. Достоинством преобразователя-прототипа является также то, что регистр в нем содержит N=2n разрядов, где n - разрядность преобразуемого естественного двоичного кода, на его выходе получается распределительный код «1 из N», который тоже требует преобразования в комбинаторный, но более простого в аппаратурном отношении, чем десятичный. Чтобы такой код преобразовать в комбинаторный нужно его передать на соответствующий, например, матричный шифратор, и результат будет достигнут.To a certain extent, the noted drawbacks are deprived of the converter protected by the USSR Copyright Certificate No. 1285605 A1, class.
Тем не менее, преобразователь-прототип также имеет отрицательные качества. Во-первых, он слишком сложный, что существенно снижает его надежность. Во-вторых, он все-таки, выдает не совсем тот код, который требуется. Распределительный код «1 из N», в некотором роде, можно считать комбинаторным, но он обладает большой избыточностью, из-за которой примененный в преобразователе регистр сдвига должен иметь большое число разрядов (уже упоминалось, что их N=2n). Это означает, что в нем требуется N триггеров и N элементов задержки. При разрядности преобразуемого кода n=4, получается N=16, а при n=5, будет N=32. Это тоже не способствует обеспечению высокой надежности преобразователя.However, the prototype converter also has negative qualities. Firstly, it is too complex, which significantly reduces its reliability. Secondly, it doesn’t produce exactly the code that is required. The distribution code “1 of N”, in some way, can be considered combinatorial, but it has a lot of redundancy, because of which the shift register used in the converter must have a large number of bits (it has already been mentioned that there are N = 2 n ). This means that it requires N triggers and N delay elements. With the digit capacity of the converted code n = 4, it turns out N = 16, and with n = 5, it will be N = 32. This also does not contribute to ensuring high reliability of the converter.
Задачей, решаемой предлагаемой полезной моделью, является повышение надежности преобразователя естественного двоичного кода в комбинаторный.The problem solved by the proposed utility model is to increase the reliability of the converter of natural binary code to combinatorial.
Технически ее решение достигается упрощением схемы преобразователя-прототипа и исключением необходимости применения дополнительного шифратора. Конструктивно это выражается в том, что преобразователь естественного двоичного кода, содержащий двоичный счетчик импульсов, выходы которого соединены со входами логического элемента ИЛИ, генератор импульсов и регистр сдвига, логический элемент И, первый вход которого соединен с выходом генератора импульсов, а выход - со счетным входом счетчика и шиной управления регистром сдвига, логический элемент НЕ, вход которого соединен с выходом элемента ИЛИ, и ключевую схему, информационные входы которой соединены с выходами разрядов регистра, отличается от прототипа тем, что второй вход элемента И соединен с выходом элемента ИЛИ, выход элемента НЕ соединен с управляющим входом ключевой схемы, при этом счетчик импульсов выполнен вычитающим, а в качестве регистра сдвига используют генератор линейной последовательности максимальной длины с логической обратной связью через сумматор по модулю два.Technically, its solution is achieved by simplifying the prototype converter circuit and eliminating the need for an additional encoder. Structurally, this is expressed in the fact that the natural binary code converter contains a binary pulse counter, the outputs of which are connected to the inputs of the OR logic element, the pulse generator and the shift register, the logical element And, the first input of which is connected to the output of the pulse generator, and the output is counted the counter input and the shift register control bus, the logical element is NOT, the input of which is connected to the output of the OR element, and the key circuit, the information inputs of which are connected to the outputs of the register bits, It differs from the prototype in that the second input of the AND element is connected to the output of the OR element, the output of the element is NOT connected to the control input of the key circuit, while the pulse counter is subtracted, and a linear sequence generator of maximum length with logical feedback through the adder is used as a shift register modulo two.
Генераторы линейной последовательности максимальной длины с логической обратной связью через сумматор по модулю два существуют и описаны в литературе (см. В.И. Шляпоберский. Основы техники передачи дискретных сообщений. - М.: Связь, 1973, стр. 158-159). Они содержат n ячеек, каждая из которых состоит из триггера и элемента задержки, и, как правило, применяются при моделировании случайных процессов для формирования псевдослучайных последовательностей двоичных символов. Для этого на шину управления такого генератора подаются импульсы, а двоичные символы считываются с выхода его последней ячейки. Считанные символы образуют во времени последовательность длины 2n-1, которая, например, при n=4 выглядит так:Generators of a linear sequence of maximum length with logical feedback through an adder modulo two exist and are described in the literature (see V.I. Shlyapobersky. Fundamentals of the technique of transmitting discrete messages. - M .: Communication, 1973, pp. 158-159). They contain n cells, each of which consists of a trigger and a delay element, and, as a rule, are used in modeling random processes to form pseudorandom sequences of binary symbols. To do this, pulses are sent to the control bus of such a generator, and binary symbols are read from the output of its last cell. The read characters form in time a sequence of length 2 n -1, which, for example, with n = 4 looks like this:
Вместе с тем, символы последовательности можно считывать не только с последней ячейки. Их можно считывать и с выходов всех n ячеек. Если это производить одновременно, то, наряду с последовательностью (∗), при том же n=4 можно получить одну за другой кодовые комбинацииHowever, sequence characters can be read not only from the last cell. They can also be read from the outputs of all n cells. If this is done simultaneously, then, along with the sequence (∗), for the same n = 4, one can obtain code combinations one after the other
Но это комбинации комбинаторного кода, которые зачастую используются в кодовых датчиках положения с однодорожечной шкалой и для которых как раз и требуется преобразовывать естественный двоичный код. На этом и основано техническое решение, предлагаемое в заявке.But these are combinations of combinatorial code, which are often used in position encoders with a rail scale and for which it is just necessary to convert the natural binary code. This is the basis for the technical solution proposed in the application.
Схема построения предлагаемого преобразователя естественного двоичного кода показана на фиг. применительно к примеру -преобразованию четырехразрядного кода. Она включает в себя двоичный счетчик импульсов 1, выходы которого соединены со входами логического элемента ИЛИ 2, генератор импульсов 3 и регистр сдвига, логический элемент И 4, первый вход которого соединен с выходом генератора импульсов 3, а выход - со счетным входом счетчика 1 и шиной управления регистром сдвига, логический элемент НЕ 5, вход которого соединен с выходом элемента ИЛИ 2, и ключевую схему 6, информационные входы которой соединены с выходами разрядов регистра. В ней второй вход элемента И 4 соединен с выходом элемента ИЛИ 2, выход элемента НЕ 5 соединен с управляющим входом ключевой схемы 6, счетчик импульсов 1 выполнен вычитающим, а в качестве регистра сдвига используется генератор линейной последовательности максимальной длины 7 с логической обратной связью через сумматор 8 по модулю два.The construction scheme of the proposed natural binary code converter is shown in FIG. with reference to an example, a four-digit code conversion. It includes a
Счетчик импульсов построен на Т-триггерах 9, генератор линейной последовательности максимальной длины - с применением RS-триггеров 10 и элементов задержки 11, ключевая схема - на логических элементах И 12. Для установки генератора 7 в исходное состояние в схему могут быть включены дополнительные, но не являющиеся обязательными, элементы: элемент запрета 13, включаемый в логическую обратную связь генератора 7 (его прямой вход соединяется с выходом сумматора 8, а инверсный (A) является внешним), и дополнительный 14 элемент ИЛИ, включаемый в шину управления генератором 7 (его прямой вход соединяется с выходом элемента И 4, выход - с генератором 7, а второй вход (B) - внешний). Кроме того, первый из триггеров 10 может быть снабжен дополнительным входом (C).The pulse counter is built on T-flip-
При использовании преобразователя его генератор 7 вначале приводят в исходное состояние подачей импульсов извне непосредственно на его шину управления. Если требуется это сделать быстрее, то с помощью входа A можно логическую обратную связь отключить, далее с помощью входа B все триггеры 10 обнулить, а затем с помощью входа С записать в первый триггер генератора 7 логическую «единицу».When using the converter, its
После этого преобразователь можно вводить в рабочий режим. Для этого запускают генератор импульсов 3, и затем с помощью входов «b», являющихся входами преобразователя и счетчика 1 (они имеются у любого двоичного счетчика), в счетчик 1 вводят преобразуемую двоичную кодовую комбинацию. Как только это сделано, указанная комбинация появится на выходах счетчика, на выходе элемента ИЛИ 2 появится «единица», и импульсы от генератора импульсов 3 будут проходить через логический элемент И 4 на шину управления генератора 7 линейной последовательности максимальной длины. Одновременно с этим, сигнал от элемента 2 пройдет через элемент 5, инвертируется и тем самым закроет ключевую схему 6. Под действием каждого очередного импульса, поступающего от генератора импульсов 3, в счетчике 1 число будет уменьшаться на «единицу». Одновременно с этим генератор 7 линейной последовательности максимальной длины будет формировать на выходах своих ячеек, кодовую комбинацию из списка (∗∗). Когда счетчик 1 обнулится, на выходе элемента ИЛИ 2 появится «ноль», импульсы от генератора 3 импульсов через элемент 4 проходить перестанут, инвертор 5 выдаст «единицу» и ключевая схема 6 пропустит через элементы 12 кодовую комбинацию с выхода генератора 7. Эта комбинация появится на выходах «d» схемы 6, являющихся выходами преобразователя. Таким образом, преобразование будет осуществлено.After that, the converter can be put into operation. To do this, start the
Как видно из вышеизложенного, для n=4 мы получили преобразователь естественного двоичного кода в комбинаторный объемом 2n-1=15 комбинации. В прототипе для такого числа комбинации потребовалось бы 15 ячеек кольцевого регистра сдвига - почти в 4 раза больше. Если учесть, что прототип требует еще и применения шифратора (он в данном случае будет содержать, как минимум, 10-12 элементов И и НЕ), то в целом получается, что предлагаемый преобразователь кода требует, по крайней мере, в 6-7 раз меньше элементов, чем прототип. Если вероятность отказа за одного элемента предлагаемого преобразователя такая же, как у прототипа, то соответственно, и вероятность отказа предлагаемого преобразователя в 6-7 раз ниже. Такое повышение надежности составляет существенный технический результат предложения.As can be seen from the above, for n = 4 we got a natural binary to combinatorial converter with a volume of 2 n -1 = 15 combinations. In the prototype, for such a combination number, 15 cells of the annular shift register would be required — almost 4 times more. If we take into account that the prototype also requires the use of an encoder (in this case it will contain at least 10-12 AND and NOT elements), then it turns out that the proposed code converter requires at least 6-7 times fewer elements than a prototype. If the probability of failure for one element of the proposed converter is the same as that of the prototype, then, respectively, the probability of failure of the proposed converter is 6-7 times lower. This increase in reliability is an essential technical result of the proposal.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2015119041/08U RU157938U1 (en) | 2015-05-20 | 2015-05-20 | NATURAL BINARY CODE CONVERTER |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2015119041/08U RU157938U1 (en) | 2015-05-20 | 2015-05-20 | NATURAL BINARY CODE CONVERTER |
Publications (1)
Publication Number | Publication Date |
---|---|
RU157938U1 true RU157938U1 (en) | 2015-12-20 |
Family
ID=54871598
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2015119041/08U RU157938U1 (en) | 2015-05-20 | 2015-05-20 | NATURAL BINARY CODE CONVERTER |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU157938U1 (en) |
-
2015
- 2015-05-20 RU RU2015119041/08U patent/RU157938U1/en not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3727037A (en) | Variable increment digital function generator | |
RU2439667C1 (en) | Processor of higher functioning reliability | |
RU2319297C1 (en) | D-trigger with self-synchronous preset | |
RU157938U1 (en) | NATURAL BINARY CODE CONVERTER | |
US2834011A (en) | Binary cyclical encoder | |
US3826901A (en) | Time multiplexed rate multiplier | |
RU102407U1 (en) | CPU COMPUTER | |
US3569956A (en) | Minimal logic block encoder | |
RU119190U1 (en) | ANALOG-DIGITAL CONVERTER | |
RU2538949C1 (en) | Pulse counting method and device | |
RU2410746C1 (en) | Method and device for subtracting binary codes | |
RU2660831C1 (en) | Converter binary code - probabilistic display | |
US3310800A (en) | System for converting a decimal fraction of a degree to minutes | |
SU658556A1 (en) | Gray code-to -binary code converter | |
SU541189A1 (en) | Motion to code converter | |
RU2261469C1 (en) | Accumulation-type adder | |
SU397904A1 (en) | CODING DEVICE | |
SU560222A1 (en) | Device for converting binary code to gray code and vice versa | |
SU734870A1 (en) | Device for shaping pulse codes of pseudorandom trains | |
RU2540787C1 (en) | Method and apparatus for subtracting units | |
SU450153A1 (en) | Code rate converter | |
SU1709530A1 (en) | Code-to-frequency converter | |
SU752340A1 (en) | Information checking device | |
SU572781A1 (en) | Radix converter of binary-decimal numbers into binary numbers | |
RU2192092C1 (en) | Device for converting n-digit binary positional code into binary code of modulo m remainder |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM1K | Utility model has become invalid (non-payment of fees) |
Effective date: 20160521 |