PT89256B - Aparelho e metodo para um sistema de processamento de dados tendo uma relacao de igualdade entre uma pluralidade de unidades de processamento central - Google Patents
Aparelho e metodo para um sistema de processamento de dados tendo uma relacao de igualdade entre uma pluralidade de unidades de processamento central Download PDFInfo
- Publication number
- PT89256B PT89256B PT89256A PT8925688A PT89256B PT 89256 B PT89256 B PT 89256B PT 89256 A PT89256 A PT 89256A PT 8925688 A PT8925688 A PT 8925688A PT 89256 B PT89256 B PT 89256B
- Authority
- PT
- Portugal
- Prior art keywords
- central processing
- data processing
- processing system
- processing unit
- resources
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/161—Computing infrastructure, e.g. computer clusters, blade chassis or hardware partitioning
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5011—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5061—Partitioning or combining of resources
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Multi Processors (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Hardware Redundancy (AREA)
- Computer And Data Communications (AREA)
- Communication Control (AREA)
Description
. Campo da Invenção
A presente invenção refere-se, de modo geral, a sistemas de processamento de dados e, mais particularmente, a sistemas de processamento de dados tendo uma pluralidade de unidades de processamento central.
2. Descrição da Técnica Relacionada
Com o fim de aumentar a capacidade de processamento de sistemas de processamento de dados, tem sido usada uma técnica de ligar ao sistema unidades de processamento central adicionais. A possibilidade de sele£ cionar o número de unidades de processamento central num sistema de processamento de dados permite uma eficiente co£ respondência das capacidades do sistema às exigências do processamento de dados. As unidades de processamento de dados que têm uma pluralidade de unidades de processamento central possuem tipicamente uma de duas configurações.
Referindo-nos agora à Fig.lA, mostra-se na mesma um sistema de processamento de dados tendo uma pluralidade de unidades de processamento central, de acordo com uma primeira implementação encontrada na técnica anterior.
-40 sistema de processamento de dados inclui uma pluralidade de unidades de processamento central (11-12) ligadas a um enlace comum do sistema (19).
As unidades de processamento central (11-12) executam a manj. pulação efectiva de grupos de dados sob o controlo de programas software operativos e do utilizador.
A unidade de memória principal (15), também ligada ao enlace comum do sistema(19), armazena os grupos de sinais de dados e de programa que estão a ser correntemente usados pelas unidades de processamento central As unidades de entrada/saída (16-17), ligadas ao enlace comum do sistema (19), incluem dispositivos para armazenamento de grandes quantidades de grupos de sinais de dados e de programa , por ex., dispositivos de armazenamento em discos, terminais para a entrada de dados por utilizadores do sistema, e dispositivos de comunicação para troca de grupos de dados e programas com localizações remotas.
enlace comum do sistema (19) proporciona a via principal para a troca de grupos de dados e programas entre as partes componentes do sistema de processamento de dados.
Referindo-nos seguidamente à Figura 1B, mostra-se uma segunda implantação dum sistema multiprocessador, de acordo com a técnica relacionada. Geralmente, as mesmas componentes são utilizáveis para executar as funções de processamento como na Fig.1A, excepto que as componentes estão ligadas por uma unidade de controlo de memória (14) em vez de estarem ligadas pelo enlace comum do si stema (19).
-5A unidade de controlo de memória (14) é tipicamente um interruptor electrónico que proporciona a ligação da unidade de processamento de dados compo ; nente em resposta a sinais de controlo. A unidade de coni torlo de memória (14) pode também proporcionar funcionalidade,! tal como resolução de conflitos, que seria tipicamente distr_i_ | buída no sistema de processamento de dados orientados pelo ! enlace comum.
Os sistemas de processamento de dados da Fig.lA e Fig. 1B são tipicamente implementados na técnica relacionada de modo a que as unidades de processamento central sejam homogéneas. Num sistema de processamento de dados homogéneo, os sistemas operativos são os mesmos ou semelhantes, o aparelho de implementação é o mesmo ou semelhante e as operações executadas em aparelho externo ao sistema de processamento de dados são as mesmas ou semelhantes. Embora as unidades de processamento central sejam homogéneas, são aplicados esforços consideráveis, para impedir conflitos entre as unidades de processamento, central. Por exemplo, um dos sistemas de processamento central pode ser seleccionado para atribuir recursos e tarefas entre a pluralidade de unidades de processamento central, impedindo desse modo conflitos sobre os recursos pela pluralidade de programas que podem estar em execução corrente.
Os recursos do sistema são os dispositivos de armazenamento, terminais, localizações na memória principal e outras unidades de serviço de proces-6samento de dados a que uma unidade de processamento central i tem acesso para a finalidade de desempenhar as funções de processamento de dados. Esta relação é geralmente referida i como sendo a relação mestre/escravo, por causa do controlo ' j assumido pelo processador seleccionado. Contudo, podem ser concebidos alguns sistemas de processamento de dados em que as unidades de processamento central, operando debaixo j í
do controlo do mesmo sistema operativo, podem operar debaixo j mas como membros iguais (em contraste com a relação mestre/ escravo) do sistema de processamento de dados.
í ' ί ; !
As referencias seguintes forne! cem exemplos da maneira como uma pluralidade de unidades
I i de processamento central pode ser incorporada num sistema de i
processamento de dados sem as relações mestre/escravo, embora ainda entre em conflito por recursos do sistema. í i
Na Patente dos E.U. 3.631.405, emitida em 28 de Dezembro de 1971, intitulada SHARING 0F CROPROGRAMS BETWEEN PROCESSORS (Compartilha de Microprogramas entre Processadores) e inventada por G.S.Hoff e R.P.Kelly duas unidades de processamento microprogramadas compartilham elementos de controlo que permitem a partilha de reportórios de microprogramas.
Por invocação apropriada do sistema operativo, os sinais de controlo vindos duma primeira das unidades de processamento microprogramadas são transferidos para a segunda unidade de processamento microprogramada.
-Ί De facto, esta configuração pode melhor ser descrita como uma única unidade de processamento com recursos atribuídos por um sistema operativo controlado por supervisor. 0 uso dum programa supervisor, assim como a ligação entra as duas unidades de processamento, distingue esta configuração da relação de unidades processadoras em igualdade descrita na presente invenção.
Na Patente dos E.U. 4.131.941 emitida em 26 de Dezembro de 1978, intitulada LINKED MICRO PROGRAMEED PLURAL PROCESSOR UNIT (Unidade Processadora Plural Microprogramada Ligada) e inventada por H.L.Siegel,
G.F. Muething, Jr., e E. J. Radkowski, é descrita uma configuração duma pluralidade de processadores que permite aos processadores actuar independentemente ou ser reconfigurados, de modo a poder ser invocada uma relação mestre/escravo.
Os processadores da pluralidade são ligados juntos, e, mesmo quando a funcionar numa modalidade descrita como sendo independentes, não estão independentes mas sujeitos a uma estrutura de controlo de super_ visão para determinação de configuração e para atribuição de actividade. Evidentemente, o controlo da atribuição de actividades implica o controlo da atribuição de recursos. Além disso, o sistema de processamento, de dados descrito por esta Patente dos E.U. tem, ou um sistema operativo, ou uma pluralidade de sistemas operativos idênticos.
A invenção da patente dos E.U. parece ser melhor descrita como um único sistema de proce^ sarnento de dados com uma configuração controlável. A presente invenção é orientada para unidades de processamento de
-8dados que operam independentemente com diferentes sistemas operat i vos .
Na Patente dos E.U. 4.200.930, emitida em 29 de Abril de 1980, intitulada ADAPTER CLUSTER MODULE FOR DATA COMMUNICATIONS SUBSYSTEM (Módulo de Grupo Adapta dor para Subsistema de Comunicações da Dados), inventada por R.L. Rawlings e R.D. Mathews, uma unidade de proce_s sarnento principal pode ter uma pluralidade de subsistemas de comunicações de dados a ela ligados para desempenhar funções de comunicações de rotina com sinais de entrada e saída. Embora os subsistemas de comunicações de dados sejam capazes de continuar as comunicações em caso duma falha da unidade de processamento principal, o papel da unidade de processamento principal para com os subsistemas de comunicações de dados é claramente o de uma relação mestre/escra^ vo. A relação de processadores em igualdade não é aplicável porque os sistemas de comunicações de dados não têm acesso a todos os recursos â disposição da unidade de processamento principal .
No Requerimento de Patente dos E.U. intitulado MICROCOMPUTER SYSTEM WITH INDEPENDENT OPERATING SYSTEMS (Sistema de Microcomputador com Sistemas Operativos Independentes), inventada por T.S. Hirsch, J.W. Stonier e T.O. Holtey, dois processadores, um processador, LSI-6 com um sistema operativo M0D400 e um processador Intel 8086 com um sistema operativo MS-DOS ou CPM-86, compartilham as responsabilidades de processamento (Também é incluído com microprocessador Motorola 6809, mas geralmente funciona como controlador de entrada/saída). 0 processador LSI-6 tem espaço de memória que não é acessível ao processador Intel 8086.
-9Além disso, as operações de entrada/saída executadas pelo microprocessador 6809 só podem ser iniciadas pelo processador LSI-6, de modo que o Intel 8086 só tem acesso a este recurso através da intervenção do processador LSI-6, uma forma de relação mestre/escravo.
No requerimento de Patente dos E.U. intitulado MULTIPROCESSOR SYSTEM ARCHITECTURE (Arquitectura de Sistema Multiprocessador), é descrita a comunicação de dois processadores. Neste requerimento, a partilha de memória sem interferência é realizada controlando anlaces comuns associados com cada sistema processador. Os enlaces comuns são ligados a áreas de memória parti cu 1 ares, e, para um processador ter acesso ã memória dedicada ao segundo pro cessador, o enlace comum do primeiro processador é ligado ao enlace comum do segundo processador. Um aparelho associ£ do com cada enlace comum controla a capacidade do outro processador de ter acesso ao enlace comum, limitando desse j modo efect i vamente o acesso de cada processador aos recursos do sistema. j
Mais recentemente, interesse em sistemas, têm sido demonstrado pelo processamento de dados que incorporam, uma pluralidade de unidades de proce_s sarnento central, geralmente tendo o processamento central caracteristicas não-homogéneas (geralmente incompatíveis)
A possibilidade de utilização de unidades de processamento central não-homogénea pode ser parti cu 1 armente vantajosa para um utilizador do sistema, dando-lhe a possibilidade de dispor duma pluralidade de reportórios de programas. Ide almente, todas as unidades de processamento central deveriam ter uma relação de igualdade, isto é, deveriam ser capazes de aceder a todos os recursos do sistema de processamento de
-10dados sem o benefício dos mecanismos auxiliares de protecção principal descritos a respeito da técnica relacionada e sem terem uma relaçãp mestre/escravo em que uma unidade de processamento central controla toda a actividade e atribuição de recursos. Muitos sistemas de processamnto central nSo , têm a funcionalidade de hardware e/ou software necessária í para levar a efeito a atribuição de recursos. Todavia, a ; relação de igualdade entre unidades de processamento central j é uma relação desejável em multiprocessadores, permitindo l fácil expansibilidade do sistema de processamento.
I
Foi portanto sentida necessidade da técnica que permite que uma pluralidade de unidades de processamento central (normalmente) incompatíveis sejam ligadas num sistema de processamento de dados e funcionem sem conflito sem precisar que exista uma relação hierárquica ! entre as unidades de processamento central.
SUMARIO DA INVENÇÃO
E um objectivo da presente invenção proporcionar um sistema de processamento de dados aperfeiçoado que vença as desvantagens da técnica anterior.
E uma caracteristica da presente invenção proporcionar um sistema de processamento de dados aperfeiçoado tendo uma pluralidade de unidades de processamento central.
E outra caracteristica da presente invenção proporcionar um sistema de processamento de dados aperfeiçoado tendo uma pluralidade de unidades de processamento central que utilizam diferentes sistemas operativos .
E ainda outra caracteristica da presente invenção proporcionar ums sistema de processamen to de dados aperfeiçoado no qual uma pluralidade de unidades de processamento central executam instruções sob diferentes sistemas operativos, tendo as unidades de processame^ to central uma relação de igualdade.
E caracteristica mais particular da presente invenção proporcionar aparelho que permite que duas unidades de processamento central dum sistema de processamento de dados funcionem numa relação de igualdade, enquanto controla a interacção entre as unidades de processamento central.
-12E ainda uma outra característica ι da presente invenção permitir que uma unidade de processamer^ j to central seja ligada a um sistema de processarnento de dados, no qual todas as unidades de processamento central têm uma relação de igualdade, mesmo que a unidade de processamento central a ser ligada use um sistema operativo e/ou estrutu- í ras de sinais que não sejam compatíveis com o sistema opera- í tivo e/ou estruturas de sinais do sistema de processamento de dados.
As características acima meneio nadas e outras são realizadas, de acordo coma presente invenção, assegurando que uma pluralidade de combinações unidade de processamento centra 1/sistema operativo, a ser acopladas em sistemas de processamento de dados, têm mecanismos apropriados para impedir o uso intencional ou não intencional de recursos que não tenham sido atribuídos à combinação unidade de processamento central /sistema operativo.
Com os mecanismos internos disponíveis para cada combinação unidade de processamento central/sistema operativo, cada combinação unidade de processamento centra 1/sistema operativo pode funcionar numa relação de igualdade, isto é, pode ter acesso a todos os recursos do sistema de processamento de dados. Durante os procedimentos de inicia 1 ização , os recursos do sistema são, atribuídos a cada uma das unidades de processamento central.
-13Durante a operação do sistema d e processamento de dados, estes recursos podem ser dinamicamen_ te reatribuídos entre as unidades de processamento central.
Estas e outras características da invenção serão compreendidas pela leitura da seguinte des_ crição juntamente com os desenhos.
BREVE DESCRIÇÃO DOS DESENHOS
A Figura 1A é um diagrama de blocos dum sistema de processamento de dados orientado por enlace comum, tendo uma pluralidade de unidades de processamento central de acordo com a técnica relacionada, enquanto a Fig. 1B é um diagrama de blocos dum sistema de processamento de dados orientado por controlador de memória, tendo uma pluralidade de unidades de processamento central de acordo com a técnica anterior.
A Figura 2A ilustra o aparelho para implementar uma relação de processadoras em igualmdade num sistema de processamento de dados multiprocessador tendo combinações sistema operativo/unidade de processamento centra
I
que são mutuamente incompatíveis, enquanto a Fig.2B ilustra a partilha de armazenamento de memória principal por duas combinações sistema operativo/unidade de processamento central que têm uma relação de processadores em igualdade.
A Figura 3 ilustra componentes adicionais que podem ser requeridas para um sistema de processamento de dados que é multiprocessador e tem uma relação de igualdade.
A Figura 4 é um diagrama de flu xo que ilustra como um utilizador, em interacção com um sistema de processamento de dados por meio dum primeiro sistema operativo, pode invocar processos que requerem um segundo sistema operativo.
DESCRIÇÃO DA REALIZAÇÃO PREFERIDA
1. Descrição Detalhada das Figuras
Referindo-nos à Fig.2A, estão na mesma ilustradas as principais componentes que permitem, a duas unidades de sistema operativo/processamento central dum sistema de processamento de dados de sistema de processa
-15mento de dados multiprocessador que no geral não são compatíveis, assumirem uma relação de igualdade. Cada unidade de processamento central tem associados consigo aparelhos, procedimentos de software ou uma combinação de aparelho e programas de software que impedem a geração de endereços, ou tentativas de acesso e dispositivos de entrada/sa£ da que estão nominalmente não disponíveis para a unidade de processamento central. Este aparelho é ilustrado como aparelho de segurança de geração de endereços (111) como parte da unidade de processamento central (11), e aparelho de segurança de geração de enderços (121) como parte da unj_ dade de processamento central (12). A unidade de memória principal (15) está dividida numa pluralidade de regiões.
A região (151) é uma região reservada para o sistema operativo que controla a operação da unidade de processamento central (11), enquanto a região (152) é uma parte da unidade de memória principal reservada para o sistema operativo que controla a operação da undiade de processamento central (12).
A parte da unidade de memória principal (15) indicada por região (153) é reservada para os dados/código para a unidade de processamento central (11), enquanto a região (154) é reservada para os dados/ código da unidade de processamento central (12). A região (155) é uma região comum e acessível tanto à unidade de processamento central (11) como à unidade de processamento ceji trai (12).
-16Referindo-nos à Fig.2B , é simbolicamente mostrado mais pormenor na atribuição do armazenamento da unidade de memória principal (15). As regiões (151) e (152) reservadas para sistemas operativos das unidades de processamento central associadas, têm cada uma duas subregiões (151A e Ί51Β, e 152A e 152B, respectivamente) importantes para funcionamento duma relação de igualdade.
As subregiões (151A e 152A) for necem uma lista dos recursos, isto é, dispositivos de entradaj /saída e regiões reservadas da memória principal, reservados j para a unidade de processamento central associada. As sub- I regiões (151B e 152B) fornecem o procedimento pelo qual os dois sistemas de processamento central podem comunicar.
Na realização preferida, esta comunicação é efectuada através da subregião (155A) da parte da unidade de memória principal (15) reservada para uso por ambas as unidades de processamento central (11 e 12), utilj_ zando uma técnica tipicamente referida como caixa de correio de sistema de processamento de dados. Nesta técnica é deixada uma mensagem na caixa de correio (155A) por uma primeira unidade de processamento central, e uma segunda unidade de processamento central lê o conteúdo da caixa de correio periodicamente ou é alertada pela primeira unidade de processamento central de que está uma mensagem disponível Ao ler o conteúdo da caixa de correio (155A) , a segunda unidade de processamento central pode dar uma resposta apropriada.
Referindo-nos seguidamente â Fig. 3 é mostrada uma parte dum sistema de processmaento de dados com duas unidades de processamento central (11 e 12). A uni
dade de processamento central (11) está directamente ligada ao enlace comum do sistema (19). A unidade de processamento central (12) está ligada ao enlace comum do sistema (19) pela unidade de interface do enlace comum do sistema (31). A unidade de interface do enlace comum do sistema (31) ea unidade de processamento central (12) estão ligadas à unidade de memória dedicada (32).
Referindo-nos a seguir â Fig.4 é ilustrada a técnica pela qual um procedimento do primeiro sistema operativo pode ser invocado por um procedimento do segundo sistema operativo. No passo (401), um processo do segundo sistema operativo, requer um processo que só pode ser executado pelo primeiro sistema de processamento, isto é, uma operação de entrada/saida. 0 segundo sistema operativo actua com o módulo accionador do dispositivo do segundo sistema operativo (402) como se o segundo sistema operativo pudesse implementar o processo. 0 módulo accionador do segundo sistema operativo, em vez de executar o processo, aplica o módulo accionador ao módulo accionador do mecanismo de interrupção do processador (405) por meio das funçóes dos mecanismos de interrupção do processador do segundo sistema operativo (403) e das localizações da memo ria principal compartilhada (404). 0 mecanismo de interrupção do processador do segundo sistema operativo (403) e o módulo accionador do mecanismo do processador (405) podem trocar sinais de interrupção. As rotinas de biblioteca de interrupção do processador (406) adaptam a actividade pedida pelo segundo sistema operativo e aplicam o bloco de processo resultante ao servidor de entrada/saída do primeiro sistema operativo(407 ) . 0 servidor de entrada/saída (407) aplica os sinais apropriados aos módulos accionador e de comunicação do primeiro sistema operativo (408) para fazer com que o processo originalmente pedido pelo utilizador do segundo sistema operativo seja executado.
-182. Operação da Realização Preferida
Numa configuração multiprocessadora ideal, todas as unidades de processamento central teriam acesso a todos os recursos do sistema de processamento de dados sem a necessidade de mecanismos de protecção auxiliares para assegurar a partilha de recursos entre as unidades de processamento central. Além disso, muitas combinações sistema operativo/unidade de processamento central têm os procedimentos e/ou os aparelhos que podem impedir ten tativas de obter acesso a um recurso atribuído a uoutra unidade de processamento central, mas podem ainda ser incompatíveis com um sistema de processamento de dados principal. Por exemplo, certa actividade de unidade de processamento central, tal como procedimentos para acesso a canais de entrada/saída seleccionados , pode não ser possível pela unidade de processamento central a ser ligada à unidade de processamento de dados.
Semelhantemente, a unidade de processamento central a ser ligado ao sistema de processamento de dados pode trocar grupos de sinais com o resto do sistema de processamento de dados e pode usar protocolos e formatos que são diferentes do sistema de processamento de dados ligado. Exemplos destas diferenças são larguras das vias de sinais de enlace comum do sistema e se o enlace comum do sistema tem grupos individuais de vias de sinais dedica^ dos a diferentes funções.
-19Finalmente, podem surgir conflitos durante a inicia 1ização. Por exemplo, diferentes unidades de processamento central podem esperar encontrar os procedimentos de inicialização requeridos em região sobreposta da memória principal. A presente invenção revela a técnica e o aparelho que podem permitir que uma combinação sistema operativo/unidade de processamento central adicional seja tratada numa relação de igualdade com respeito â(s) outra(s) unidade(s) de sistema operativo/unidade(s ) de processamento central dum sistema de processamento de dados.
Na realização preferida, a unidade de processamento central principal (11) é um sistema de processamento de dados Honeywell Buli MRX a funcionar sob o controlo do sistema operativo MOD 400. 0 sistema oper£ tivo MOD 400 inclui procedimentos que proporcionam a fidedignj_ dade do sistema. A fim de prover o sistema de processarnento de dados com a capacidade de executar o vasto reportório de programas de utilizador usando o sistema operativo UNIX, foi seleccionada uma unidade de processamento central (12) que funcionou sob controlo do sistema operativo UNIX.
Contudo, para a implementação do sistema operativo UNIX disponível para executar programas de utilizador com a unidade de processamento central seleccionada, os mecanismos de protecção requeridos foram julgados inadequados.
requerimento de patente intitulado APARELHO E MÉTODO PARA APLICAÇAO DE PARTILHA ALTERAVE DE RECURSOS NUM SISTEMA DE PROCESSAMENTO DE DADOS TENDO UNIDADES DE PROCESSAMENTO CENTRAL QUE USAM DIFERENTES SISTEMAS OPERATIVOS, acima citado, proporciona aparelho e método para fornecer os mecanismos de protecção de acesso sem modi-
-20ficação do sistema de processamento de dados ou da unidade de processamento central.
Embora a relação de igualdade no processamento proporcione uma igualdade entre as unidades de processamento central do sistema de processamento de dados com respeito a recursos e actividade, têm de ser providenciadas duas situações a fim de fazer face a circuns^ tânc i as espec i ais.
A primeira das circunstâncias especiais refere-se ao protocolo usado pelo sistema para trocar sinais de dados. Relacionada com o protocolo do enla ce comum do sistema está a organização da memória principal Tipicamente, uma unidade de processamento central principal (hospedeira) (11) será adaptada para operar com um enlace comum do sistema e não precisará de manipulação adicional de grupos de dados quando transferir os grupos de dados para o enlace comum do sistema. Contudo, a unidade de processamento central hóspede, em geral adaptada para ope rar com diferente protocolo de enlace comum do sistema, precisará duma unidade de interface de enlace comum do sistema (31) para permitir a transferência dos grupos de sinais entre a unidade de processamento central (12) e o enlace comum do sistema. A unidade de interface de enlace comum do sistema (31) pode, até um ponto que não é possivel pela unidade de processamento central (12), desenvolver sinais de controlo apropriados, e, onde necessário, ajustar a dimensão de dados para ser compatível com o resto do sistema de processamento de dados.
I
Ao passo que a relação de
Igualdade no processamento pode ser utilizada durante operação normal, durante uma inicialização do sistema de processamento de dados, como acima descrita, uma unidade de processamento central tem de fornecer o controlo, tal como preparar as tabelas de recursos, para todas as unidades de processamento central. Além disso, para a configuração da realização preferida descrita no parágrafo anterior, a unidade de processamento central hóspede, durante a inicia lização, é programada para acesso a localizações da memória principal que se sobrepõem a localizações da memória princ_i_ pal a que o sistema de processamento central hospedeiro tem acesso, e tenta obter acesso a localizações de memória que não estão do dispor do sistema de memória principal.
A fim de evitar este problema potencial, na realização preferida da presente invenção, está uma unidade de memória dedicada (32) ligada à unidade hóspede de processamento central (12). Durante a inicia^ lização do sistema de processamento de dados, dados de inicialização para a unidade de processamento central hóspede (12) são introduzidos pela unidade de processamejn to central principal na unidade de memória dedicada (32) em localizações correspondentes às localizações para as quais é obtido acesso pela unidade de processamento central hóspede durante a inicialização. Depois disso, quando a unidade de processamento central hóspede (12) é inicializada, as localizações de memória na memória dedicada (32) são endereçadas pela unidade de processamento central hóspede e os dados de inicialização requeridos são transferidos para a unidade de processamento central hóspede (12).
-22Α fim de harmonizar diferenças em protocolos e formatos para grupos de sinais entre um sistema de processamento de dados hospedeiro e uma unidade de processamento central hóspede, pode ser ligada uma unj_ dade de interface de enlace comum do sistema (31) entre o sistema de processamento de dados hospedeiro e as unida_ des de processamento central hóspedes. A unidade de inter face de enlace comum do sistema (31) inclui o aparelho que converte dados, grupos de sinais de instruçóes e controlo provenientes do sistema de processamento de dados (isto é, o enlace comum do sistema (19) da Fig.3) para um formato compatível com o(s) formato(s) de sinais com que a unidade hóspede de processamento está concebida para funcionar.
A unidade de interface de enlace comum do sistema (31) também tem o aparelho para resguardar os grupos de sinais contra diferenças no relógio do sistema de unidade do processamento de dados e no relógio do sistema de unidade de processamento central hóspede. Semelhantemente, a unidade de interface de enlace comum do sistema tem o aparelho para converter os dados, grupos de sinais de instruções e controlo provenientes da unidade de processamento central hóspede para um formato que pode ser usado por e sincronizado com o enlace comum do sistema.
A conversão e sincronização dos grupos de sinais transferidos entre a unidade de processamento central hóspede e o sistema de processamento de dados hospedeiro podem ser realizadas por técnicas que pertencem à técnica relacionada e são geralmente implementadas especificamente.
-23No que respeito a procedimentos que são incompatíveis entre a unidade de processamento central hóspede e o sistema de processamento de dados hospedeiro, a técnica para executar o procedimento incompatível está ilustrada na Fig.4.
Essencialmente, a execução do procedimento é efectuada por uma unidade de processamento central capaz de execução do procedimento sob a direcção da unidade de processamento central que requer a execução.
Provendo cada unidade de proces^ sarnento central com a capacidade de executar procedimentos incompatíveis executando o procedimento por uma segunda unidade de processamento central, recursos do sistema de processamento de dados, (por ex., dispositivos de entrada/ saída), tipicamente inacessíveis para certas unidades de processamento central, ficam disponíveis para todas as unidades de processamento central do sistema de processamen to de dados.
Embora a invenção tenha sido descrita com referência a duas unidades de processamento cen trai (incompatíveis), ficará claro que a técnica descrita pode ser usada com uma multiplicidade de unidades de proces_ sarnento central para proporcionar uma relação de igualdade entre as unidades de processamento central.
-24A precedente descrição é apresentada para ilustrar o funcionamento da realização preferida e não se destina a limitar o âmbito da invenção.
âmbito da invenção deve apenas ser limitado pelas reivindicações apresentadas. A partir da descrição precedente, muitas variações serão evidentes para os especializados na técnica, variações que estariam ainda abrangidas pelo espirito e âmbito da invenção.
Claims (8)
- Ρ reivindicações1-.- Sistema de processamento de dados, caracterizado pelo facto de compreender:uma pluralidade de recursos;uma pluralidade de unidades de processamento central, cada uma das referidas unidades de processamento central incluindo mecanismos que asseguram acesso só a recursos seleccionados , em que pelo menos duas das referidas unidades de processamento central têm características de operação incompatíveis, tendo cada uma das referidas unidades de processamento central ficheiros que identificam os referidos recursos seleccionados; e meiod de compatibilidade para permitir que uma unidade de processamento central imcompatível com uma parte restante do referido sistema de processamento de dados seja ligada ao referido sistemade processamento de dados, permitindo o referido meio de compatibilidade que a referida unidade de processamento central imcompatível tenha acesso a todos os referidos recursos do sistema.
- 22 * * 5.- Sistema de processamento de dados de acordo com a reivindicação 1, caracterizado pelo facto do referido meio de compatibilidade incluir um meio de interface para converter grupos de sinais provenientes da referida unidade de processamento central incompatível em grupos de sinais capazes de ser processados pela referida parte restante do referido sistema de processamento de dados e para converter grupos de sinais provenientes da referida parte restante da referida unidade de processamento-26de dados em grupos de sinais capazes de ser processados pela referida unidade de processamento central incompatível.
- 3-.- Unidade de processamento de dados de acordo com a reivindicação 2, caracterizado pelo facto do referido meio de compatibilidade incluir meios de procedimento para executar um procedimento por uma parte restante do referido sistema de processamento de dados, em resposta a sinais provenientes do referido sistema de processamento de dados incompatível.
- 43.- Sistema de processamento de dados de acordo com a reivindicação 1, caracterizado pelo facto dos referidos mecanismos que asseguram endereço e recursos seleccionados incluírem meios para verificar se os endereços gerados estão incluidos nos referidos recursos selecc i onados.
- 55.- Método para proporcionar um sistema de processamento de dados tendo uma pluralidade de unidades de processamento central, sendo pelo menos duas das referidas unidades de processamento central incompatíveis, caracterizado pelo facto de cada da referida pluralidade de sistemas de processamento de dados ter uma relação de igualdade com outra da referida pluralidade de unidades de processamento central, compreendendo o passo de:associar com cada unidade de processamento central um ficheiro que identifica recursos acessíveis pela referida unidade de processamento central associada;assegurar que cada endereço gerado por cada sistema de processamento de dados é incluído no referido ficheiro que identifica os recursos acessíveis; e permitir a cada unidade de processamento central acesso a todos os resultados do referido sistema de processamento de dados .
- 68.- Método para proporcionar uma relação, de igualdade entre unidades de processamento central duma unidade de processamento de dados de acordo com a reivindicação 5, caracterizado pelo facto do referido passo de permissão incluir o passo de:para cada unidade de processamento central incompatível que processe grupos de sinais não capazes de ser processados por uma parte restante do referido sistema de processamento de dados, converter grupos de sinais fornecidos pela referida parte restante do referido sistema de processamento de dados â referida unidade de processamento central incompatível para um formato capaz de ser processado pela referida unidade de processamento central incompatível, e converter grupos de sinais fornecidos â referida parte restante do referido sistema de processamento de dados pela referida unidade de processamento central para grupos de sinais de dados capazes de ser processados por uma parte restante do referido sistema de processamento de dados.-287-.- Sistema de processamento de dados, caracterizado pelo facto de compreender:recursos do sistema de processamento de dados incluindo pelo menos uma unidade de memória principal;uma primeira combinação unidade de processamento central/ sistema operativo, capaz de ter acesso aos erferidos recursos do sistema de processamento de dados, incluindo a referida primeira combinação uma primeira lista de recursos acessíveis e um primeiro mecanismo para assegurar que um endereço gerado pela referida primeira combinação é incluído na referida lista de recursos associada;uma segunda combinação unidade de processamento central/ sistema operativo incompatível com a referida primeira combinação, incluindo a referida segunda combinação uma segunda lista de recursos acessíveis e um segundo mecanismo para assegurar que um endereço gerado pela referida segunda combinação é incluído na referida segunda lista;meios de interface ligado entre a referida segunda combina^ ção e os referidos recursos de sistema, para permitir à referida segunda combinação trocar sinais com os referidos recursos do sistema; e meios de atribuição para reatribuir dinamicamente os referidos recursos do sistema de processamento de dados entre o referido primeiro e o referido segundo ficheiro.-2985.- Sistema de processamento de dados de acordo com a reivindicação 7, caracterizado pelo facto de compreender ainda:meios de procedimento para permitir à referida segunda combinação executar um procedimento incompatível mandando a referida segunda combinação instruir a referida primeira combinação para executar o referido procedimento incompatíve 1 .
- 9?.- Sistema de processamento de dados de acordo com a reivindicação 8, caracterizado pelo fac to da referida unidade de memória principal incluir localizações acessíveis á referida primeira combinação e â referida segunda combinação, e da comunicação entre a referida primeira combinação e a referida segunda combinação ter lugar por meio das referidas localizações.
- 105.- Sistema de processamento de dados de acordo com a reivindicação 7, caracterizado pelo facto do referido meio de tribuição incluir:uma primeira parte de comunicação associada com a refer/ da primeira combinação;-30uma segunda parte de comunicação associada com a referida segunda combinação; e localizações na referida unidade de memória principal acessíveis à referida primeira parte de comunicação e â referida segunda parte de comunicação.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13605587A | 1987-12-21 | 1987-12-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| PT89256A PT89256A (pt) | 1989-09-14 |
| PT89256B true PT89256B (pt) | 1994-03-31 |
Family
ID=22471054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PT89256A PT89256B (pt) | 1987-12-21 | 1988-12-19 | Aparelho e metodo para um sistema de processamento de dados tendo uma relacao de igualdade entre uma pluralidade de unidades de processamento central |
Country Status (21)
| Country | Link |
|---|---|
| US (1) | US5230065A (pt) |
| EP (1) | EP0321723B1 (pt) |
| JP (1) | JP2757961B2 (pt) |
| KR (1) | KR930004947B1 (pt) |
| CN (1) | CN1017287B (pt) |
| AU (1) | AU611735B2 (pt) |
| BR (1) | BR8806212A (pt) |
| CA (1) | CA1319444C (pt) |
| DE (1) | DE3854837T2 (pt) |
| DK (1) | DK713588A (pt) |
| ES (1) | ES2081285T3 (pt) |
| FI (1) | FI885867A7 (pt) |
| IL (1) | IL88165A (pt) |
| IN (1) | IN169421B (pt) |
| MX (1) | MX171923B (pt) |
| MY (1) | MY104844A (pt) |
| NO (1) | NO175123C (pt) |
| NZ (1) | NZ226733A (pt) |
| PT (1) | PT89256B (pt) |
| YU (1) | YU231188A (pt) |
| ZA (1) | ZA888197B (pt) |
Families Citing this family (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5117486A (en) * | 1989-04-21 | 1992-05-26 | International Business Machines Corp. | Buffer for packetizing block of data with different sizes and rates received from first processor before transferring to second processor |
| DE69033092D1 (de) * | 1989-09-08 | 1999-06-10 | Auspex Systems Inc Santa Clara | Betriebssystemaufbau mit mehreren verarbeitungseinheiten |
| US5163131A (en) * | 1989-09-08 | 1992-11-10 | Auspex Systems, Inc. | Parallel i/o network file server architecture |
| JPH04251338A (ja) * | 1990-10-10 | 1992-09-07 | Fuji Xerox Co Ltd | プロセス間通信の制御方式 |
| US5550977A (en) * | 1992-05-18 | 1996-08-27 | Fujitsu Limited | Multi-media mailing method and apparatus |
| US5483647A (en) * | 1992-12-17 | 1996-01-09 | Bull Hn Information Systems Inc. | System for switching between two different operating systems by invoking the server to determine physical conditions to initiate a physical connection transparent to the user |
| US5519883A (en) * | 1993-02-18 | 1996-05-21 | Unisys Corporation | Interbus interface module |
| GB9310371D0 (en) * | 1993-05-19 | 1993-06-30 | Int Computers Ltd | Resource allocation in a computer system |
| EP0701716B1 (en) * | 1993-06-03 | 2002-08-14 | Network Appliance, Inc. | Method and file system for allocating blocks of files to storage space in a RAID disk system |
| US6138126A (en) | 1995-05-31 | 2000-10-24 | Network Appliance, Inc. | Method for allocating files in a file system integrated with a raid disk sub-system |
| US6604118B2 (en) | 1998-07-31 | 2003-08-05 | Network Appliance, Inc. | File system image transfer |
| US7174352B2 (en) | 1993-06-03 | 2007-02-06 | Network Appliance, Inc. | File system image transfer |
| DE69434381T2 (de) * | 1993-06-04 | 2006-01-19 | Network Appliance, Inc., Sunnyvale | Verfahren zur Paritätsdarstellung in einem Raid-Untersystem unter Verwendung eines nichtflüchtigen Speichers |
| CA2126740A1 (en) * | 1993-07-06 | 1995-01-07 | Naveen Jain | Method and system for incorporation of a utility function into an operating system |
| US5675771A (en) * | 1993-09-28 | 1997-10-07 | Bull Hn Information Systems Inc. | Mechanism for enabling emulation system users to directly invoke a number of host system facilities for executing host procedures either synchronously or asynchronously in a secure manner through automatically created shell mechanisms |
| US5432924A (en) * | 1993-12-15 | 1995-07-11 | Microsoft Corporation | Method and system for selectively applying an appropriate object ownership model |
| US5537542A (en) * | 1994-04-04 | 1996-07-16 | International Business Machines Corporation | Apparatus and method for managing a server workload according to client performance goals in a client/server data processing system |
| US5473773A (en) * | 1994-04-04 | 1995-12-05 | International Business Machines Corporation | Apparatus and method for managing a data processing system workload according to two or more distinct processing goals |
| JPH07311752A (ja) * | 1994-05-11 | 1995-11-28 | Internatl Business Mach Corp <Ibm> | 分散データ処理システム及び初期プログラムロード方法 |
| US5613068A (en) * | 1994-06-17 | 1997-03-18 | International Business Machines Corporation | Method for transferring data between processors on a network by establishing an address space for each processor in each other processor's |
| US5608884A (en) * | 1995-05-17 | 1997-03-04 | Dell Usa, L.P. | Commonly housed multiple processor type computing system and method of manufacturing the same |
| KR100197407B1 (ko) * | 1995-12-28 | 1999-06-15 | 유기범 | 전전자 교환기에 있어서 프로세서들간 통신버스구조 |
| US5754788A (en) * | 1995-12-28 | 1998-05-19 | Attachmate Corporation | Method and system for reconfiguring a communications stack |
| US6163761A (en) * | 1996-02-15 | 2000-12-19 | Henkel Corporation | System for monitoring and controlling production and method therefor |
| DE19708755A1 (de) * | 1997-03-04 | 1998-09-17 | Michael Tasler | Flexible Schnittstelle |
| US6366945B1 (en) * | 1997-05-23 | 2002-04-02 | Ibm Corporation | Flexible dynamic partitioning of resources in a cluster computing environment |
| US6192418B1 (en) * | 1997-06-25 | 2001-02-20 | Unisys Corp. | System and method for performing external procedure calls from a client program to a server program while both are operating in a heterogenous computer |
| US6151638A (en) * | 1997-06-25 | 2000-11-21 | Unisys Corp. | System and method for performing external procedure calls from a client program to a server program to a server program and back to the client program while both are running in a heterogenous computer |
| US6289391B1 (en) * | 1997-06-25 | 2001-09-11 | Unisys Corp. | System and method for performing external procedure calls from a server program to a client program while both are running in a heterogeneous computer |
| US6141697A (en) * | 1997-06-25 | 2000-10-31 | Unisys Corp. | System and method for performing external procedure calls in heterogeneous computer systems utilizing program stacks |
| US6006264A (en) * | 1997-08-01 | 1999-12-21 | Arrowpoint Communications, Inc. | Method and system for directing a flow between a client and a server |
| IL126149A (en) * | 1997-09-09 | 2003-07-31 | Sanctum Ltd | Method and system for protecting operations of trusted internal networks |
| US6457130B2 (en) | 1998-03-03 | 2002-09-24 | Network Appliance, Inc. | File access control in a multi-protocol file server |
| US6317844B1 (en) | 1998-03-10 | 2001-11-13 | Network Appliance, Inc. | File server storage arrangement |
| US6119244A (en) | 1998-08-25 | 2000-09-12 | Network Appliance, Inc. | Coordinating persistent status information with multiple file servers |
| ATE390788T1 (de) | 1999-10-14 | 2008-04-15 | Bluearc Uk Ltd | Vorrichtung und verfahren zur hardware-ausführung oder hardware-beschleunigung von betriebssystemfunktionen |
| JP4402797B2 (ja) * | 2000-03-02 | 2010-01-20 | 株式会社日立製作所 | 情報処理装置 |
| JP2001290665A (ja) * | 2000-04-11 | 2001-10-19 | Nec Software Hokuriku Ltd | プロセッサシステム |
| US6981244B1 (en) * | 2000-09-08 | 2005-12-27 | Cisco Technology, Inc. | System and method for inheriting memory management policies in a data processing systems |
| JP2002251326A (ja) * | 2001-02-22 | 2002-09-06 | Hitachi Ltd | 耐タンパ計算機システム |
| US8041735B1 (en) | 2002-11-01 | 2011-10-18 | Bluearc Uk Limited | Distributed file system and method |
| US7457822B1 (en) | 2002-11-01 | 2008-11-25 | Bluearc Uk Limited | Apparatus and method for hardware-based file system |
| US8707317B2 (en) * | 2004-04-30 | 2014-04-22 | Microsoft Corporation | Reserving a fixed amount of hardware resources of a multimedia console for system application and controlling the unreserved resources by the multimedia application |
| CN103105825A (zh) * | 2011-11-09 | 2013-05-15 | 上海华丰工业控制技术工程有限公司 | 一种电子控制单元及使用方法 |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53139947A (en) * | 1977-05-13 | 1978-12-06 | Toshiba Corp | Information processing method in multi-system and its unit |
| GB1601955A (en) * | 1977-10-21 | 1981-11-04 | Marconi Co Ltd | Data processing systems |
| JPS5544657A (en) * | 1978-09-26 | 1980-03-29 | Nippon Telegr & Teleph Corp <Ntt> | Decentralized control system |
| CA1147419A (en) * | 1978-10-31 | 1983-05-31 | Kenneth E. Bruce | Logic system for selectively reconfiguring an intersystem communication link |
| US4399504A (en) * | 1980-10-06 | 1983-08-16 | International Business Machines Corporation | Method and means for the sharing of data resources in a multiprocessing, multiprogramming environment |
| US4443846A (en) * | 1980-12-29 | 1984-04-17 | Sperry Corporation | Dual port exchange memory between multiple microprocessors |
| US4410962A (en) * | 1981-02-17 | 1983-10-18 | Pitney Bowes Inc. | Mailing system interface interconnecting incompatible communication systems |
| DE3173549D1 (en) * | 1981-03-16 | 1986-03-06 | Ibm | Improvements to digital data processing apparatus |
| JPS58169660A (ja) * | 1982-03-31 | 1983-10-06 | Panafacom Ltd | マルチプロセツサシステムの構成方法 |
| US4574350A (en) * | 1982-05-19 | 1986-03-04 | At&T Bell Laboratories | Shared resource locking apparatus |
| US4648061A (en) * | 1982-11-09 | 1987-03-03 | Machines Corporation, A Corporation Of New York | Electronic document distribution network with dynamic document interchange protocol generation |
| JPS59117658A (ja) * | 1982-12-24 | 1984-07-07 | Fuji Facom Corp | マルチマイクロプロセツサシステムにおける共通バスアクセス管理装置 |
| US4679166A (en) * | 1983-01-17 | 1987-07-07 | Tandy Corporation | Co-processor combination |
| US4559614A (en) * | 1983-07-05 | 1985-12-17 | International Business Machines Corporation | Interactive code format transform for communicating data between incompatible information processing systems |
| US4591975A (en) * | 1983-07-18 | 1986-05-27 | Data General Corporation | Data processing system having dual processors |
| US4731750A (en) * | 1984-01-04 | 1988-03-15 | International Business Machines Corporation | Workstation resource sharing |
| US4621321A (en) * | 1984-02-16 | 1986-11-04 | Honeywell Inc. | Secure data processing system architecture |
| JPS61121152A (ja) * | 1984-11-19 | 1986-06-09 | Fujitsu Ltd | プロセツサ間通信制御方式 |
| US4814982A (en) * | 1984-12-24 | 1989-03-21 | General Electric Company | Reconfigurable, multiprocessor system with protected, multiple, memories |
| US4695945A (en) * | 1985-02-28 | 1987-09-22 | International Business Machines Corporation | Processor I/O and interrupt filters allowing a co-processor to run software unknown to the main processor |
| US4709328A (en) * | 1985-06-17 | 1987-11-24 | International Business Machines Corporation | Composite data-processing system using multiple standalone processing systems |
| AU606854B2 (en) * | 1986-01-10 | 1991-02-21 | Wyse Technology, Inc. | Virtual peripheral controller |
| US4783730A (en) * | 1986-09-19 | 1988-11-08 | Datapoint Corporation | Input/output control technique utilizing multilevel memory structure for processor and I/O communication |
| GB2204432A (en) * | 1987-05-01 | 1988-11-09 | Atomic Energy Authority Uk | Multiple processor networks |
| US4843541A (en) * | 1987-07-29 | 1989-06-27 | International Business Machines Corporation | Logical resource partitioning of a data processing system |
-
1988
- 1988-10-26 NZ NZ226733A patent/NZ226733A/xx unknown
- 1988-10-26 IL IL88165A patent/IL88165A/xx unknown
- 1988-11-02 ZA ZA888197A patent/ZA888197B/xx unknown
- 1988-11-04 MY MYPI88001263A patent/MY104844A/en unknown
- 1988-11-15 NO NO885084A patent/NO175123C/no unknown
- 1988-11-17 AU AU25664/88A patent/AU611735B2/en not_active Ceased
- 1988-11-24 ES ES88119577T patent/ES2081285T3/es not_active Expired - Lifetime
- 1988-11-24 DE DE3854837T patent/DE3854837T2/de not_active Expired - Fee Related
- 1988-11-24 EP EP88119577A patent/EP0321723B1/en not_active Expired - Lifetime
- 1988-11-25 BR BR888806212A patent/BR8806212A/pt not_active Application Discontinuation
- 1988-12-06 CA CA000585057A patent/CA1319444C/en not_active Expired - Fee Related
- 1988-12-15 MX MX014205A patent/MX171923B/es unknown
- 1988-12-19 FI FI885867A patent/FI885867A7/fi not_active Application Discontinuation
- 1988-12-19 PT PT89256A patent/PT89256B/pt not_active IP Right Cessation
- 1988-12-21 JP JP63323182A patent/JP2757961B2/ja not_active Expired - Lifetime
- 1988-12-21 YU YU02311/88A patent/YU231188A/xx unknown
- 1988-12-21 KR KR1019880017192A patent/KR930004947B1/ko not_active Expired - Fee Related
- 1988-12-21 CN CN88108797A patent/CN1017287B/zh not_active Expired
- 1988-12-21 DK DK713588A patent/DK713588A/da not_active Application Discontinuation
-
1989
- 1989-01-30 IN IN24/BOM/89A patent/IN169421B/en unknown
-
1990
- 1990-06-25 US US07/544,058 patent/US5230065A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| MX171923B (es) | 1993-11-24 |
| DE3854837D1 (de) | 1996-02-08 |
| FI885867A0 (fi) | 1988-12-19 |
| MY104844A (en) | 1994-06-30 |
| CN1017287B (zh) | 1992-07-01 |
| KR890010721A (ko) | 1989-08-10 |
| AU611735B2 (en) | 1991-06-20 |
| CN1037984A (zh) | 1989-12-13 |
| NO885084D0 (no) | 1988-11-15 |
| DE3854837T2 (de) | 1996-08-14 |
| KR930004947B1 (ko) | 1993-06-10 |
| PT89256A (pt) | 1989-09-14 |
| US5230065A (en) | 1993-07-20 |
| DK713588D0 (da) | 1988-12-21 |
| DK713588A (da) | 1989-06-22 |
| NZ226733A (en) | 1990-05-28 |
| IL88165A (en) | 1993-01-31 |
| JPH01200467A (ja) | 1989-08-11 |
| YU231188A (en) | 1991-08-31 |
| EP0321723B1 (en) | 1995-12-27 |
| BR8806212A (pt) | 1989-08-15 |
| FI885867A7 (fi) | 1989-06-22 |
| IL88165A0 (en) | 1989-06-30 |
| NO175123C (no) | 1994-08-31 |
| EP0321723A3 (en) | 1991-10-30 |
| EP0321723A2 (en) | 1989-06-28 |
| ZA888197B (en) | 1989-08-30 |
| CA1319444C (en) | 1993-06-22 |
| AU2566488A (en) | 1989-06-29 |
| NO885084L (no) | 1989-06-22 |
| NO175123B (no) | 1994-05-24 |
| IN169421B (pt) | 1991-10-12 |
| ES2081285T3 (es) | 1996-03-01 |
| JP2757961B2 (ja) | 1998-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| PT89256B (pt) | Aparelho e metodo para um sistema de processamento de dados tendo uma relacao de igualdade entre uma pluralidade de unidades de processamento central | |
| EP0321724B1 (en) | Apparatus and method for alterable resource partitioning enforcement in a data processing system having central processing units using different operating systems | |
| KR100361635B1 (ko) | 논리적 분할부 관리기 및 방법 | |
| KR100843490B1 (ko) | 논리적으로 분할된 컴퓨터 시스템에서의 리소스 전달을제어하는 장치 및 방법 | |
| US6247109B1 (en) | Dynamically assigning CPUs to different partitions each having an operation system instance in a shared memory space | |
| EP0426323B1 (en) | Portable, resource sharing file server using co-routines | |
| EP0917057A2 (en) | Multiprocessor computer architecture with multiple operating system instances and software controlled resource allocation | |
| JP2004530196A (ja) | 区分処理環境におけるリソース平衡化 | |
| KR20040102074A (ko) | 데이터 관리 방법, 데이터 처리 시스템 및 컴퓨터 프로그램 | |
| US7783807B2 (en) | Controlling resource transfers in a logically partitioned computer system | |
| US7743372B2 (en) | Dynamic cluster code updating in logical partitions | |
| KR20050113189A (ko) | 논리적으로 분할된 컴퓨터 시스템에서의 리소스 전달을제어하는 장치 및 방법 | |
| EP0321694B1 (en) | Method for a Data processing system using incompatible central processing unit/operating system combinations | |
| EP1164480A2 (en) | Method, System and program product for a partitioned processing environment | |
| CN121029665B (zh) | 数据处理装置及其控制方法、初始化方法和初始化装置 | |
| KR20230034195A (ko) | 하이브리드 가상 머신 관리자의 시스템 및 동작 방법 | |
| JPH06231091A (ja) | 物理プロセッサのハント方式 | |
| Männer | Physical Institute University of Heidelberg Heidelberg, FR Germany | |
| JPS63311468A (ja) | マルチプロセッサシステムにおける仮想記憶管理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FG3A | Patent granted, date of granting |
Effective date: 19930903 |
|
| MM3A | Annulment or lapse |
Free format text: LAPSE DUE TO NON-PAYMENT OF FEES Effective date: 19950331 |